JPH0558597B2 - - Google Patents
Info
- Publication number
- JPH0558597B2 JPH0558597B2 JP60007817A JP781785A JPH0558597B2 JP H0558597 B2 JPH0558597 B2 JP H0558597B2 JP 60007817 A JP60007817 A JP 60007817A JP 781785 A JP781785 A JP 781785A JP H0558597 B2 JPH0558597 B2 JP H0558597B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- frame
- circuit board
- connection electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 125000006850 spacer group Chemical group 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Combinations Of Printed Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、混成集積回路基板が積層されかつ、
夫々の混成集積回路基板を離間し、前記夫々の基
板の内側に接続用電極が設けてなる多層混成集積
回路装置に関する。
夫々の混成集積回路基板を離間し、前記夫々の基
板の内側に接続用電極が設けてなる多層混成集積
回路装置に関する。
(ロ) 従来の技術
第４図は、従来の混成集積回路装置を示す断面
図である（特開昭58−159362号参照）。
図である（特開昭58−159362号参照）。
従来による多層混成集積回路に於いて、１は混
成集積回路基板、２は枠体の離間材、３は外部リ
ードである。この構造では別々の混成集積回路基
板１に別個の工程で所望の回路素子を付着し、外
部リード３を電極パツド（図示せず）に固着した
後、枠状の離間材２で両基板１，１を一体化する
ものである。
成集積回路基板、２は枠体の離間材、３は外部リ
ードである。この構造では別々の混成集積回路基
板１に別個の工程で所望の回路素子を付着し、外
部リード３を電極パツド（図示せず）に固着した
後、枠状の離間材２で両基板１，１を一体化する
ものである。
(ハ) 発明が解決しようとする問題点
上述した従来の混成集積回路技術では、基板の
外にリードが導出しているので電気シヨート及び
リードの曲折が生じることもある。
外にリードが導出しているので電気シヨート及び
リードの曲折が生じることもある。
(ニ) 問題点を解決するための手段
本発明は、上述した点に鑑みて為されたもので
あり、第１、第２の混成集積回路基板の相対する
一主面に設けられた回路素子と、前記第１、第２
の混成集積回路基板の対向する同一辺に、各々内
部から延在される導電路で形成された接続電極
と、前記第１及び第２の混成集積回路基板を離間
しかつ、前記接続用電極を枠外に配置する枠体と
を備え、接続用電極が設けられた離間部に接続体
が挿入するものである。
あり、第１、第２の混成集積回路基板の相対する
一主面に設けられた回路素子と、前記第１、第２
の混成集積回路基板の対向する同一辺に、各々内
部から延在される導電路で形成された接続電極
と、前記第１及び第２の混成集積回路基板を離間
しかつ、前記接続用電極を枠外に配置する枠体と
を備え、接続用電極が設けられた離間部に接続体
が挿入するものである。
(ホ) 作用
第１及び第２の混成集積回路基板の接続電極を
枠外に配置し、積層することによつて、電気シヨ
ート及びリードの曲折が生じることがない。
枠外に配置し、積層することによつて、電気シヨ
ート及びリードの曲折が生じることがない。
(ヘ) 実施例
第１図は本発明の実施例を示す斜視分解図、第
２図は本実施例の断面図であり、５０は混成集積
回路装置、１０，２０は混成集積回路基板、１
１，２１は金属基板、１２，２２は絶縁層、１
３，２３は導電路、１４，２４は接続用電極、１
５，２５は接着層、１６，２６はメモリチツプ、
３０は枠体、３１はガイド部、３２は段部、３３
はスペーサー部、３４は離間部、３５はコネクタ
ー部である。
２図は本実施例の断面図であり、５０は混成集積
回路装置、１０，２０は混成集積回路基板、１
１，２１は金属基板、１２，２２は絶縁層、１
３，２３は導電路、１４，２４は接続用電極、１
５，２５は接着層、１６，２６はメモリチツプ、
３０は枠体、３１はガイド部、３２は段部、３３
はスペーサー部、３４は離間部、３５はコネクタ
ー部である。
第１の混成集積回路基板１０において、金属基
板１１としてはアルミニウムが用いられ、その表
面には陽極酸化によつて絶縁層１２が形成され、
さらに銅箔を所定のパターンにエツチングするこ
とによつて導電路１３が形成される。この導電路
１３は金属基板１１の一辺に延在され、その端部
は接続用電極１４となる。
板１１としてはアルミニウムが用いられ、その表
面には陽極酸化によつて絶縁層１２が形成され、
さらに銅箔を所定のパターンにエツチングするこ
とによつて導電路１３が形成される。この導電路
１３は金属基板１１の一辺に延在され、その端部
は接続用電極１４となる。
第２の混成集積回路基板２０は、第１の混成集
積回路基板１０と同様に形成され、導電路２３
は、第１の混成集積回路基板１０の接続用電極１
４と同一辺に延在され、第１の混成集積回路基板
１０と同様に接続用電極２４が形成される。メモ
リーチツプ１６，２６は金属基板１１，２１の上
に配置することにより放熱性が優れ、基板当り８
〜10個のメモリーチツプ１６，２６が高密度に実
装できる。メモリーチツプ１６，２６としては、
ダイナミツクRAM及び、スタテイツクRAMを
用い所定の導電路上に固着する。
積回路基板１０と同様に形成され、導電路２３
は、第１の混成集積回路基板１０の接続用電極１
４と同一辺に延在され、第１の混成集積回路基板
１０と同様に接続用電極２４が形成される。メモ
リーチツプ１６，２６は金属基板１１，２１の上
に配置することにより放熱性が優れ、基板当り８
〜10個のメモリーチツプ１６，２６が高密度に実
装できる。メモリーチツプ１６，２６としては、
ダイナミツクRAM及び、スタテイツクRAMを
用い所定の導電路上に固着する。
枠体３０は合成樹脂等の絶縁物で形成され、ガ
イド部３１、段部３２及び、スペーサー部３３を
有し、その断面はＴ型状である。
イド部３１、段部３２及び、スペーサー部３３を
有し、その断面はＴ型状である。
第１、第２混成集積回路基板１０，２０が、は
め込まれる背面及び上面の夫々において、段部３
２及び、スペーサー部３３の表面は同一面とな
り、スペーサー部３３は第１及び第２の混成集積
回路基板１０，２０との離間部３４を保つてい
る。ガイド部３１は第１及び第２混成集積回路基
板１０，２０をはめ込む際の位置規制をするもの
である。
め込まれる背面及び上面の夫々において、段部３
２及び、スペーサー部３３の表面は同一面とな
り、スペーサー部３３は第１及び第２の混成集積
回路基板１０，２０との離間部３４を保つてい
る。ガイド部３１は第１及び第２混成集積回路基
板１０，２０をはめ込む際の位置規制をするもの
である。
枠体３０の段部３２及びスペーサー部３３の表
面に接着シートを張り、第１混成集積回路基板１
０の接続用電極１４が設けられた一辺と枠体３０
のスペーサー部３３とを接続用電極が枠外にでき
るように一致させ枠体３０に挿入する。さらに第
２混成集積回路基板２０の接続用電極が設けられ
た一辺と枠体３０のコネクター部３３を接続用電
極が枠外にでるように一致させ、夫々内側主面が
対向するように挿入し枠体３０を介して接着層１
５，２５により接着される。
面に接着シートを張り、第１混成集積回路基板１
０の接続用電極１４が設けられた一辺と枠体３０
のスペーサー部３３とを接続用電極が枠外にでき
るように一致させ枠体３０に挿入する。さらに第
２混成集積回路基板２０の接続用電極が設けられ
た一辺と枠体３０のコネクター部３３を接続用電
極が枠外にでるように一致させ、夫々内側主面が
対向するように挿入し枠体３０を介して接着層１
５，２５により接着される。
コネクター部３５は、枠体３０の一部を内側に
窪まして形成された空間を利用して作り、その空
間部分の第１、第２混成集積回路基板１０，２０
の対向する内面に導電路を延在させ、所定の配列
にし外部リードは一切用いてない。又、メモリ装
置を用いる際には、第３図に示す如く外部コネク
ター４０を用いて外部回路と接続する。外部コネ
クター４０はコネクター部３５の空間に差し込ま
れる。外部コネクター４０の周辺に設けた外部リ
ードとコネクター部３５の接続用電極１４，２４
とを接続し取出しを行なう。
窪まして形成された空間を利用して作り、その空
間部分の第１、第２混成集積回路基板１０，２０
の対向する内面に導電路を延在させ、所定の配列
にし外部リードは一切用いてない。又、メモリ装
置を用いる際には、第３図に示す如く外部コネク
ター４０を用いて外部回路と接続する。外部コネ
クター４０はコネクター部３５の空間に差し込ま
れる。外部コネクター４０の周辺に設けた外部リ
ードとコネクター部３５の接続用電極１４，２４
とを接続し取出しを行なう。
(ト) 発明の効果
以上に詳述した如く本発明に依れば、混成集積
回路基板に外部リードが無いので、取り扱いが容
易になり、端子間のシヨートを防ぐこともでき
る。また、基板が金属基板なので外力に対して割
れることもなく耐久性が良く、チヤージの蓄積に
よる高電圧の発生から保護することができ、さら
に外部からのノイズを防ぐことができる。よつて
基板に高密度のメモリチツプの実装が容易に行な
える。
回路基板に外部リードが無いので、取り扱いが容
易になり、端子間のシヨートを防ぐこともでき
る。また、基板が金属基板なので外力に対して割
れることもなく耐久性が良く、チヤージの蓄積に
よる高電圧の発生から保護することができ、さら
に外部からのノイズを防ぐことができる。よつて
基板に高密度のメモリチツプの実装が容易に行な
える。
第１図は本発明の実施例を示す斜視分解図、第
２図は本実施例の断面図、第３図は本発明の使用
例を示す斜視図、第４図は従来例を示す断面図で
ある。 ５０……混成集積回路装置、１０，２０……混
成集積回路基板、１１，２１……金属基板、１
２，２２……絶縁層、１３，２３……導電路、１
４，２４……接続用電極、１５，２５……接着
層、１６，２６……メモリチツプ、３０……枠
体、３１……ガイド部、３２……段部、３３……
スペーサー部、３４……離間部、３５……コネク
ター部、４０……外部コネクター。
２図は本実施例の断面図、第３図は本発明の使用
例を示す斜視図、第４図は従来例を示す断面図で
ある。 ５０……混成集積回路装置、１０，２０……混
成集積回路基板、１１，２１……金属基板、１
２，２２……絶縁層、１３，２３……導電路、１
４，２４……接続用電極、１５，２５……接着
層、１６，２６……メモリチツプ、３０……枠
体、３１……ガイド部、３２……段部、３３……
スペーサー部、３４……離間部、３５……コネク
ター部、４０……外部コネクター。
Claims (1)
- １ 第１、第２の混成集積回路基板と、該第１、
第２の混成集積回路基板の相対する一主面に設け
られた回路素子と、前記第１、第２の混成集積回
路基板の対向する同一辺に、各々内部から延在さ
れる導電路で形成された接続用電極と、前記第１
及び第２の混成集積回路基板を離間し前記接続用
電極を枠外に配置する枠体とを備え、接続用電極
が設けられた離間部に接続体が挿入されることを
特徴とする多層混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60007817A JPS61166149A (ja) | 1985-01-18 | 1985-01-18 | 多層混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60007817A JPS61166149A (ja) | 1985-01-18 | 1985-01-18 | 多層混成集積回路装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1030630A Division JPH01257391A (ja) | 1989-02-08 | 1989-02-08 | 多層混成集積回路装置 |
| JP1030631A Division JPH01257392A (ja) | 1989-02-08 | 1989-02-08 | 多層混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166149A JPS61166149A (ja) | 1986-07-26 |
| JPH0558597B2 true JPH0558597B2 (ja) | 1993-08-26 |
Family
ID=11676143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60007817A Granted JPS61166149A (ja) | 1985-01-18 | 1985-01-18 | 多層混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166149A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0264780B1 (en) * | 1986-10-15 | 1992-03-11 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device capable of being inserted into socket |
| JPH02117079A (ja) * | 1988-10-27 | 1990-05-01 | Mazda Motor Corp | 金属基板を有する集積回路のコネクタ構造 |
| JP2760831B2 (ja) * | 1989-01-30 | 1998-06-04 | 三洋電機株式会社 | 金属基板を有する集積回路のコネクタ構造 |
| JPH02220376A (ja) * | 1989-02-20 | 1990-09-03 | Mazda Motor Corp | 金属基板を有する集積回路のコネクタ構造 |
| JPH02226675A (ja) * | 1989-02-28 | 1990-09-10 | Sanyo Electric Co Ltd | 混成集積回路の固定構造 |
| CN114900951B (zh) * | 2022-06-08 | 2022-11-25 | 东莞光阳兴业电子配件有限公司 | 一种便于连接且可分离的双面fpc板及连接及分离方法 |
-
1985
- 1985-01-18 JP JP60007817A patent/JPS61166149A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61166149A (ja) | 1986-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965654A (en) | Semiconductor package with ground plane | |
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| US5206188A (en) | Method of manufacturing a high lead count circuit board | |
| JPH0383368A (ja) | 半導体装置 | |
| US5151771A (en) | High lead count circuit board for connecting electronic components to an external circuit | |
| JPH0558597B2 (ja) | ||
| JPH0476210B2 (ja) | ||
| JPS60257191A (ja) | プリント配線板 | |
| JPH02146792A (ja) | 半導体装置の実装構造 | |
| JPH01257391A (ja) | 多層混成集積回路装置 | |
| JPH01257392A (ja) | 多層混成集積回路装置 | |
| JPH0519974Y2 (ja) | ||
| JPH0442937Y2 (ja) | ||
| JPS6366959A (ja) | 多重リ−ドフレ−ム | |
| JPS61166147A (ja) | 多層混成集積回路装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JP2664440B2 (ja) | 混成集積回路 | |
| JPS58153432U (ja) | 放電ギヤツプ付ｃｒ複合部品 | |
| JP2000252414A (ja) | 半導体装置 | |
| JPH043500Y2 (ja) | ||
| JPH02110990A (ja) | 混成集積回路 | |
| JP2847319B2 (ja) | 電子部品搭載用多層ボンディング基板 | |
| JPH064605Y2 (ja) | 混成集積回路 | |
| JPH05226513A (ja) | プラスチックピングリッドアレイ型パッケージ及びその製造方法 | |
| JPH0514576Y2 (ja) |