JPH0439953B2 - - Google Patents
Info
- Publication number
- JPH0439953B2 JPH0439953B2 JP61075032A JP7503286A JPH0439953B2 JP H0439953 B2 JPH0439953 B2 JP H0439953B2 JP 61075032 A JP61075032 A JP 61075032A JP 7503286 A JP7503286 A JP 7503286A JP H0439953 B2 JPH0439953 B2 JP H0439953B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- slice level
- signal
- counter
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000630 rising effect Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Television Systems (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、受信した文字放送のアナログ信号を
デジタル信号に変換する際の基準電圧（スライス
レベル）を、変動した文字信号の最も適正な電圧
に補正するための補正回路に関するものである。
デジタル信号に変換する際の基準電圧（スライス
レベル）を、変動した文字信号の最も適正な電圧
に補正するための補正回路に関するものである。
「従来の技術」
文字放送において、第４図に示すような一般の
TV放送信号の垂直期間に重畳されて送信されて
くる文字放送信号Ａはアナログ信号であるため、
文字放送の再生装置に入力する前にＡ／Ｄ変換し
てデジタル信号化する必要があるが、電源電圧の
変動や回路の温度特性など種々の原因によりアナ
ログの文字放送信号Ａの大きさ（高さ）は変動し
て正確なデジタルの文字放送信号に変換されな
い。すなわち、スライスレベルが低すぎると幅の
広いパルスに変換され、高すぎると幅の狭いパル
スに変換されてしまう。
TV放送信号の垂直期間に重畳されて送信されて
くる文字放送信号Ａはアナログ信号であるため、
文字放送の再生装置に入力する前にＡ／Ｄ変換し
てデジタル信号化する必要があるが、電源電圧の
変動や回路の温度特性など種々の原因によりアナ
ログの文字放送信号Ａの大きさ（高さ）は変動し
て正確なデジタルの文字放送信号に変換されな
い。すなわち、スライスレベルが低すぎると幅の
広いパルスに変換され、高すぎると幅の狭いパル
スに変換されてしまう。
この変動するスライスレベルを適正なレベルに
補正する装置として、第５図に示すようなスライ
スレベルの補正装置があつた。この第５図の補正
装置は、Ａ／Ｄ変換されたデジタルの文字放送信
号のクロツクパルス幅の許容範囲の上限と下限を
設定するそれぞれの基準パルス発生回路１１，１
２と、この基準パルス発生回路１１，１２により
設定されたパルスの幅と前記デジタルの文字放送
信号のクロツクパルスの幅を比較するパルス幅比
較回路１３，１４と、デジタルの文字法送信号の
クロツクパルスの立上りで動作してデジタルの文
字放送信号のクロツクパルスの入力と同時に前記
基準パルス発生回路１１，１２を立ち上げるフリ
ツプフロツプ１５とにより、デジタルの文字放送
信号のクロツクパルスと基準パルスの比較する回
路が構成されている。また、前記パルス幅比較回
路１３，１４の出力に従つて動作するシフトレジ
スタ１６と、このシフトレジスタ１６の状態をア
ナログ信号化するＤ／Ａ変換回路１７とにより、
スライスレベルを設定する信号を生成するように
したものである。なお、１８はデジタルの文字放
送信号の入力端子、１９はスライスレベルを補正
する信号の出力端子、２０はクロツク信号の入力
端子である。
補正する装置として、第５図に示すようなスライ
スレベルの補正装置があつた。この第５図の補正
装置は、Ａ／Ｄ変換されたデジタルの文字放送信
号のクロツクパルス幅の許容範囲の上限と下限を
設定するそれぞれの基準パルス発生回路１１，１
２と、この基準パルス発生回路１１，１２により
設定されたパルスの幅と前記デジタルの文字放送
信号のクロツクパルスの幅を比較するパルス幅比
較回路１３，１４と、デジタルの文字法送信号の
クロツクパルスの立上りで動作してデジタルの文
字放送信号のクロツクパルスの入力と同時に前記
基準パルス発生回路１１，１２を立ち上げるフリ
ツプフロツプ１５とにより、デジタルの文字放送
信号のクロツクパルスと基準パルスの比較する回
路が構成されている。また、前記パルス幅比較回
路１３，１４の出力に従つて動作するシフトレジ
スタ１６と、このシフトレジスタ１６の状態をア
ナログ信号化するＤ／Ａ変換回路１７とにより、
スライスレベルを設定する信号を生成するように
したものである。なお、１８はデジタルの文字放
送信号の入力端子、１９はスライスレベルを補正
する信号の出力端子、２０はクロツク信号の入力
端子である。
この装置は、入力端子１８にデジタルの文字放
送信号のクロツクパルスが入力されると、このク
ロツクパルスがパルス幅比較回路１３，１４に入
力されるとともに、フリツプフロツプ１５によつ
て基準パルス発生回路１１，１２が立上り、それ
ぞれに設定された幅の基準パルスを発生して、こ
の基準パルスを前記パルス幅比較回路１３，１４
に入力する。パルス幅比較回路１３は、デジタル
の文字放送信号のクロツクパルス幅と許容範囲の
上限の基準パルス幅とを比較し、デジタルの文字
放送信号のクロツクパルスの幅が基準パルス幅よ
り広いときにシフトレジスタ１６に信号を送る。
パルス幅比較回路１４は、デジタルの文字放送信
号のクロツクパルス幅と許容範囲の下限の基準パ
ルスの幅とを比較し、デジタルの文字放送信号の
クロツクパルスの幅が基準パルス幅より狭いとき
にシフトレジスタ１６に信号を送る。シフトレジ
スタ１６は、パルス幅比較回路１３から信号を受
けたときは１ビツト右シフト、パルス幅比較回路
１４から信号を受けたときは１ビツト左シフトす
る。そして、このシフトレジスタ１６の状態を
Ｄ／Ａ変換回路によりスライスレベル補正のアナ
ログ信号に変換して出力する。
送信号のクロツクパルスが入力されると、このク
ロツクパルスがパルス幅比較回路１３，１４に入
力されるとともに、フリツプフロツプ１５によつ
て基準パルス発生回路１１，１２が立上り、それ
ぞれに設定された幅の基準パルスを発生して、こ
の基準パルスを前記パルス幅比較回路１３，１４
に入力する。パルス幅比較回路１３は、デジタル
の文字放送信号のクロツクパルス幅と許容範囲の
上限の基準パルス幅とを比較し、デジタルの文字
放送信号のクロツクパルスの幅が基準パルス幅よ
り広いときにシフトレジスタ１６に信号を送る。
パルス幅比較回路１４は、デジタルの文字放送信
号のクロツクパルス幅と許容範囲の下限の基準パ
ルスの幅とを比較し、デジタルの文字放送信号の
クロツクパルスの幅が基準パルス幅より狭いとき
にシフトレジスタ１６に信号を送る。シフトレジ
スタ１６は、パルス幅比較回路１３から信号を受
けたときは１ビツト右シフト、パルス幅比較回路
１４から信号を受けたときは１ビツト左シフトす
る。そして、このシフトレジスタ１６の状態を
Ｄ／Ａ変換回路によりスライスレベル補正のアナ
ログ信号に変換して出力する。
「発明が解決しようとする問題点」
上述の補正装置は、デジタルの文字放送信号の
クロツクパルスと基準パルスの幅とを比較して、
許容範囲を上回つているか、下回つているかをシ
フトレジスタに入力し、上回つているときにはシ
フトレジスタが１ビツト右シフト、下回つている
ときには１ビツト左シフトするものであつて、シ
フトレジスタが１ビツトづつシフトするものであ
る。すなわち、１回の比較により、スライスレベ
ルを１段階だけ補正するものであつて、アナログ
文字法送信号Ａが急激に変動して、例えば４段階
分の変動があつたときは、４回の比較・シフトに
より徐々に補正するので、この間は適正なスライ
スレベルでのＡ／Ｄ変換ができないという問題点
があつた。
クロツクパルスと基準パルスの幅とを比較して、
許容範囲を上回つているか、下回つているかをシ
フトレジスタに入力し、上回つているときにはシ
フトレジスタが１ビツト右シフト、下回つている
ときには１ビツト左シフトするものであつて、シ
フトレジスタが１ビツトづつシフトするものであ
る。すなわち、１回の比較により、スライスレベ
ルを１段階だけ補正するものであつて、アナログ
文字法送信号Ａが急激に変動して、例えば４段階
分の変動があつたときは、４回の比較・シフトに
より徐々に補正するので、この間は適正なスライ
スレベルでのＡ／Ｄ変換ができないという問題点
があつた。
「問題点を解決するための手段」
本発明はこのような問題点を解決するためにな
されたもので、文字放送信号のクロツクパルスの
立上りを基準として基準パルスを発生する基準パ
ルス発生回路と、前記文字放送信号のクロツクパ
ルスの立上りから立下がりまでのパルスの時間幅
が基準パルスの時間幅より小さいときの両者の時
間幅の差を計数する第１のカウンタと、前記文字
放送信号のクロツクパルスの立上りから立下がり
までのパルスの時間幅が基準パルスの時間幅より
大きいときの両者の時間幅の差を計数する第２の
カウンタと、文字放送信号のクロツクパルスの時
間幅が基準パルスの時間幅より小さいとき第１の
カウンタを選択するとともにスライスレベルの補
正を負方向に設定し、文字放送信号のクロツクパ
ルスの時間幅が基準パルスの時間幅より大きいと
き第２のカウンタを選択するとともにスライスレ
ベルの補正を正方向に設定するの選択回路と、こ
の選択回路で選択された第１のカウンタまたは第
２とカウンタのデータに対応した量だけ負または
正の方向にスライスレベルを補正するデジタル・
アナログ変換器とからなるものである。
されたもので、文字放送信号のクロツクパルスの
立上りを基準として基準パルスを発生する基準パ
ルス発生回路と、前記文字放送信号のクロツクパ
ルスの立上りから立下がりまでのパルスの時間幅
が基準パルスの時間幅より小さいときの両者の時
間幅の差を計数する第１のカウンタと、前記文字
放送信号のクロツクパルスの立上りから立下がり
までのパルスの時間幅が基準パルスの時間幅より
大きいときの両者の時間幅の差を計数する第２の
カウンタと、文字放送信号のクロツクパルスの時
間幅が基準パルスの時間幅より小さいとき第１の
カウンタを選択するとともにスライスレベルの補
正を負方向に設定し、文字放送信号のクロツクパ
ルスの時間幅が基準パルスの時間幅より大きいと
き第２のカウンタを選択するとともにスライスレ
ベルの補正を正方向に設定するの選択回路と、こ
の選択回路で選択された第１のカウンタまたは第
２とカウンタのデータに対応した量だけ負または
正の方向にスライスレベルを補正するデジタル・
アナログ変換器とからなるものである。
「作用」
基準パルス発生回路は、デジタルの文字放送信
号のクロツクパルスの立上りを基準として、適正
なスライスレベルのときの基準パルスを発生す
る。この基準パルスに対して、実際の文字放送信
号のクロツクパルスの時間幅が大きいか小さいか
を検出し、かつ両者の差がどの程度であるかを第
１のカウンタまたは第２のカウンタでデジタル値
として計数する。そして文字放送信号のクロツク
パルスが基準パルスより小さいときはスライスレ
ベルは上すぎであるから、第の１カウンタで得ら
れた値だけ下げるように補正する。逆に大きいと
きは下すぎであるから第２のカウンタで得られた
値だけ上げるように補正する。
号のクロツクパルスの立上りを基準として、適正
なスライスレベルのときの基準パルスを発生す
る。この基準パルスに対して、実際の文字放送信
号のクロツクパルスの時間幅が大きいか小さいか
を検出し、かつ両者の差がどの程度であるかを第
１のカウンタまたは第２のカウンタでデジタル値
として計数する。そして文字放送信号のクロツク
パルスが基準パルスより小さいときはスライスレ
ベルは上すぎであるから、第の１カウンタで得ら
れた値だけ下げるように補正する。逆に大きいと
きは下すぎであるから第２のカウンタで得られた
値だけ上げるように補正する。
「実施例」
以下、本発明の一実施例を図面について説明す
る。
る。
１はＡ／Ｄ変換されたデジタルの文字放送信号
のクロツクパルスを入力するパルス信号入力端子
で、具体的には第３図ａの適正なスライスレベル
（Bo）でＡ／Ｄ変換された場合は第３図ｂのよう
な正確なクロツクパルス、第３図ａの上すぎるス
ライスレベル（Bu）でＡ／Ｄ変換された場合は
第３図ｃのような狭いクロツクパルス、第３図ａ
の下すぎるスライスレベルBdでＡ／Ｄ変換され
た場合は第３図ｅのような広いクロツクパルスが
入力する。２は本補正回路の基準となるクロツク
信号（例えば46MHz）の入力端子である。３は、
単安定マルチバイブレータからなる基準パルス発
生回路で、適正なスライスレベルでＡ／Ｄ変換さ
れたときのクロツクパルス幅（W0）（175ns）と
同一幅の基準パルスを出力する。４は第１のカウ
ンタで、基準パルス幅（W0）より小さい幅
（W1）のクロツクパルスが入力されたとき、その
差に相当するデジタル値を出力する。５は第２の
カウンタで、基準パルス幅（W0）より大きい幅
（W2）のクロツクパルスが入力されたとき、その
差に相当するデジタル値を出力する。６は選択回
路で、この選択回路６は前記クロツクパルスの幅
が基準パルス幅（W0）より小さいときは第１の
カウンタ４を選択し、逆に大きいときは第２のカ
ウンタ５を選択するものである。７，８は、それ
ぞれ第１、第２のカウンタ４，５の出力を次段へ
送るためのバツフア回路である。９は、スライス
レベルを補正するためのデジタル・アナログ変換
器で、正方向に補正するか、負方向に補正するか
を設定する端子Ｄと、補正量を設定する端子Ａ，
Ｂ，Ｃを有する。１０は補正されたスライスレベ
ルの出力端子である。
のクロツクパルスを入力するパルス信号入力端子
で、具体的には第３図ａの適正なスライスレベル
（Bo）でＡ／Ｄ変換された場合は第３図ｂのよう
な正確なクロツクパルス、第３図ａの上すぎるス
ライスレベル（Bu）でＡ／Ｄ変換された場合は
第３図ｃのような狭いクロツクパルス、第３図ａ
の下すぎるスライスレベルBdでＡ／Ｄ変換され
た場合は第３図ｅのような広いクロツクパルスが
入力する。２は本補正回路の基準となるクロツク
信号（例えば46MHz）の入力端子である。３は、
単安定マルチバイブレータからなる基準パルス発
生回路で、適正なスライスレベルでＡ／Ｄ変換さ
れたときのクロツクパルス幅（W0）（175ns）と
同一幅の基準パルスを出力する。４は第１のカウ
ンタで、基準パルス幅（W0）より小さい幅
（W1）のクロツクパルスが入力されたとき、その
差に相当するデジタル値を出力する。５は第２の
カウンタで、基準パルス幅（W0）より大きい幅
（W2）のクロツクパルスが入力されたとき、その
差に相当するデジタル値を出力する。６は選択回
路で、この選択回路６は前記クロツクパルスの幅
が基準パルス幅（W0）より小さいときは第１の
カウンタ４を選択し、逆に大きいときは第２のカ
ウンタ５を選択するものである。７，８は、それ
ぞれ第１、第２のカウンタ４，５の出力を次段へ
送るためのバツフア回路である。９は、スライス
レベルを補正するためのデジタル・アナログ変換
器で、正方向に補正するか、負方向に補正するか
を設定する端子Ｄと、補正量を設定する端子Ａ，
Ｂ，Ｃを有する。１０は補正されたスライスレベ
ルの出力端子である。
以上のような構成において、スライスレベルが
第３図ａのBoで示されるような適正な場合には
入力端子１に入力したデジタルの文字放送信号の
クロクツクパルス信号は、第３図ｂに示すような
立上りから立下がりまでと、立下がりから立上り
までのパルス幅（W0）はともに175nsとなつてデ
ジタル・アナログ変換器９の出力は第２図におけ
る「0000」であり、補正されない。
第３図ａのBoで示されるような適正な場合には
入力端子１に入力したデジタルの文字放送信号の
クロクツクパルス信号は、第３図ｂに示すような
立上りから立下がりまでと、立下がりから立上り
までのパルス幅（W0）はともに175nsとなつてデ
ジタル・アナログ変換器９の出力は第２図におけ
る「0000」であり、補正されない。
スライスレベルが第３図ａのBuのように上す
ぎる場合には、入力端子１には、第３図ｃのよう
な立上りから立下がりまでのパルス幅（W1）の
パルス信号が入力する。このときのスライスレベ
ル（Bu）は第２図における「0011」であるとす
る。この第３図ｃのパルスの立上り（t1）を利用
して基準パルス発生回路３から第３図ｄに示すよ
うな基準パルスが発生する。前記第３図ｃのパル
スが立下がる（t2）と、第１のカウンタ４は入力
端子２から入力されているクロツク信号を計数し
はじめ、基準パルスの立下がりで計数を停止す
る。この計数値を「Ｍ」とする。ここで、第２図
に示すように、真理値表の４桁目が上すぎのとき
「１」、下すぎのとき「０」であるから、選択回路
６の信号によつて一方のバツフア回路７が選択さ
れる。すると、このバツフア回路からスライスレ
ベルを下げる方向に指令する信号は入力端子Ｄに
送られ、バツフア回路７の補正量に相当する出力
「Ｍ」が入力端子Ａ，Ｂ，Ｃに送られデジタル・
アナログ変換器９ではこの値だけスライスレベル
を下げるように補正する。
ぎる場合には、入力端子１には、第３図ｃのよう
な立上りから立下がりまでのパルス幅（W1）の
パルス信号が入力する。このときのスライスレベ
ル（Bu）は第２図における「0011」であるとす
る。この第３図ｃのパルスの立上り（t1）を利用
して基準パルス発生回路３から第３図ｄに示すよ
うな基準パルスが発生する。前記第３図ｃのパル
スが立下がる（t2）と、第１のカウンタ４は入力
端子２から入力されているクロツク信号を計数し
はじめ、基準パルスの立下がりで計数を停止す
る。この計数値を「Ｍ」とする。ここで、第２図
に示すように、真理値表の４桁目が上すぎのとき
「１」、下すぎのとき「０」であるから、選択回路
６の信号によつて一方のバツフア回路７が選択さ
れる。すると、このバツフア回路からスライスレ
ベルを下げる方向に指令する信号は入力端子Ｄに
送られ、バツフア回路７の補正量に相当する出力
「Ｍ」が入力端子Ａ，Ｂ，Ｃに送られデジタル・
アナログ変換器９ではこの値だけスライスレベル
を下げるように補正する。
スライスレベルが第３図ａのBdのように下す
ぎる場合には同様に、第３図ｅのようなパルス
W2が入力端子１に入力し、同様にして第２のカ
ウンタ５にて第３図ｆの斜視部Ｎに示す補正量が
得られ、これがバツフア回路８を経てデジタル・
アナログ変換器９へ送られる。選択回路６の入力
端子Ｄへの信号が反転するので、スライスレベル
は「Ｎ」だけ上げるように補正される。
ぎる場合には同様に、第３図ｅのようなパルス
W2が入力端子１に入力し、同様にして第２のカ
ウンタ５にて第３図ｆの斜視部Ｎに示す補正量が
得られ、これがバツフア回路８を経てデジタル・
アナログ変換器９へ送られる。選択回路６の入力
端子Ｄへの信号が反転するので、スライスレベル
は「Ｎ」だけ上げるように補正される。
「発明の効果」
本発明は上述のように構成したので、スライス
レベルが常に適正位置に補正でき、アナログ・デ
ジタル変換時に常に安定したデジタル信号を検出
することができる。また、デジタルの文字放送信
号のクロツクパルスと基準パルスを比較してスラ
イスレベルの補正量を得て、１度に多段階の補正
ができるので、急激なアナログの文字放送信号の
変動にもすばやく適正なスライスレベルに補正す
ることができるという効果を有するものである。
レベルが常に適正位置に補正でき、アナログ・デ
ジタル変換時に常に安定したデジタル信号を検出
することができる。また、デジタルの文字放送信
号のクロツクパルスと基準パルスを比較してスラ
イスレベルの補正量を得て、１度に多段階の補正
ができるので、急激なアナログの文字放送信号の
変動にもすばやく適正なスライスレベルに補正す
ることができるという効果を有するものである。
第１図は本発明によるスライスレベル補正回路
の一実施例を示すブロツク図。第２図はスライス
レベルとアナログ信号の説明図、第３図は各部の
動作波形図、第４図は文字放送波形図、第５図は
従来例を示すブロツク図である。 １……文字信号の入力端子、２……クロツク信
号入力端子、３……基準パルス発生回路、４，５
……カウンタ、６……選択回路、７，８……バツ
フア回路、９……デジタル・アナログ変換回路、
１０……出力端子。
の一実施例を示すブロツク図。第２図はスライス
レベルとアナログ信号の説明図、第３図は各部の
動作波形図、第４図は文字放送波形図、第５図は
従来例を示すブロツク図である。 １……文字信号の入力端子、２……クロツク信
号入力端子、３……基準パルス発生回路、４，５
……カウンタ、６……選択回路、７，８……バツ
フア回路、９……デジタル・アナログ変換回路、
１０……出力端子。
Claims (1)
- 【特許請求の範囲】 １ 文字放送信号のクロツクパルスの立上りを基
準として基準パルスを発生する基準パルス発生回
路と、 前記文字放送信号のクロツクパルスの立上りか
ら立下りまでのパルスの時間幅が基準パルスの時
間幅より小さいときの両者の時間幅の差を計数す
る第１のカウンタと、 前記文字放送信号のクロツクパルスの立上りか
ら立下がりまでのパルスの時間幅が基準パルスの
時間幅より大きいときの両者の時間幅の差を計数
する第２のカウンタと、 文字放送信号のクロツクパルスの時間幅が基準
パルスの時間幅より小さいとき第１のカウンタを
選択するとともにスライスレベルの補正を負方向
に設定し、文字放送信号のクロツクパルスの時間
幅が基準パルスの時間幅より大きいとき第２のカ
ウンタを選択するとともにスライスレベルの補正
を正方向に設定するの選択回路と、 この選択回路で選択された第１のカウンタまた
は第２とカウンタのデータに対応した量だけ負ま
たは正の方向にスライスレベルを補正するデジタ
ル・アナログ変換器とからなることを特徴とする
文字放送におけるスライスレベルの補正回路。 ２ 基準パルス発生回路は単安定マルチバイブレ
ータからなり、この基準パルスは適正スライスレ
ベル時のパルス幅と同一に設定した特許請求の範
囲第１項記載の文字放送におけるスライスレベル
の補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7503286A JPS62231575A (ja) | 1986-03-31 | 1986-03-31 | 文字放送におけるスライスレベルの補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7503286A JPS62231575A (ja) | 1986-03-31 | 1986-03-31 | 文字放送におけるスライスレベルの補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62231575A JPS62231575A (ja) | 1987-10-12 |
| JPH0439953B2 true JPH0439953B2 (ja) | 1992-07-01 |
Family
ID=13564439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7503286A Granted JPS62231575A (ja) | 1986-03-31 | 1986-03-31 | 文字放送におけるスライスレベルの補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62231575A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992017029A1 (en) * | 1991-03-25 | 1992-10-01 | Matsushita Electric Industrial Co., Ltd. | Circuit for slicing data |
| US5666167A (en) * | 1992-09-15 | 1997-09-09 | Thomson Consumer Electronics, Inc. | Bias control apparatus for a data slicer in an auxiliary video information decoder |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5187948A (ja) * | 1975-01-29 | 1976-07-31 | Matsushita Electric Ind Co Ltd |
-
1986
- 1986-03-31 JP JP7503286A patent/JPS62231575A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5187948A (ja) * | 1975-01-29 | 1976-07-31 | Matsushita Electric Ind Co Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62231575A (ja) | 1987-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4233591A (en) | Digital-to-analog converter of the pulse width modulation type | |
| GB2090707A (en) | Analogue-to-digital converter circuit | |
| US4768015A (en) | A/D converter for video signal | |
| JPH0439953B2 (ja) | ||
| US4365308A (en) | Method for the time correction of a digital switching signal | |
| US5142365A (en) | Circuit for controlling contrast in a digital television receiver | |
| JP2857396B2 (ja) | 同期信号発生回路 | |
| US4875044A (en) | Digital limiting circuit | |
| JPS6157128A (ja) | Ａ−ｄ変換器 | |
| JPH0777350B2 (ja) | Ｄ／ａ変換器のグリッチ発生抑止回路 | |
| JPH11234540A (ja) | 映像信号処理装置 | |
| JPH066227A (ja) | アナログ−デジタルコンバータ | |
| KR100188914B1 (ko) | 듀오바이너리신호 복호기 | |
| JPH024535Y2 (ja) | ||
| JPS59219A (ja) | デイジタル・トリガ回路 | |
| JP2568055Y2 (ja) | テレビジョン信号のクランプ装置 | |
| JPS5926689Y2 (ja) | ２値判別装置 | |
| JPH05102853A (ja) | Ａ／ｄ変換回路 | |
| JP2625778B2 (ja) | 画信号修正装置 | |
| JPS62194740A (ja) | デジタル処理装置 | |
| JP2790460B2 (ja) | 直流抑圧装置 | |
| JPH0423515A (ja) | 積分方式ｄ／ａ変換器 | |
| JPH066226A (ja) | アナログ−デジタルコンバータ | |
| JPH08139762A (ja) | バイポーラ／ユニポーラ変換回路 | |
| JPH02298115A (ja) | クロックデューティ比補正回路 |