JPH024535Y2 - - Google Patents
Info
- Publication number
- JPH024535Y2 JPH024535Y2 JP1983068626U JP6862683U JPH024535Y2 JP H024535 Y2 JPH024535 Y2 JP H024535Y2 JP 1983068626 U JP1983068626 U JP 1983068626U JP 6862683 U JP6862683 U JP 6862683U JP H024535 Y2 JPH024535 Y2 JP H024535Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- circuit
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
本考案は誤り信号が混入するデジタル伝送系に
おいて、誤り訂正符号を用いていない信号の符号
を判定する回路に関する。
おいて、誤り訂正符号を用いていない信号の符号
を判定する回路に関する。
本考案の対象とする信号は、フレーム単位でデ
イジタル信号を伝送する方式における特定のビツ
トの表わす信号である。特にそのビツトはフレー
ムごとに繰返し同一信号を送るようにして誤り制
御を行なうものである。たとえば衛星放送の音声
信号は１フレームが2048ビツトからなるデイジタ
ル信号で、この信号は１秒間に1000回送信され
る。フレーム構成のうち、最初の16ビツトの符号
は、受信側でビツトクロツクの再生を容易にする
ためのフレーム同期信号で、その次の16ビツトの
符号は、送信しているモードを示す制御符号で、
Ａ，Ｂモードの区別、テレビ音声と独立音声の区
別、ステレオとモノラルの区別などの制御内容に
応じて１ビツトあるいは２ビツトの符号が割当て
られている。この制御符号は各符号に同期したフ
レーム間隔のクロツクパルスで、ラツチすること
により、擾乱がない限り、多くのフレームにわた
つて一定の符号“１”または“０”の信号として
表われる。しかし、擾乱がある場合、この信号に
誤りパルスが表われるので、多数決判定によつ
て、符号を決定する。放送衛星の受信信号は電波
伝搬の経路において、擾乱がさけられず、フレー
ムごとにラツチした信号は第１図ａのような波形
になる。この波形は、第１図ｂのような原信号が
ｅなる正の誤差パルスおよびe′なる負の誤差パル
スをうけたもので、この原信号を判定しなければ
ならない。もし信号入力が１つであれば、第２図
ａのような簡単な積分回路をとおしこれを比較器
に与えることによつて信号が一定のしきい値電圧
Vthを超えたときにのみ出力を得て信号の有無を
判定することができる。第２図ｂは積分回路の出
力波形であつて、時定数CRの選定によりｅ，
e′なる誤差パルスによる信号波の振幅がしきい値
電圧Vthに達しない。したがつて、第２図ｃの比
較器の出力が判定出力となる。このアナログ回路
による判定回路はデジタル伝送系が１つでなく複
数個の場合には問題がある。放送衛星の制御信号
は各種の制御信号を含む信号パルス列を繰返し送
信するシステムになつており、この信号を受信し
て並列な信号ラインに配列し、各信号ラインにそ
れぞれ制御信号が伝達されるようにする。従つて
信号ライン数が大きくなるから、前述のアナログ
回路による判定回路では、多数のCRと比較器と
が必要となる。この回路を集積化するには、CR
は外付け部品にしなければならず、１チツプに完
全集積化することは困難である。また信号ライン
の誤り信号の発生状況により、時定数CRを可変
にすることが必要になるが、前述の回路では可変
容量を使わねばならなくなる。
イジタル信号を伝送する方式における特定のビツ
トの表わす信号である。特にそのビツトはフレー
ムごとに繰返し同一信号を送るようにして誤り制
御を行なうものである。たとえば衛星放送の音声
信号は１フレームが2048ビツトからなるデイジタ
ル信号で、この信号は１秒間に1000回送信され
る。フレーム構成のうち、最初の16ビツトの符号
は、受信側でビツトクロツクの再生を容易にする
ためのフレーム同期信号で、その次の16ビツトの
符号は、送信しているモードを示す制御符号で、
Ａ，Ｂモードの区別、テレビ音声と独立音声の区
別、ステレオとモノラルの区別などの制御内容に
応じて１ビツトあるいは２ビツトの符号が割当て
られている。この制御符号は各符号に同期したフ
レーム間隔のクロツクパルスで、ラツチすること
により、擾乱がない限り、多くのフレームにわた
つて一定の符号“１”または“０”の信号として
表われる。しかし、擾乱がある場合、この信号に
誤りパルスが表われるので、多数決判定によつ
て、符号を決定する。放送衛星の受信信号は電波
伝搬の経路において、擾乱がさけられず、フレー
ムごとにラツチした信号は第１図ａのような波形
になる。この波形は、第１図ｂのような原信号が
ｅなる正の誤差パルスおよびe′なる負の誤差パル
スをうけたもので、この原信号を判定しなければ
ならない。もし信号入力が１つであれば、第２図
ａのような簡単な積分回路をとおしこれを比較器
に与えることによつて信号が一定のしきい値電圧
Vthを超えたときにのみ出力を得て信号の有無を
判定することができる。第２図ｂは積分回路の出
力波形であつて、時定数CRの選定によりｅ，
e′なる誤差パルスによる信号波の振幅がしきい値
電圧Vthに達しない。したがつて、第２図ｃの比
較器の出力が判定出力となる。このアナログ回路
による判定回路はデジタル伝送系が１つでなく複
数個の場合には問題がある。放送衛星の制御信号
は各種の制御信号を含む信号パルス列を繰返し送
信するシステムになつており、この信号を受信し
て並列な信号ラインに配列し、各信号ラインにそ
れぞれ制御信号が伝達されるようにする。従つて
信号ライン数が大きくなるから、前述のアナログ
回路による判定回路では、多数のCRと比較器と
が必要となる。この回路を集積化するには、CR
は外付け部品にしなければならず、１チツプに完
全集積化することは困難である。また信号ライン
の誤り信号の発生状況により、時定数CRを可変
にすることが必要になるが、前述の回路では可変
容量を使わねばならなくなる。
本考案の目的は、上記の欠点を除去し、集積化
の容易なデジタル方式で符号判定をなし、且つア
ナログ回路の時定数CRに相当する値を適宜可変
にすることのできる符号判定回路を提供すること
にある。
の容易なデジタル方式で符号判定をなし、且つア
ナログ回路の時定数CRに相当する値を適宜可変
にすることのできる符号判定回路を提供すること
にある。
本考案による符号判定回路は、１フレーム内の
特定位置に配置され、フレームごとに連続して繰
返し送られてくる符号化された信号を、複数のフ
レームからなる判定期間で前記信号の“１”又は
“０”であるフレーム数から多数決判定して、前
記信号の符号を定める判定回路であつて、前記信
号に同期したフレーム間隔のクロツクパルスを入
力し、前記信号が“１”であるフレームと“０”
であるフレームとでそれぞれ前記クロツクパルス
を分別してその差をカウントすることにより、ク
ロツクパルスの分周パルスで定まる前記判定期間
の始点に設定した初期カウント数に加算して出力
する手段と、この出力カウント数が前記設定した
初期カウント数の上下に定めた２つの限界カウン
ト値の各々に対してそれぞれ検証し、限界のカウ
ント値を超えたときに出力“１”、超えないとき
に出力“０”となる２つの比較回路と、クロツク
パルスの分周パルスで定まる前記判定期間の終点
において、前記比較回路の少なくともどちらか一
方の出力が“１”のときに、分周パルスをラツチ
回路のラツチクロツクとして入力し、前記比較回
路の一方の出力をラツチし、判定された符号を出
力するラツチ手段とを備えたものである。そして
カウント数が前記上下の限界カウント数を越え
ず、２つの比較回路の出力がいずれも“０”の場
合には前回の判定期間にラツチされた符号を判定
符号として出力させる前置ホールド特性をもたせ
ている。
特定位置に配置され、フレームごとに連続して繰
返し送られてくる符号化された信号を、複数のフ
レームからなる判定期間で前記信号の“１”又は
“０”であるフレーム数から多数決判定して、前
記信号の符号を定める判定回路であつて、前記信
号に同期したフレーム間隔のクロツクパルスを入
力し、前記信号が“１”であるフレームと“０”
であるフレームとでそれぞれ前記クロツクパルス
を分別してその差をカウントすることにより、ク
ロツクパルスの分周パルスで定まる前記判定期間
の始点に設定した初期カウント数に加算して出力
する手段と、この出力カウント数が前記設定した
初期カウント数の上下に定めた２つの限界カウン
ト値の各々に対してそれぞれ検証し、限界のカウ
ント値を超えたときに出力“１”、超えないとき
に出力“０”となる２つの比較回路と、クロツク
パルスの分周パルスで定まる前記判定期間の終点
において、前記比較回路の少なくともどちらか一
方の出力が“１”のときに、分周パルスをラツチ
回路のラツチクロツクとして入力し、前記比較回
路の一方の出力をラツチし、判定された符号を出
力するラツチ手段とを備えたものである。そして
カウント数が前記上下の限界カウント数を越え
ず、２つの比較回路の出力がいずれも“０”の場
合には前回の判定期間にラツチされた符号を判定
符号として出力させる前置ホールド特性をもたせ
ている。
以下、本考案を図面を参照して詳しく説明す
る。第３図は本考案の一実施例の回路ブロツク
図、第４図は各部のタイミングチヤートである。
ａ端子から各フレームごとに、入力する信号（フ
レームデータ）は最初にフレーム同期信号があ
り、次に制御符号が配置されている。図示してい
ない回路で、このフレーム同期信号を検出し、こ
の同期信号に同期した第４図Ｂのクロツクパルス
を発生し、ｂ端子から入力させる。したがつてク
ロツクパルスの間隔がフレーム間隔になる。そし
て制御符号のビツト位置に合わせて上記クロツク
パルスを遅延回路１１でD1時間だけ遅延させて
前記入力信号をサンプリングし、Ｄ形フリツプフ
ロツプ１２にラツチして出力する。このＤ形フリ
ツプフロツプ１２の出力１２ａが第４図Ｃの信号
である。
る。第３図は本考案の一実施例の回路ブロツク
図、第４図は各部のタイミングチヤートである。
ａ端子から各フレームごとに、入力する信号（フ
レームデータ）は最初にフレーム同期信号があ
り、次に制御符号が配置されている。図示してい
ない回路で、このフレーム同期信号を検出し、こ
の同期信号に同期した第４図Ｂのクロツクパルス
を発生し、ｂ端子から入力させる。したがつてク
ロツクパルスの間隔がフレーム間隔になる。そし
て制御符号のビツト位置に合わせて上記クロツク
パルスを遅延回路１１でD1時間だけ遅延させて
前記入力信号をサンプリングし、Ｄ形フリツプフ
ロツプ１２にラツチして出力する。このＤ形フリ
ツプフロツプ１２の出力１２ａが第４図Ｃの信号
である。
クロツク選択回路２にはｂ端子からのクロツク
パルスとＤ形フリツプフロツプ１２の出力信号１
２ａとが入力され、この出力信号１２ａに応じて
２つの出力端子に第４図Ｄに示すようにクロツク
パルスを選択して出力する。２つの出力はそれぞ
れ次段のアツプダウンカウンタ（以後カウンタと
称す）３のアツプ入力端子およびダウン入力端子
にアツプ入力クロツクおよびダウン入力クロツク
として導かれる。こゝでクロツクパルスは信号１
２ａが“１”である期間中は上記アツプ入力端子
に、また“０”である期間中はダウン入力端子に
それぞれ導かれるものとする。一方クロツクパル
スは分周器１によつてＮ分周される。したがつ
て、この分周器１はＮクロツクパルスごとに１個
の割合で符号判定期間の始点と終点とを定めるパ
ルスを出力する。このパルスは、第１、第２遅延
回路９，１０へそれぞれ送出される。第１遅延回
路９はこのパルスを信号１２ａの立上がりに合わ
せるためクロツクパルスの立上りからD1時間遅
延させた第４図Ａに示すようなパルスＰを出力す
る。このパルスＰはカウンタ３の初期値設定を行
なう。従つてカウンタ３はＮクロツクパルス時点
ごとにカウントを始めるが、このカウント値出力
は第１、第２マグニチユードコンパレータ（以後
コンパレータと称す）４−１，４−２において、
ここに用意された比較数値と比較される。第１、
第２コンパレータ４−１，４−２には限界カウン
ト数である上限、下限のカウント値NM，NLがあ
らかじめ比較数値として設定されている。そし
て、上述のカウンタ３の初期設定値N〓もまたあ
らかじめNL＜N〓＜NMの関係に設定されている。
第１コンパレータ４−１は入力カウント値NXが
NX＞NMのとき“１”を出力し、第２コンパレー
タ４−２は入力カウトト値NXがNX＜NLのとき
“１”を出力する。ここで、分周器１から出力さ
れたパルスは第２遅延回路１０を経て、OR回路
５、AND回路６、ラツチ回路７よりなる判定出
力回路８へ第４図Ｇに示すようなデータラツチパ
ルスＱとして与えられる。判定出力回路８はこの
データラツチパルスＱによつてクロツクパルスの
Ｎ分周ごとに第１コンパレータ４−１の出力をデ
ータとしてとりこむ。データラツチパルスＱは第
２遅延回路１０によつて分周器１からのパルスを
D2時間遅延させたパルスである。このD2時間は
ラツチされたデータを取込むためであつて、D1
時間のように制御符号のビツト位置に合わせる意
味はないから、D1時間よりも短く設定できる。
以下第３図の制御動作を“０”なる符号値をもつ
制御符号を28フレームにおいて、多数決判定する
場合につき第４図で説明する。図において分周器
１から出力されるＮ分周（Ｎ＝28）ごとのパルス
間隔で定まる符号判定期間にｂ端子からＢに示す
ように28個のクロツクパルスが入力してくる。な
お通常分周器の出力は方形波であるが、この回路
では方形波の立上りでパルスを出力するものとす
る。一方ａ端子から入力信号中の制御符号には誤
差があり、第４図Ｃを示す信号１２ａに正の誤差
パルスが発生している。したがつて、クロツクパ
ルスはクロツク選択回路２を介してカウンタ３の
アツプ入力端子、ダウン入力端子にそれぞれ第４
図Ｄに示すようにわけられて入力される。その結
果、カウンタ３の内容は初期設定値N〓から第４
図Ｅのごとくカウントされて変る。このカウント
値が上限NMもしくは下限NLを超えると第１コン
パレータ４−１、もしくは第２コンパレータ４−
２より“１”を出力する。この例では下限NLを
２回超えるから第２コンパレータ４−２より第４
図Ｆのような出力パルスを発する。この第１、第
２コンパレータ４−１，４−２の両出力パルスは
OR回路５を介してAND回路６に導かれ、この
AND回路６のゲートを開閉する。したがつて、
AND回路６は第１、第２コンパレータ４−１，
４−２のいずれかもしくは双方によつてラツチ回
路７のデータラツチパルスＱを制御する。この例
では第２コンパレータ４−２の出力でAND回路
６のゲートは開かれる。ここで、データラツチパ
ルスＱがAND回路６に送られると、第１コンパ
レータ４−１の出力は“０”であるからラツチ回
路７は“０”値をとり入れる。こうして判定出力
回路８は判定期間で多数決判定した結果を次のＮ
分周パルスＱまでの次判定期間中“０”判定の結
果を出力している。またカウンタ３の内容NXが
データラツチパルスＱの発生時において、NL＜
NX＜NMであれば第１、第２コンパレータ４−
１，４−２ともに出力が“０”であるから、ラツ
チ回路７は前のフレーム出力と同じ値を保持す
る。
パルスとＤ形フリツプフロツプ１２の出力信号１
２ａとが入力され、この出力信号１２ａに応じて
２つの出力端子に第４図Ｄに示すようにクロツク
パルスを選択して出力する。２つの出力はそれぞ
れ次段のアツプダウンカウンタ（以後カウンタと
称す）３のアツプ入力端子およびダウン入力端子
にアツプ入力クロツクおよびダウン入力クロツク
として導かれる。こゝでクロツクパルスは信号１
２ａが“１”である期間中は上記アツプ入力端子
に、また“０”である期間中はダウン入力端子に
それぞれ導かれるものとする。一方クロツクパル
スは分周器１によつてＮ分周される。したがつ
て、この分周器１はＮクロツクパルスごとに１個
の割合で符号判定期間の始点と終点とを定めるパ
ルスを出力する。このパルスは、第１、第２遅延
回路９，１０へそれぞれ送出される。第１遅延回
路９はこのパルスを信号１２ａの立上がりに合わ
せるためクロツクパルスの立上りからD1時間遅
延させた第４図Ａに示すようなパルスＰを出力す
る。このパルスＰはカウンタ３の初期値設定を行
なう。従つてカウンタ３はＮクロツクパルス時点
ごとにカウントを始めるが、このカウント値出力
は第１、第２マグニチユードコンパレータ（以後
コンパレータと称す）４−１，４−２において、
ここに用意された比較数値と比較される。第１、
第２コンパレータ４−１，４−２には限界カウン
ト数である上限、下限のカウント値NM，NLがあ
らかじめ比較数値として設定されている。そし
て、上述のカウンタ３の初期設定値N〓もまたあ
らかじめNL＜N〓＜NMの関係に設定されている。
第１コンパレータ４−１は入力カウント値NXが
NX＞NMのとき“１”を出力し、第２コンパレー
タ４−２は入力カウトト値NXがNX＜NLのとき
“１”を出力する。ここで、分周器１から出力さ
れたパルスは第２遅延回路１０を経て、OR回路
５、AND回路６、ラツチ回路７よりなる判定出
力回路８へ第４図Ｇに示すようなデータラツチパ
ルスＱとして与えられる。判定出力回路８はこの
データラツチパルスＱによつてクロツクパルスの
Ｎ分周ごとに第１コンパレータ４−１の出力をデ
ータとしてとりこむ。データラツチパルスＱは第
２遅延回路１０によつて分周器１からのパルスを
D2時間遅延させたパルスである。このD2時間は
ラツチされたデータを取込むためであつて、D1
時間のように制御符号のビツト位置に合わせる意
味はないから、D1時間よりも短く設定できる。
以下第３図の制御動作を“０”なる符号値をもつ
制御符号を28フレームにおいて、多数決判定する
場合につき第４図で説明する。図において分周器
１から出力されるＮ分周（Ｎ＝28）ごとのパルス
間隔で定まる符号判定期間にｂ端子からＢに示す
ように28個のクロツクパルスが入力してくる。な
お通常分周器の出力は方形波であるが、この回路
では方形波の立上りでパルスを出力するものとす
る。一方ａ端子から入力信号中の制御符号には誤
差があり、第４図Ｃを示す信号１２ａに正の誤差
パルスが発生している。したがつて、クロツクパ
ルスはクロツク選択回路２を介してカウンタ３の
アツプ入力端子、ダウン入力端子にそれぞれ第４
図Ｄに示すようにわけられて入力される。その結
果、カウンタ３の内容は初期設定値N〓から第４
図Ｅのごとくカウントされて変る。このカウント
値が上限NMもしくは下限NLを超えると第１コン
パレータ４−１、もしくは第２コンパレータ４−
２より“１”を出力する。この例では下限NLを
２回超えるから第２コンパレータ４−２より第４
図Ｆのような出力パルスを発する。この第１、第
２コンパレータ４−１，４−２の両出力パルスは
OR回路５を介してAND回路６に導かれ、この
AND回路６のゲートを開閉する。したがつて、
AND回路６は第１、第２コンパレータ４−１，
４−２のいずれかもしくは双方によつてラツチ回
路７のデータラツチパルスＱを制御する。この例
では第２コンパレータ４−２の出力でAND回路
６のゲートは開かれる。ここで、データラツチパ
ルスＱがAND回路６に送られると、第１コンパ
レータ４−１の出力は“０”であるからラツチ回
路７は“０”値をとり入れる。こうして判定出力
回路８は判定期間で多数決判定した結果を次のＮ
分周パルスＱまでの次判定期間中“０”判定の結
果を出力している。またカウンタ３の内容NXが
データラツチパルスＱの発生時において、NL＜
NX＜NMであれば第１、第２コンパレータ４−
１，４−２ともに出力が“０”であるから、ラツ
チ回路７は前のフレーム出力と同じ値を保持す
る。
以上の動作からわかるように、正の誤差パルス
があつても、この判定期間内の正の誤差パルスの
期間が短かければ、カウント数はデータラツチパ
ルスＱの発生時点に上限NMを超さないので正し
く“０”判定がなされる。この例ではカウンタ３
の初期設定値N〓を28とし、上限NM、下限NLはそ
れぞれNM−N〓，N〓−NLが12になるようにとつ
てある。NM−N〓，N〓−NLは従来のアナログ方
式の判定回路の時定数と同じ役割をなし、初期設
定値N〓はアナログ方式の比較器のしきい値に相
当する。但し、しきい値の上下に幅を設けこの範
囲を不感帯としている。なお判定期間内でカウン
タ３の最大カウント数を28±28以上のカウントと
してある。
があつても、この判定期間内の正の誤差パルスの
期間が短かければ、カウント数はデータラツチパ
ルスＱの発生時点に上限NMを超さないので正し
く“０”判定がなされる。この例ではカウンタ３
の初期設定値N〓を28とし、上限NM、下限NLはそ
れぞれNM−N〓，N〓−NLが12になるようにとつ
てある。NM−N〓，N〓−NLは従来のアナログ方
式の判定回路の時定数と同じ役割をなし、初期設
定値N〓はアナログ方式の比較器のしきい値に相
当する。但し、しきい値の上下に幅を設けこの範
囲を不感帯としている。なお判定期間内でカウン
タ３の最大カウント数を28±28以上のカウントと
してある。
以上説明したように、本考案による符号判定回
路は外付けCRを必要とせず集積回路化に適した
回路構成となつている。さらに誤差パルス期間を
クロツクパルスの計数によつて求めているから、
誤差パルスの誤り特性に応じてアツプダウンカウ
ンタの初期設定値とマグニチユードコンパレータ
の比較数値を適切にきめることができる。またマ
グニチユードコンパレータの比較数値内である場
合は符号判定をしないで、次の判定期間まで前判
定期間の結果を保持しておくようにしてあるの
で、しきい値幅の適切な選定とあいまつて信頼度
の高い符号判定を行なうことができる。
路は外付けCRを必要とせず集積回路化に適した
回路構成となつている。さらに誤差パルス期間を
クロツクパルスの計数によつて求めているから、
誤差パルスの誤り特性に応じてアツプダウンカウ
ンタの初期設定値とマグニチユードコンパレータ
の比較数値を適切にきめることができる。またマ
グニチユードコンパレータの比較数値内である場
合は符号判定をしないで、次の判定期間まで前判
定期間の結果を保持しておくようにしてあるの
で、しきい値幅の適切な選定とあいまつて信頼度
の高い符号判定を行なうことができる。
第１図はデジタル伝送系の信号波形例を示す
図、第２図は従来の信号判定回路による信号判定
を説明する図、第３図は本考案の一実施例の回路
ブロツク図、第４図は第３図の回路の動作を説明
するタイムチヤートである。 １……分周器、２……クロツク選択回路、３…
…（アツプダウン）カウンタ、４−１，４−２…
…（マグニチユード）コンパレータ、５……OR
回路、６……AND回路、７……ラツチ回路、８
……判定出力回路、９，１０，１１……遅延回
路、１２……Ｄ形フリツプフロツプ。
図、第２図は従来の信号判定回路による信号判定
を説明する図、第３図は本考案の一実施例の回路
ブロツク図、第４図は第３図の回路の動作を説明
するタイムチヤートである。 １……分周器、２……クロツク選択回路、３…
…（アツプダウン）カウンタ、４−１，４−２…
…（マグニチユード）コンパレータ、５……OR
回路、６……AND回路、７……ラツチ回路、８
……判定出力回路、９，１０，１１……遅延回
路、１２……Ｄ形フリツプフロツプ。
Claims (1)
- 【実用新案登録請求の範囲】 １フレーム内の特定位置に配置され、フレーム
ごとに連続して繰返し送られてくる符号化された
信号を、複数のフレームからなる判定期間で前記
信号の“１”又は“０”であるフレーム数から多
数決判定して、前記信号の符号を定める判定回路
であつて、 前記信号に同期したフレーム間隔のクロツクパ
ルスを入力し、前記信号が“１”であるフレーム
と“０”であるフレームとでそれぞれ前記クロツ
クパルスを分別してその差をカウントすることに
より、クロツクパルスの分周パルスで定まる前記
判定期間の始点に設定した初期カウント数に加算
して出力する手段と、この出力カウント数を前記
設定した初期カウント数の上下に定めた２つの限
界カウント値の各々に対してそれぞれ検証し、限
界のカウント値を超えたときに出力“１”、超え
ないときに出力“０”となる２つの比較回路と、
クロツクパルスの分周パルスで定まる前記判定期
間の終点において、前記比較回路の少なくともど
ちらか一方の出力が“１”のときに、分周パルス
をラツチ回路のラツチクロツクとして入力し、前
記比較回路の一方の出力をラツチし、判定された
符号を出力するラツチ手段 とを備え、前記上下の限界カウント数を越えない
場合は、前回の判定期間にラツチされた符号を判
定符号として出力させる前置ホールド特性を有す
ることを特徴とする符号判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983068626U JPS59174759U (ja) | 1983-05-10 | 1983-05-10 | 符号判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1983068626U JPS59174759U (ja) | 1983-05-10 | 1983-05-10 | 符号判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59174759U JPS59174759U (ja) | 1984-11-21 |
| JPH024535Y2 true JPH024535Y2 (ja) | 1990-02-02 |
Family
ID=30198798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1983068626U Granted JPS59174759U (ja) | 1983-05-10 | 1983-05-10 | 符号判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59174759U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423305A (en) * | 1977-07-22 | 1979-02-21 | Mitsubishi Electric Corp | High-precision discriminating method for code |
| JPS5610646A (en) * | 1979-07-03 | 1981-02-03 | Takasago Thermal Eng Co Lts | Combined hot water supply device and room heater utilizing solar heat |
-
1983
- 1983-05-10 JP JP1983068626U patent/JPS59174759U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423305A (en) * | 1977-07-22 | 1979-02-21 | Mitsubishi Electric Corp | High-precision discriminating method for code |
| JPS5610646A (en) * | 1979-07-03 | 1981-02-03 | Takasago Thermal Eng Co Lts | Combined hot water supply device and room heater utilizing solar heat |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59174759U (ja) | 1984-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080037693A1 (en) | Vehicular communications system having improved serial communication | |
| US3982195A (en) | Method and apparatus for decoding diphase signals | |
| JPS59112747A (ja) | ２進デ−タ受信機 | |
| US7405650B2 (en) | Device with improved serial communication | |
| JPH0459819B2 (ja) | ||
| US5025461A (en) | Method of and circuit arrangement for recovering a bit clock from a received digital communication signal | |
| GB1469465A (en) | Detection of errors in digital information transmission systems | |
| US4596023A (en) | Balanced biphase transmitter using reduced amplitude of longer pulses | |
| US4350999A (en) | Video formatted digital data transmission method and apparatus | |
| JPH024535Y2 (ja) | ||
| US4675545A (en) | Wave shaping apparatus for eliminating pulse width distortion | |
| US4507792A (en) | PCM Encoder conformable to the A-law | |
| US4887261A (en) | Method and arrangement for transmitting a digital signal with a low bit rate in a time section, provided for higher bit rates, of a time division multiplexed signal | |
| US5349585A (en) | Method for transmitting two digital signals which are independent of one another | |
| US4514840A (en) | Data transmission systems for full duplex communication | |
| CA1208788A (en) | Frequency-encoding circuit for reducing distortion | |
| US4255813A (en) | Dicode transmission system | |
| US4704721A (en) | Real time network system | |
| EP0146777B1 (en) | Pal-secam identification arrangement | |
| WO1999018761A2 (de) | Vorrichtung zur drahtlosen übertragung digitaler daten, insbesondere audiodaten | |
| JP2806938B2 (ja) | 符号再生方式 | |
| CA1245306A (en) | Real time network receiver system fast settling amplifier | |
| US4862404A (en) | Digital circuit for suppressing fast signal variations | |
| JP2535393B2 (ja) | 同期信号検出回路 | |
| JPH03239081A (ja) | 文字放送信号のスライス信号制御回路 |