JPS59219A - デイジタル・トリガ回路 - Google Patents
デイジタル・トリガ回路Info
- Publication number
- JPS59219A JPS59219A JP58108505A JP10850583A JPS59219A JP S59219 A JPS59219 A JP S59219A JP 58108505 A JP58108505 A JP 58108505A JP 10850583 A JP10850583 A JP 10850583A JP S59219 A JPS59219 A JP S59219A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- trigger
- digital
- level
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル・トリガ回路に関し、特にノイズに
よる誤動作を起こさないディジタル・トリガ回路に関す
る。
よる誤動作を起こさないディジタル・トリガ回路に関す
る。
アナログ−ディジタル・コンバータ（以下、ＡＤＣと称
する）を使用しており、かつトリガ信号を必要とする装
置においては、アナログ信号又はディジタル信号のどち
らでもトリガ信号発生のために使用できる。たとえば従
来のオシロスコープや周波数カウンタでは、第１図に例
示される様へ典型的にはアナログ信号２をトリガーレベ
ル・アナログ信号４とともにアナログ比較器６に与える
ことによりトリガ信号８を得るアナログ・トリガ回路が
用いられている。ここでトリガ信号８を発生するアナロ
グ比較器６には幾分ヒステリシス特性を持たせて、ノイ
ズを除去している。この様なアナログ比較器６は従来よ
り周知である。
する）を使用しており、かつトリガ信号を必要とする装
置においては、アナログ信号又はディジタル信号のどち
らでもトリガ信号発生のために使用できる。たとえば従
来のオシロスコープや周波数カウンタでは、第１図に例
示される様へ典型的にはアナログ信号２をトリガーレベ
ル・アナログ信号４とともにアナログ比較器６に与える
ことによりトリガ信号８を得るアナログ・トリガ回路が
用いられている。ここでトリガ信号８を発生するアナロ
グ比較器６には幾分ヒステリシス特性を持たせて、ノイ
ズを除去している。この様なアナログ比較器６は従来よ
り周知である。
第２図に示される従来技術のディジタル、・トリガ回路
には従来より問題があった。このディジタル・トリガ回
路はアナログ信号１３をＡＤＣ１５によりＮビットのデ
ィジタル信号１１に変換し、デクロック２１によってク
リップ・フロップ１９にセットされてトリガ信号２６が
発生される。このディジタル・トリガ回路においては、
アナログ信号１３に乗ったノイズによってディジタル信
号１１の値がふらついてしまう。この様にふらついてい
るＮビット・ディジタル信号１１をトリガ信号２６の発
生に用いると、偽のトリガ信号が発生するという問題点
がある。従来のディジタル・トリガ回路におけるこの問
題点を第３図の波形図を用いて説明する。第３図におい
て、ディジタル信号レベル３２はａ点のレベル５１５か
ら下降しており、またトリガ・レベル５１２が設定され
ているとする。
には従来より問題があった。このディジタル・トリガ回
路はアナログ信号１３をＡＤＣ１５によりＮビットのデ
ィジタル信号１１に変換し、デクロック２１によってク
リップ・フロップ１９にセットされてトリガ信号２６が
発生される。このディジタル・トリガ回路においては、
アナログ信号１３に乗ったノイズによってディジタル信
号１１の値がふらついてしまう。この様にふらついてい
るＮビット・ディジタル信号１１をトリガ信号２６の発
生に用いると、偽のトリガ信号が発生するという問題点
がある。従来のディジタル・トリガ回路におけるこの問
題点を第３図の波形図を用いて説明する。第３図におい
て、ディジタル信号レベル３２はａ点のレベル５１５か
ら下降しており、またトリガ・レベル５１２が設定され
ているとする。
次のクロックにおいてディジタル信号レベル３２がレベ
ル５１１まで下降し、ノイズにより再びトリガ・レベル
５１２より大きいレベルのｂ点まで上昇すると、この時
点で偽のトリガ信号が発生する。
ル５１１まで下降し、ノイズにより再びトリガ・レベル
５１２より大きいレベルのｂ点まで上昇すると、この時
点で偽のトリガ信号が発生する。
この偽のトリガ信号はＣ点における正しいトリが信号よ
りもずっと先行して発生する。ディジタル信号からトリ
ガ信号を得る回路は、トリガ・レベルを正確に設定でき
、また直流レベルのドリフトがない等の長所を潜在的に
有しているのだが、上述の欠点のため、いろいろな応用
には向かない。
りもずっと先行して発生する。ディジタル信号からトリ
ガ信号を得る回路は、トリガ・レベルを正確に設定でき
、また直流レベルのドリフトがない等の長所を潜在的に
有しているのだが、上述の欠点のため、いろいろな応用
には向かない。
本発明は従来のディジタルΦトリガ回路における上述の
欠点を解消し、偽のトリガ信号を発生しないディジタル
・トリガ回路を与えることを目的とする。この目的を達
成するため、本発明においてはある幅を持つ信号直のバ
ンド、即ちトリガ・バンド、を設定し、トリガ信号の発
生に先立ってディジタル信号がこのトリが・バンド全体
を横切らなければならない様にする。第４図は本発明を
説明するための波形図であり、第３図に示されたトリガ
・レベル５１２に加えて、トリガ・バンドを辱えるため
のヒステリシス書レベル５１４を設定している。第４図
において、トリガ信号が発生するのは、ディジタル信号
レベル３２がヒステリシス・レベル５１４とトリガ・レ
ベル５１２との間のトリガ・バンドの全体を両方向に横
切った場合だけである。すなわち第４図について言えば
、ディジタル信号レベル３２がトリガ・レベル５１２よ
り大きなレベルを有するａ点から下降方向にトリガ・バ
ンドを横切ってヒステリシス・レベルより小さなレベル
を有するｅ点に達し、更に上昇方向にトリが・バンドを
横切り終ってＣ点に達した時にトリガ信号が発生する。
欠点を解消し、偽のトリガ信号を発生しないディジタル
・トリガ回路を与えることを目的とする。この目的を達
成するため、本発明においてはある幅を持つ信号直のバ
ンド、即ちトリガ・バンド、を設定し、トリガ信号の発
生に先立ってディジタル信号がこのトリが・バンド全体
を横切らなければならない様にする。第４図は本発明を
説明するための波形図であり、第３図に示されたトリガ
・レベル５１２に加えて、トリガ・バンドを辱えるため
のヒステリシス書レベル５１４を設定している。第４図
において、トリガ信号が発生するのは、ディジタル信号
レベル３２がヒステリシス・レベル５１４とトリガ・レ
ベル５１２との間のトリガ・バンドの全体を両方向に横
切った場合だけである。すなわち第４図について言えば
、ディジタル信号レベル３２がトリガ・レベル５１２よ
り大きなレベルを有するａ点から下降方向にトリガ・バ
ンドを横切ってヒステリシス・レベルより小さなレベル
を有するｅ点に達し、更に上昇方向にトリが・バンドを
横切り終ってＣ点に達した時にトリガ信号が発生する。
従ってディジタル信号レベル３２がトリガ・バンドを完
全に横切らない限り、ｂ点やｄ点に示されている様なス
パイク状ノイズによって偽のトリガ信号が発生すること
はない。
全に横切らない限り、ｂ点やｄ点に示されている様なス
パイク状ノイズによって偽のトリガ信号が発生すること
はない。
また、ディジタル信号レベル３２がトリガーバンドを一
方向に横切った場合にトリガ信号を発生させても良い。
方向に横切った場合にトリガ信号を発生させても良い。
以下、図面に基いて本発明の詳細な説明する。
第５図は本発明の一実施例であるディジタル・トリが回
路のブロック図である。第５図において、ＮビットＡ−
ＤＣ（図示せず）の出方のａ な、Ｎビットのディジタ
ル信号１１がトリガ信号２６の発生に使用される。この
ディジタル信号１１は入カポ−ｚｏに与えられて２つの
ディジタル比較器１２．１４に導びかれる。ディジタル
比較器１２゜１４には夫々高レベル設定信号２８．低レ
ベル設定信号２９が与えられており、夫々高位点、低位
点（或は高レベル、低レベル）の設定に用いられる。デ
ィジタル信号１１がこれらの設定された点を横切った時
、各々のディジタル比較器１２．１４が出力信号な発生
する。これらの出力信号はＡＮＤゲート１６．Ｎ’ＯＲ
ゲート１８．Ｊ−にフリップ・フロップ２ｏとより成る
論理回路へ与えられ、ディジタル比較器１２．１４の出
力信号の所定の組合わせに応答して、サンプリング・ク
ロック２１のタイミングでトリガ信号２６が発生される
。本回路においては、高位点及び低位点は第４図におい
て説明したトリガ・レベル５１２ 及びヒステリシス・
レベル５１４に夫々対応する。すなわち第４図のディジ
タル信号レベル３２がａ点からトリガ・バンドな完全に
横切って下降しｅ点に達したときＪ−にフリップ・フロ
ップのＪ、に入力は夫々″０″。
路のブロック図である。第５図において、ＮビットＡ−
ＤＣ（図示せず）の出方のａ な、Ｎビットのディジタ
ル信号１１がトリガ信号２６の発生に使用される。この
ディジタル信号１１は入カポ−ｚｏに与えられて２つの
ディジタル比較器１２．１４に導びかれる。ディジタル
比較器１２゜１４には夫々高レベル設定信号２８．低レ
ベル設定信号２９が与えられており、夫々高位点、低位
点（或は高レベル、低レベル）の設定に用いられる。デ
ィジタル信号１１がこれらの設定された点を横切った時
、各々のディジタル比較器１２．１４が出力信号な発生
する。これらの出力信号はＡＮＤゲート１６．Ｎ’ＯＲ
ゲート１８．Ｊ−にフリップ・フロップ２ｏとより成る
論理回路へ与えられ、ディジタル比較器１２．１４の出
力信号の所定の組合わせに応答して、サンプリング・ク
ロック２１のタイミングでトリガ信号２６が発生される
。本回路においては、高位点及び低位点は第４図におい
て説明したトリガ・レベル５１２ 及びヒステリシス・
レベル５１４に夫々対応する。すなわち第４図のディジ
タル信号レベル３２がａ点からトリガ・バンドな完全に
横切って下降しｅ点に達したときＪ−にフリップ・フロ
ップのＪ、に入力は夫々″０″。
１″ になるから、この時点でのサンプリング・クロッ
ク２１のタイミングでＱ出力は１ｏ”となる。
ク２１のタイミングでＱ出力は１ｏ”となる。
そしてディジタル信号レベル３２がまた上昇してＣ点に
達したとき、Ｊ、に入力は夫々”１“、′０″となるか
らＱ出力はサンプリング・クロック２１のタイミングで
′１″となる。このＱ出力、すなわちトリガ信号２６の
立上がりがトリガタイミングとして用いられる。
達したとき、Ｊ、に入力は夫々”１“、′０″となるか
らＱ出力はサンプリング・クロック２１のタイミングで
′１″となる。このＱ出力、すなわちトリガ信号２６の
立上がりがトリガタイミングとして用いられる。
なお第５図のＯＲゲート２２及びＤフリップ・フロップ
２４から成る回路によって、別のトリガ信号２７が発生
される。この回路においては、０几ゲート２２の出力、
すなわちＤ７リツプ・フロップ２４のＤ入力は、ディジ
タル信号ｌｌが高位点より大きいか或は低位点より小さ
い場合に“ｌ”となり、島位点と低位点の間であれば”
０”となる。
２４から成る回路によって、別のトリガ信号２７が発生
される。この回路においては、０几ゲート２２の出力、
すなわちＤ７リツプ・フロップ２４のＤ入力は、ディジ
タル信号ｌｌが高位点より大きいか或は低位点より小さ
い場合に“ｌ”となり、島位点と低位点の間であれば”
０”となる。
従ってディジタル信号１１が高位点と低位点の間のトリ
ガ・バンド外に出た直後のサンプリング・クロック２１
のタイミングでトリガ信号２７が”１″になる。
ガ・バンド外に出た直後のサンプリング・クロック２１
のタイミングでトリガ信号２７が”１″になる。
以上で説明した様に、ディジタル信号入力を２つの基準
レベル（第４図で言えば、トリガ・レベル５１２及びヒ
ステリシス・レベル５１４ ）と比較スることにより、
ヒステリシス特性？持つディジタル・トリガ回路が得ら
れる。なお本発明は第５図に示されたものに限定される
ものでないことは明らかである。
レベル（第４図で言えば、トリガ・レベル５１２及びヒ
ステリシス・レベル５１４ ）と比較スることにより、
ヒステリシス特性？持つディジタル・トリガ回路が得ら
れる。なお本発明は第５図に示されたものに限定される
ものでないことは明らかである。
第１図は従来技術によるアナログ・トリガ回路を示すブ
ロック図、第２図は従来技術によるデ・ｆジタル・トリ
ガ回路を示すブロック図、第３図は従来技術によるディ
ジタル・トリガ回路における開明点な説明するだめの波
形図、第４図は本発明を説明するための波形図、第５図
は本発明の一実施例であるディジタル・トリガ回路のブ
ロック図である。 ｌｌ：ディジタル信号 １２．１４ ：デイジタル比較器 ２０：Ｊ−にクリップ・７０ツブ ２１：サンプリング・クロック ２８：高レベル設定信号 ２９：低レベル設定信号 出願人横筒・ヒユーレット・パッカード株式会社代理人
弁理士 長 谷 川 次 男ＦＩＧ ２ ＦＩＧ ３ ＦＩＧ ４ ＦＩＧ ５
ロック図、第２図は従来技術によるデ・ｆジタル・トリ
ガ回路を示すブロック図、第３図は従来技術によるディ
ジタル・トリガ回路における開明点な説明するだめの波
形図、第４図は本発明を説明するための波形図、第５図
は本発明の一実施例であるディジタル・トリガ回路のブ
ロック図である。 ｌｌ：ディジタル信号 １２．１４ ：デイジタル比較器 ２０：Ｊ−にクリップ・７０ツブ ２１：サンプリング・クロック ２８：高レベル設定信号 ２９：低レベル設定信号 出願人横筒・ヒユーレット・パッカード株式会社代理人
弁理士 長 谷 川 次 男ＦＩＧ ２ ＦＩＧ ３ ＦＩＧ ４ ＦＩＧ ５
Claims (1)
- 【特許請求の範囲】 アナログ咳を表わすディジタル信号を入力して第１のレ
ベルと比較し第１信号を出力する手段と前記ディジタル
信号を入力して第２のレベルと比較し第２信号を発生す
る手段と、 前記第１信号及び第２信号に応答してトリガ信号を発生
する手段 とな有するディジタル・トリガ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US39015982A | 1982-06-21 | 1982-06-21 | |
| US390159 | 1982-06-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59219A true JPS59219A (ja) | 1984-01-05 |
Family
ID=23541329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58108505A Pending JPS59219A (ja) | 1982-06-21 | 1983-06-15 | デイジタル・トリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59219A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091344A (en) * | 1988-01-30 | 1992-02-25 | Ibiden Corporation | Fiber reinforced ceramics of calcium phosphate series compounds and method of producing the same |
| US5273941A (en) * | 1988-01-30 | 1993-12-28 | Ibiden Co., Ltd. | Fiber reinforced silicon carbide ceramics and method of producing the same |
| JPH06154246A (ja) * | 1992-11-26 | 1994-06-03 | Katsunari Nishihara | 人工歯根 |
-
1983
- 1983-06-15 JP JP58108505A patent/JPS59219A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091344A (en) * | 1988-01-30 | 1992-02-25 | Ibiden Corporation | Fiber reinforced ceramics of calcium phosphate series compounds and method of producing the same |
| US5273941A (en) * | 1988-01-30 | 1993-12-28 | Ibiden Co., Ltd. | Fiber reinforced silicon carbide ceramics and method of producing the same |
| JPH06154246A (ja) * | 1992-11-26 | 1994-06-03 | Katsunari Nishihara | 人工歯根 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006851A (en) | Analog-to-digital converting system | |
| US4733220A (en) | Thermometer-to-adjacent bindary encoder | |
| EP0217009A2 (en) | Thermometer-to-adjacent binary encoder | |
| JPS59219A (ja) | デイジタル・トリガ回路 | |
| US4117476A (en) | Digital-to-analog converter | |
| US6950375B2 (en) | Multi-phase clock time stamping | |
| JPS58165441A (ja) | Ｐｃｍ信号符号器 | |
| EP0110601A1 (en) | Trigger circuit | |
| US6617993B1 (en) | Analog to digital converter using asynchronously swept thermometer codes | |
| JPH0681050B2 (ja) | 並列形ａｄ変換器 | |
| KR930004310Y1 (ko) | 기수 주파수 분주회로 | |
| JPH0854418A (ja) | トリガ回路 | |
| JP2512205B2 (ja) | Ａ／ｄ変換装置 | |
| JPS58137328A (ja) | 入力回路 | |
| RU2121753C1 (ru) | Аналого-цифровой преобразователь | |
| SU1345167A1 (ru) | Устройство дл сравнени напр жений | |
| JPH04317213A (ja) | 波形整形器 | |
| JPH05276042A (ja) | アナログ・ディジタル変換装置 | |
| JPS58121479A (ja) | 信号再生回路 | |
| JPH0577032B2 (ja) | ||
| JPH02291722A (ja) | アナログ―ディジタル変換器 | |
| JPH0371018A (ja) | 信号処理装置 | |
| JPS63299577A (ja) | クランプ装置 | |
| JPH0256853B2 (ja) | ||
| JPH02272823A (ja) | アナログ・デジタル変換器の試験装置 |