JPH04246200A - 基板の電解メッキ方法 - Google Patents

基板の電解メッキ方法

Info

Publication number
JPH04246200A
JPH04246200A JP868391A JP868391A JPH04246200A JP H04246200 A JPH04246200 A JP H04246200A JP 868391 A JP868391 A JP 868391A JP 868391 A JP868391 A JP 868391A JP H04246200 A JPH04246200 A JP H04246200A
Authority
JP
Japan
Prior art keywords
substrate
auxiliary electrode
conductive tape
plating
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP868391A
Other languages
English (en)
Inventor
Hideo Mogi
茂木 英男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP868391A priority Critical patent/JPH04246200A/ja
Publication of JPH04246200A publication Critical patent/JPH04246200A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミック基板にパネル
メッキを電解メッキ法によって形成する方法に関する。
【0002】セラミック基板の表面の配線パターンは、
研磨したセラミック基板の表面にスパッタリングにより
金属膜を形成し、この後、レジストパターンを形成し、
次いで電解メッキ法によってCu,Ni,Auのパネル
メッキを形成し、レジストパターンを剥離し、パネルエ
ッチングを行って形成している。
【0003】配線パターンが厚くなりすぎると、熱が吸
収されてはんだののりが悪くなり、逆に薄くなりすぎる
と、電気抵抗値が大となったり、断線し易くなる。
【0004】従って、セラミック基板の品質の向上を図
るためには、配線パターンは、セラミック基板の全面に
亘って均一な電気的特性を有していることか必要である
【0005】このためには、パネルメッキがセラミック
基板の全面に亘って厚さを均一とされて形成されること
が必要とされる。
【0006】
【従来の技術】図12は、基板の電解メッキ方法の基本
構成を示す。
【0007】1はスパッタリング済のセラミック基板,
2はアノード,3は電源である。メッキ槽内において、
電流は符号4で示すように流れ、セラミック基板1のス
パッタリング膜上にパネルメッキ膜5が形成される。
【0008】メッキ膜5の厚さは、電流密度に比例する
。電流4は、基板1の中央より周辺部分に集中し易く、
基板1の周辺部分の電流密度が中央部分より高くなる。 このため、メッキ膜5は、基板1の周囲部分の厚さt1
 が中央部分の厚さt2 より厚くなってしまう。
【0009】図12の構成は、図5中■に対応し、図6
に示すように、中央部分の厚さt2 に1.74μmで
あるのに対し、周辺部分の厚さt1は3.58μmとな
り、周辺部分が中央部分に対して厚い割合は100%と
もなってしまう。
【0010】そこで、上記の問題を解決するため、従来
は、特公昭58−58835号に示すように、基板を、
周辺に、連結用リブを介して、ダミースペースとしての
外形枠を設けた構成とし、電解メッキを行った後に、連
結用リブを折って外形枠を除去する方法を取っていた。
【0011】この方法によれば、メッキ膜が厚くなった
部分は除去され、基板におけるメッキ膜の厚さは均一化
される。
【0012】
【発明が解決しようとする課題】しかし、上記の方法に
よれば、各基板について外形枠の部分が無駄となってし
まい、その分、製造コストが高くなってしまう。
【0013】本発明は、製造コストを上昇させることな
くメッキ厚さの均一化を可能とした基板の電解メッキ方
法を提供することを目的とする。
【0014】
【課題を解決するための手段】請求項1の発明は、内側
縁が電解メッキされる基板と実質上同じ大きさを有する
枠形状の補助電極を、上記基板のうちアノードに対向す
る面の近傍に、且つ上記アノード側からみて上記基板を
囲むように配設すると共に、該補助電極に、負電圧を印
加する構成としたものである。
【0015】請求項2の発明は、電解メッキされる基板
を保持する保持枠のうち、アノードに対向する面に、導
電性のテープを、上記基板を囲撓して且つ剥離可能に貼
着すると共に、該導電性テープに負電圧を印加する構成
としたものである。
【0016】請求項3の発明は、内側縁が電解メッキさ
れる基板と実質上同じ大きさを有する枠形状の補助電極
を、上記基板のうちアノードに対向する面の近傍に、且
つ上記アノード側からみて上記基板を囲むように配設す
ると共に、該補助電極に、負電圧を印加する構成とし、
且つ上記基板を保持する保持枠のうち、アノードに対向
する面に、導電性のテープを、上記基板を囲撓して且つ
剥離可能に貼着すると共に、該導電性テープに負電圧を
印加する構成としたものである。
【0017】
【作用】請求項1の発明において、補助電極はメッキ液
中を基板の周辺部に向かって流れる電流を吸収する。
【0018】請求項2の発明において、導電性テープは
前記従来例におけるダミーパターンとしての役割を果た
す。
【0019】導電性テープは、常に新しいものと交換可
能である。請求項3の発明において、補助電極は、基板
の周辺部に流れる電流を吸収する。導電性テープは交換
可能なダミーパターンとして機能する。
【0020】
【実施例】図1は本発明の第1実施例を示す。
【0021】図中、10はセラミック基板,11は保持
枠,12はアノード,13は補助電極,14は電圧V1
 の主電源,15は電圧V2 の補助電源である。
【0022】セラミック基板10は、ダミーパターンの
外枠部分は有さず、完成品であるセラミックプリント配
線板と同じ大きさである。
【0023】保持枠11は、図2に示すように、一対の
枠16,17とよりなる。枠16と17とは、基板10
を挟んだ状態でねじ18により固定され、基板10は、
周囲を挟み込まれて保持枠11に固定される。
【0024】枠16,17はフック部16a等を除いて
樹脂により被覆されて絶縁されている。
【0025】補助電極13は、矩形枠形状を有し、且つ
内側縁13aが基板10と実質上同じ大きさを有する。
【0026】この補助電極13は、基板10のうちアノ
ード12に対向する面10aの近傍に、且つ、図3に示
すように、アノード12側からみて基板10を囲撓する
ように配設してある。
【0027】図1中、基板10と補助電極13との間の
距離L1 と、補助電極13とアノード12との間の距
離L2 との比、L1 :L2 は、例えば1:3であ
る。
【0028】また補助電極13に接続される補助電源1
5の電圧V2 は、補助電極13の電流密度A1 (A
/cm2 )が基板10の電流密度A2 (A/cm2
 )の約3倍となるように定めてある。
【0029】電解メッキ時、図4に示すように、メッキ
液中を電流19が流れ、基板10の面10aの上にメッ
キ膜20が形成される。
【0030】電流19のうち、補助電極13が無いなら
ば、基板10の周辺部に流れ込む電流19aは、図4に
示すように、補助電極15に吸収される。基板10には
、補助電極13の内側を通り抜けた電流19bだけが流
れ込む。このため、基板10の面10a内における電流
密度の分布をみてみると、中央部分は従来と略同じで、
周辺部分が従来に比べて低く抑えられる。
【0031】これにより、メッキ膜20は図5及び図6
の■に併せて示すように、中央部分の厚さt2 が1.
88μmとなって従来より若干増え、周辺部分の厚さt
1 が2.85となって、従来より大幅に減っている。
【0032】これにより、周辺部分が中央部分に比べて
厚い割合は51%程度に抑えられる。
【0033】図7は本発明の第2実施例を示す。図1中
、補助電極13を除去し、保持枠11のうちアノード1
2に対向する面11aに導電性テープ30を基板10を
囲むように貼着し、この導電性テープ30に主電源14
の負電圧V1を基板10と同様に印加した構成である。
【0034】導電性テープ30は、図8に示すように、
枠16に剥離可能に貼着される。メッキ液中を電流31
が図9に示すように流れ、基板10及び導電性テープ3
0上に、メッキ膜32が形成される。
【0035】電流31は、基板10の外側に位置する導
電性テープ30が基板の周辺部であるかのように流れ、
導電性テープ30上のメッキ膜32が最も厚くなる。電
解メッキの上では、基板10の周辺部分は、みかけ上基
板の周辺部分より中央寄りの部分となる。
【0036】このため、基板10上のメッキ膜32は、
図5及び図6の■に併せて示すように、中央部分厚さt
2 が1.82μmであり、従来と殆ど変わらず、周辺
部分の厚さt1 は3.04μmであり、従来より相当
減っている。
【0037】周辺部分が中央部分に比べて厚い割合は、
67%程度に抑えられている。メッキが付いた導電性テ
ープをそのまま使用するとメッキが付着する面積が徐々
に変化してしまい、メッキ条件が変化することになるた
め、一回のメッキの終了毎に剥離して新しいものを貼り
換える。
【0038】図10は、本発明の第3実施例を示す。本
実施例では、前記の第1実施例と第2実施例とを組み合
わせたものであり、図10中、図1及び図7に示す構成
部分と対応する部分には同一符号を付す。
【0039】図11は、メッキ液中の電流の流れの状態
を示す。アノード12より出る電流40のうち、基板1
0の周辺部に向かう電流40aは、補助電極13に吸収
される。
【0040】補助電極13の内側を通過した電流40b
は、導電性テープ30が基板の周辺部であるかのように
、拡がって導電性テープ30に多く、基板10に少なく
流れ込む。
【0041】これにより、基板10上のメッキ膜41は
、図5及び図6の■に併せて示すように、中央部分の厚
さt2 が1.96μm、周辺部分の厚さt1 が2.
46μmとなった。周辺部分が中央部分に比べて厚い割
合は、25%程度にまで抑えられている。
【0042】
【発明の効果】以上説明した様に、請求項1の発明によ
れば、基板の一部を廃棄して無駄とすることなく、基板
のメッキ厚の均一化を図ることが出来る。
【0043】請求項2の発明によれば、基板の一部を廃
棄するという無駄を生ぜずに、且つ補助電極を使用する
場合に比べて簡易に、基板のメッキ厚の均一化を図るこ
とが出来る。
【0044】請求項3の発明によれば、基板の一部を廃
棄するという無駄を生ぜずに、基板のメッキ厚の均一化
を効果的に図ることが出来る。
【図面の簡単な説明】
【図1】本発明の基板の電解メッキ方法の第1実施例を
示す図である。
【図2】図1中の保持枠の構成を示す図である。
【図3】図1中、アノード側からみた補助電極と基板と
の位置関係を示す図である。
【図4】図1中のメッキ液中の電流の流れを示す図であ
る。
【図5】補助電極と導電性テープとの組合せを示す図で
ある。
【図6】図5の組合せに対応するメッキ厚さを示す図で
ある。
【図7】本発明の基板の電解メッキ方法の第2実施例を
示す図である。
【図8】図7中の保持枠の構成を示す図である。
【図9】図7中のメッキ液中の電流の流れを示す図であ
る。
【図10】本発明の基板の電解メッキ方法の第3実施例
を示す図である。
【図11】図10中のメッキ液中の電流の流れを示す図
である。
【図12】電解メッキ時のメッキ液中の電流の一般的な
流れを示す図である。
【符号の説明】
10  セラミック基板 11  保持枠 12  アノード 13  補助電極 14  主電源 15  補助電源 19,31,40  メッキ液中を流れる電流20,3
2,41  メッキ膜 30  導電性テープ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  内側縁(13a)が電解メッキされる
    基板(10)と実質上同じ大きさを有する枠形状の補助
    電極(13)を、上記基板(10)のうちアノード(1
    2)に対向する面(10a)の近傍に、且つ上記アノー
    ド側からみて上記基板を囲むように配設すると共に、該
    補助電極(13)に、負電圧(V2 )を印加する構成
    としたことを特徴とする基板の電解メッキ方法。
  2. 【請求項2】  電解メッキされる基板(10)を保持
    する保持枠(11)のうち、アノード(12)に対向す
    る面に、導電性のテープ(30)を、上記基板(10)
    を可撓して且つ剥離可能に貼着すると共に、該導電性テ
    ープ(30)に、負電圧(V1 )を印加する構成とし
    たことを特徴とする基板の電解メッキ方法。
  3. 【請求項3】  内側縁(13a)  が電解メッキさ
    れる基板(10)と実質上同じ大きさを有する枠形状の
    補助電極(13)を、上記基板(10)のうちアノード
    (12)に対向する面(10a)の近傍に、且つ上記ア
    ノード側(12)からみて上記基板(10)を囲むよう
    に配設すると共に、該補助電極(13)に、負電圧(V
    2 )を印加する構成とし、且つ上記基板(10)を保
    持する保持枠(11)のうち、アノード(12)に対向
    する面に、導電性のテープ(30)を、上記基板(10
    )を囲撓して且つ剥離可能に貼着すると共に、該導電性
    テープ(30)に負電圧(V1 )を印加する構成とし
    たことを特徴とする基板の電解メッキ方法。
JP868391A 1991-01-28 1991-01-28 基板の電解メッキ方法 Pending JPH04246200A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP868391A JPH04246200A (ja) 1991-01-28 1991-01-28 基板の電解メッキ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP868391A JPH04246200A (ja) 1991-01-28 1991-01-28 基板の電解メッキ方法

Publications (1)

Publication Number Publication Date
JPH04246200A true JPH04246200A (ja) 1992-09-02

Family

ID=11699723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP868391A Pending JPH04246200A (ja) 1991-01-28 1991-01-28 基板の電解メッキ方法

Country Status (1)

Country Link
JP (1) JPH04246200A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1164209A2 (en) * 2000-05-24 2001-12-19 Yamamoto-Ms Co, Ltd. Cathode cartridge of testing device for electroplating and testing device for electroplating
JP2007131931A (ja) * 2005-11-11 2007-05-31 Sumitomo Bakelite Co Ltd プリント配線板用めっき冶具
US7767065B2 (en) 2002-09-04 2010-08-03 Atotech Deutschland Gmbh Device and method for electrolytically treating an at least superficially electrically conducting work piece

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55152200A (en) * 1979-05-17 1980-11-27 Fujitsu Ltd Electroplating
JPS5858835A (ja) * 1981-10-05 1983-04-07 株式会社東芝 電力変換装置の制御方法
JPS60187700A (ja) * 1984-03-07 1985-09-25 Fujitsu Ltd メツキ電源方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55152200A (en) * 1979-05-17 1980-11-27 Fujitsu Ltd Electroplating
JPS5858835A (ja) * 1981-10-05 1983-04-07 株式会社東芝 電力変換装置の制御方法
JPS60187700A (ja) * 1984-03-07 1985-09-25 Fujitsu Ltd メツキ電源方式

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1164209A2 (en) * 2000-05-24 2001-12-19 Yamamoto-Ms Co, Ltd. Cathode cartridge of testing device for electroplating and testing device for electroplating
EP1164209A3 (en) * 2000-05-24 2003-02-12 Yamamoto-Ms Co, Ltd. Cathode cartridge of testing device for electroplating and testing device for electroplating
US7767065B2 (en) 2002-09-04 2010-08-03 Atotech Deutschland Gmbh Device and method for electrolytically treating an at least superficially electrically conducting work piece
JP2007131931A (ja) * 2005-11-11 2007-05-31 Sumitomo Bakelite Co Ltd プリント配線板用めっき冶具

Similar Documents

Publication Publication Date Title
JPH04246200A (ja) 基板の電解メッキ方法
JP6093222B2 (ja) 電気めっき方法およびそれに用いるマスク部材
JPH08148625A (ja) リードフレームの製造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
JP3416620B2 (ja) 電解銅箔製造装置及び電解銅箔製造方法
JP2617637B2 (ja) 部分めっき装置および半導体装置用リードフレーム
JPH0888305A (ja) リードフレームの製造方法
JPS58181898A (ja) メツキ用給電装置
JPH10270630A (ja) 半導体装置用基板及びその製造方法
JPH08274231A (ja) リードフレームおよびリードフレームの製造方法
JPS6092497A (ja) メツキ装置
JP3440348B2 (ja) 連続めっき方法および連続めっき装置
JP2882416B2 (ja) 電解めっきによる金属素子の形成方法
US11935821B2 (en) Quad flat no-lead package with wettable flanges
JPH03183136A (ja) 半導体装置の製造方法
JPS606555B2 (ja) 混成集積回路の抵抗体構造
WO2018221340A1 (ja) リードフレーム、リードフレームの製造方法、および半導体装置の製造方法
JPH05243699A (ja) モジュール用基板及びその製造方法
JPS622642A (ja) 支持体付きリ−ドフレ−ムの製造方法
JPS622639A (ja) 支持体付きリ−ドフレ−ムの製造方法
JPS59163889A (ja) 基板上導体への部分的めつき形成方法
JPH0443328A (ja) 液晶表示パネルの製造方法
JP2926497B2 (ja) 半導体装置の製造方法
JP2000212794A (ja) 電気メッキ基板及びその製造方法
JPH0766535A (ja) プリント基板のめっき方法及びその装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19971216