JPS622642A - 支持体付きリ−ドフレ−ムの製造方法 - Google Patents
支持体付きリ−ドフレ−ムの製造方法Info
- Publication number
- JPS622642A JPS622642A JP60141785A JP14178585A JPS622642A JP S622642 A JPS622642 A JP S622642A JP 60141785 A JP60141785 A JP 60141785A JP 14178585 A JP14178585 A JP 14178585A JP S622642 A JPS622642 A JP S622642A
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- resist pattern
- gold
- lead
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は支持体付きリードフレームの製造方法に関する
。 〔従来の技術〕 半導体チップのパッドは、外部と電気信号の授受の為、
通常はアルミニウム配線回路のベースの上ζニクロム層
を５００〜１．０００大の厚さに蒸着により形成し更に
その上に銅ｊ―を同じく５００〜ｉ、０００Ａの厚さに
蒸着により形成しその上書＝金層を電着などの方法で１
０〜２０）１ｍの厚さに形成することにより作製される
。そしてこのように作製されたパッドに対して金線によ
るボンディングが行なわれる。 以上のように、従来、半導体チップの微細なエリアＣ：
幾層もの重金属の層を蒸暑法や電電法により形成しなけ
ればならないため、半導体チップのパッドの作製には長
時間を要し、又、工程数が多いことにより歩留低下をま
ねき易いという問題点があった。 また、半導体用リードフレームのインナーリード先端部
を半導体チップのパッドに達するように長（形成し、ワ
イヤボンディングによらずに直接に半導体チップに接合
することも行なわれたが、その場合においても、例えば
、半田接合による場合、アルミニウム配線回路のベース
の上に、蒸暑によってチタン層と鉛層を夫々５００〜１
．０００ ｈの厚さに形成してパッドを盛り上げる必要
があった。 〔◆発明が解決しようとする問題点〕 そこで本発明が解決しようとする問題点は半導体チップ
のパッド部の盛り土げがなくても半導体チップとリード
フレーム間の接合が可能である支持体付きリードフレー
ムの製造方法を提供し、クエへ作製プロセスの工程数を
少なくし、歩留同上を図ることにある。 〔問題点を解決するための手段〕 本発明者は上記問題点を解決すべく研究の結果、金属箔
の片面（二半導体デバイス押入用孔を開口した支持フィ
ルムをラミネートし、次いで金属箔に支持フィルムをラ
ミネートしたものの両面にポジ型フォトレジストを聖夜
し、次いで支持フィルム側に塗布形成したポジ型フオト
レジス）Ｍ面に露光用原版をあてがい露光した後、現像
してインナーリード先端部のバンプ形成個所Ｃ二相当す
る部分が開口した第ルジストパターンを形成し、第ルジ
ストパターンの開口部より露出する金属箔面に金、銀、
鉛、または金、銀、錫、鉛、クロムなどよりなる合金を
５〜１０μｍの厚さ迄電着し、前記電電後、金属箔側（
＝塗布形成したポジ型フォトレジスト膜面に鑓元用原版
をあてがい露光した後、現像してチップキャリアテープ
のインナーリードフレーＲ１或―は半導体用リードフレ
ームに相当する領域以外の領“域が開口した第２レジス
トパターンを形成し、第２レジストパターン側よりエツ
チングして不要な金属箔部分を腐蝕除去し、不要な金属
箔部分の除去後に第ルジストパターン側から全面露光し
、次いで現像したのち、露出する金属箔面な軽くエツチ
ングして前記金などを電着した部分をそれ以外のインナ
ーリード部分よりも１０〜６０μ嫉出させ、最後Ｃ二残
存するレジスト膜を剥離することにより、インナーリー
ド先端部にバンプ（突出部）を備えていて、半導体チッ
プのパッド部か盛り上がっていなくても接合が可能であ
る支持体付きリードフレームを少ない工程数で簡単に得
ることができることを見いだし、かかる知見にもとづい
て本発明を完成したものである。 本発明の支持体付きリードフレームの製造方法は金属箔
の片面に半導体デバイス挿入用孔を開口した支持フィル
ムをラミネートする工程と、金属箔に支持フィルムをラ
ミネートしたものの。 両面にポジ型フォトレジストを袈布する工程と、支持フ
ィルム側に塗布形成したポジ型フォトレジスト膜面に露
光用原版をあてがい露光した後、現像してインナーリー
ド先端部のバンプ形成個所；；相当する部分が開口した
第ルジストパターンを形成する工程と、第ルジストパタ
ーンの開口部より露出する金ＪｉＩ４陥面に金、銀、鉛
、または金、銀、錫、鉛、クロムなどよりなる合金を５
〜１０μｍの厚さ迄電着する工程と、削配電着後、金属
箔側（二車布形成したポジ型フォトレジスト膜面に露光
用原版をあてがい結党した後、現像してチップキャリア
テープのインナーリードフレーム、或いは半導体用リー
ドフレームに相当する領域以外の領域が開口した男２レ
ジストパターンを形成する工程と、第２レジストパター
ン側よりエツチングして不要な金属箔部分を腐蝕除去す
る工程と、不要な金属箔部分の除去後に第ルジストパタ
ーン側から全面露光し、次いで現像したのち、露出する
金属箔面を軽くエツチングして前記金などを電着した部
分をそれ以外゛のインナーリード部分よりも１０〜５０
μｍ朶出させる工程と残存するレジスト膜を剥離する工
程とからなる。 而して本発明において、金属箔として０．０１５〜０．
３０嘗諺の電気良導体で銅を主体とするもの、或は剃を
主体とする、銅と他の金属種（亜鉛、鉄、錫、鉛など）
の合金、或は鉄、ニッケル、錫、亜鉛、アルミニウム、
タンタルなどの金属、或は上記金属種間のクラッドタイ
プのものよりなる金属箔を適用し得る。 次に支持フィルムの材料として厚さ２０〜２．０００μ
ｍのポリイミド、ポリエステル、ガラス繊維充填ヱポキ
シ樹脂、トリアジン樹脂よりなるものを適用し得る。 次にポジ型フォトレジストとして０ＦＰＲ−８００（東
京応化製）、ＡＺ−１３５０（ヘキストジャバン製）な
どのキノン・ジアザイド系フォトレジストを適用し得る
。 次に本発明において、不要な金属箔部分の除去後（＝第
２レジストパターン側から全面露光し、次いで現像した
のち、露出する金属箔面な軽くエツチングして傘、銀な
どを電着した部分をそれ以外のインナーリード部分より
も１０〜３０μｍ突出させるのはバンプの突出高さが１
０μｍ以下であると半導体チップのパッド部との接合が
うまくいかないからであり、一方、３０μ簿以上突出さ
せるのは経済的でないからである。また、突起部分（バ
ンプ）があまり高いと半導体チップのパッド部とバンプ
付きインナーリード部の接合の際に横方向に曲りたり、
溶融過剰になり、はみ出して他の配線に悪影響を８よば
しかねないからである。 次に本発明において金、銀などの金属を電着し、次いで
第２レジストパターンを形成したのちに行なう、不要な
金属箔部分の腐食除去工程及び不要な金ｔｆ４箔部分の
除去後に第２レジストパターン側から全面露光し、次い
で現像したのち、露出する金属箔面を怪くエツチングす
る工程は金属箔は腐蝕するが金、銀などの金属の電電部
分は腐蝕しないか、或はわずかじか腐蝕しない腐蝕液、
めっき条件により行なうことが必要である。 〔作 用〕 本発明シーおいて金属箔側に塗布形成したポジ型フォト
レジスト膜は金、銀などの金属をめっきするときのめつ
きマスクとしての機能を果すと共に、露光、現像して第
２レジストパターンを形成したのちは、エツチング用マ
スクとしての機能を果すものである。 〔実施例〕 以下、本発明の実施例につき、図面を参照しながら詳細
に説明する。 先ず、第１図示の如く、厚さ０．０１５〜０．６０慣嘗
の電気良導体で銅を主体とするもの、銅を主体とする′
−と他の金属種（亜鉛、鉄、錫、鉛なと）との合金、或
は鉄、ニッケル、錫、亜鉛、アルミニウム、ダンタルな
どの金属、或は上記金属種間のクラッドタイプより金ｒ
ＩＡｆｆｉ （１１の片面に半導体・チップなどを挿入
する半導体デバイス挿入用孔（３）を開口した厚さ２０
〜２，０００μｍのポリイミド、ポリエステル、ガラス
繊維充填エボ看（二よりラミネートする。 次いで第２図示゛の如く、金属箔（１）に、支持フィル
ム（２）をラミネートしたものの表裏にポジ型フォトレ
ジスト、例えばキノンφジアザイド系フォトレジスト（
ＡＺ−１３５０、ヘキストジャパン製）を塗布し、乾燥
してポジ型フォトレジスト膜（４１（５）を形成する。 次いで支持フィルム（２）側に塗布形成したポジ型フォ
トレジスト膜（４）面に露光用原版をあてがい露光した
後、現像して第６図示の如くインナーリード部端部のバ
ンプ形成個所に相当する部分が開口した第２レジストパ
ターン（６）を形成する。尚、第６図において（７）は
＄ルジストパターンの開口部を示す。 次いで第４図示の如く、電着法により第２レジストパタ
ーン１６＋の開口部（７）より露出する金属ｗ３（１１
面上に金、銀、鉛、または金、銀、錫、クロムなどより
なる合金を１０〜３０μ罵の厚さ迄電着して金、銀など
の金属の電着部（８）を形成する。 電着は例えば銅箔上に金を電着する場合には、めっき液
として例えば金めつき液、テンベレジス）７’ｒ（日本
高純度化学製）を用い、８０゛Ｃ±１ ”Ｃ％電流密度
５Ａ±α５＊／ａｍ’ の条件下で行なう。 次いで金属箔（１）側ζ二墜布形成したポジ型フォトレ
ジスト膜（９）面に露光用原版をあてがい紫外線により
ＩＧ元した後、現像して第５図示の如くテップキャリア
ーテープのインナーリードフレーム、或参は半導体用リ
ードフレームシニ相当する領域以外、の領域が開口した
ｔＪＳ２レジストパターン（９）を形成する。 次いでエツチングして金ｆＲ箔（１）の不要部を第６図
示の如く腐蝕除去する。金属箔
。 〔従来の技術〕 半導体チップのパッドは、外部と電気信号の授受の為、
通常はアルミニウム配線回路のベースの上ζニクロム層
を５００〜１．０００大の厚さに蒸着により形成し更に
その上に銅ｊ―を同じく５００〜ｉ、０００Ａの厚さに
蒸着により形成しその上書＝金層を電着などの方法で１
０〜２０）１ｍの厚さに形成することにより作製される
。そしてこのように作製されたパッドに対して金線によ
るボンディングが行なわれる。 以上のように、従来、半導体チップの微細なエリアＣ：
幾層もの重金属の層を蒸暑法や電電法により形成しなけ
ればならないため、半導体チップのパッドの作製には長
時間を要し、又、工程数が多いことにより歩留低下をま
ねき易いという問題点があった。 また、半導体用リードフレームのインナーリード先端部
を半導体チップのパッドに達するように長（形成し、ワ
イヤボンディングによらずに直接に半導体チップに接合
することも行なわれたが、その場合においても、例えば
、半田接合による場合、アルミニウム配線回路のベース
の上に、蒸暑によってチタン層と鉛層を夫々５００〜１
．０００ ｈの厚さに形成してパッドを盛り上げる必要
があった。 〔◆発明が解決しようとする問題点〕 そこで本発明が解決しようとする問題点は半導体チップ
のパッド部の盛り土げがなくても半導体チップとリード
フレーム間の接合が可能である支持体付きリードフレー
ムの製造方法を提供し、クエへ作製プロセスの工程数を
少なくし、歩留同上を図ることにある。 〔問題点を解決するための手段〕 本発明者は上記問題点を解決すべく研究の結果、金属箔
の片面（二半導体デバイス押入用孔を開口した支持フィ
ルムをラミネートし、次いで金属箔に支持フィルムをラ
ミネートしたものの両面にポジ型フォトレジストを聖夜
し、次いで支持フィルム側に塗布形成したポジ型フオト
レジス）Ｍ面に露光用原版をあてがい露光した後、現像
してインナーリード先端部のバンプ形成個所Ｃ二相当す
る部分が開口した第ルジストパターンを形成し、第ルジ
ストパターンの開口部より露出する金属箔面に金、銀、
鉛、または金、銀、錫、鉛、クロムなどよりなる合金を
５〜１０μｍの厚さ迄電着し、前記電電後、金属箔側（
＝塗布形成したポジ型フォトレジスト膜面に鑓元用原版
をあてがい露光した後、現像してチップキャリアテープ
のインナーリードフレーＲ１或―は半導体用リードフレ
ームに相当する領域以外の領“域が開口した第２レジス
トパターンを形成し、第２レジストパターン側よりエツ
チングして不要な金属箔部分を腐蝕除去し、不要な金属
箔部分の除去後に第ルジストパターン側から全面露光し
、次いで現像したのち、露出する金属箔面な軽くエツチ
ングして前記金などを電着した部分をそれ以外のインナ
ーリード部分よりも１０〜６０μ嫉出させ、最後Ｃ二残
存するレジスト膜を剥離することにより、インナーリー
ド先端部にバンプ（突出部）を備えていて、半導体チッ
プのパッド部か盛り上がっていなくても接合が可能であ
る支持体付きリードフレームを少ない工程数で簡単に得
ることができることを見いだし、かかる知見にもとづい
て本発明を完成したものである。 本発明の支持体付きリードフレームの製造方法は金属箔
の片面に半導体デバイス挿入用孔を開口した支持フィル
ムをラミネートする工程と、金属箔に支持フィルムをラ
ミネートしたものの。 両面にポジ型フォトレジストを袈布する工程と、支持フ
ィルム側に塗布形成したポジ型フォトレジスト膜面に露
光用原版をあてがい露光した後、現像してインナーリー
ド先端部のバンプ形成個所；；相当する部分が開口した
第ルジストパターンを形成する工程と、第ルジストパタ
ーンの開口部より露出する金ＪｉＩ４陥面に金、銀、鉛
、または金、銀、錫、鉛、クロムなどよりなる合金を５
〜１０μｍの厚さ迄電着する工程と、削配電着後、金属
箔側（二車布形成したポジ型フォトレジスト膜面に露光
用原版をあてがい結党した後、現像してチップキャリア
テープのインナーリードフレーム、或いは半導体用リー
ドフレームに相当する領域以外の領域が開口した男２レ
ジストパターンを形成する工程と、第２レジストパター
ン側よりエツチングして不要な金属箔部分を腐蝕除去す
る工程と、不要な金属箔部分の除去後に第ルジストパタ
ーン側から全面露光し、次いで現像したのち、露出する
金属箔面を軽くエツチングして前記金などを電着した部
分をそれ以外゛のインナーリード部分よりも１０〜５０
μｍ朶出させる工程と残存するレジスト膜を剥離する工
程とからなる。 而して本発明において、金属箔として０．０１５〜０．
３０嘗諺の電気良導体で銅を主体とするもの、或は剃を
主体とする、銅と他の金属種（亜鉛、鉄、錫、鉛など）
の合金、或は鉄、ニッケル、錫、亜鉛、アルミニウム、
タンタルなどの金属、或は上記金属種間のクラッドタイ
プのものよりなる金属箔を適用し得る。 次に支持フィルムの材料として厚さ２０〜２．０００μ
ｍのポリイミド、ポリエステル、ガラス繊維充填ヱポキ
シ樹脂、トリアジン樹脂よりなるものを適用し得る。 次にポジ型フォトレジストとして０ＦＰＲ−８００（東
京応化製）、ＡＺ−１３５０（ヘキストジャバン製）な
どのキノン・ジアザイド系フォトレジストを適用し得る
。 次に本発明において、不要な金属箔部分の除去後（＝第
２レジストパターン側から全面露光し、次いで現像した
のち、露出する金属箔面な軽くエツチングして傘、銀な
どを電着した部分をそれ以外のインナーリード部分より
も１０〜３０μｍ突出させるのはバンプの突出高さが１
０μｍ以下であると半導体チップのパッド部との接合が
うまくいかないからであり、一方、３０μ簿以上突出さ
せるのは経済的でないからである。また、突起部分（バ
ンプ）があまり高いと半導体チップのパッド部とバンプ
付きインナーリード部の接合の際に横方向に曲りたり、
溶融過剰になり、はみ出して他の配線に悪影響を８よば
しかねないからである。 次に本発明において金、銀などの金属を電着し、次いで
第２レジストパターンを形成したのちに行なう、不要な
金属箔部分の腐食除去工程及び不要な金ｔｆ４箔部分の
除去後に第２レジストパターン側から全面露光し、次い
で現像したのち、露出する金属箔面を怪くエツチングす
る工程は金属箔は腐蝕するが金、銀などの金属の電電部
分は腐蝕しないか、或はわずかじか腐蝕しない腐蝕液、
めっき条件により行なうことが必要である。 〔作 用〕 本発明シーおいて金属箔側に塗布形成したポジ型フォト
レジスト膜は金、銀などの金属をめっきするときのめつ
きマスクとしての機能を果すと共に、露光、現像して第
２レジストパターンを形成したのちは、エツチング用マ
スクとしての機能を果すものである。 〔実施例〕 以下、本発明の実施例につき、図面を参照しながら詳細
に説明する。 先ず、第１図示の如く、厚さ０．０１５〜０．６０慣嘗
の電気良導体で銅を主体とするもの、銅を主体とする′
−と他の金属種（亜鉛、鉄、錫、鉛なと）との合金、或
は鉄、ニッケル、錫、亜鉛、アルミニウム、ダンタルな
どの金属、或は上記金属種間のクラッドタイプより金ｒ
ＩＡｆｆｉ （１１の片面に半導体・チップなどを挿入
する半導体デバイス挿入用孔（３）を開口した厚さ２０
〜２，０００μｍのポリイミド、ポリエステル、ガラス
繊維充填エボ看（二よりラミネートする。 次いで第２図示゛の如く、金属箔（１）に、支持フィル
ム（２）をラミネートしたものの表裏にポジ型フォトレ
ジスト、例えばキノンφジアザイド系フォトレジスト（
ＡＺ−１３５０、ヘキストジャパン製）を塗布し、乾燥
してポジ型フォトレジスト膜（４１（５）を形成する。 次いで支持フィルム（２）側に塗布形成したポジ型フォ
トレジスト膜（４）面に露光用原版をあてがい露光した
後、現像して第６図示の如くインナーリード部端部のバ
ンプ形成個所に相当する部分が開口した第２レジストパ
ターン（６）を形成する。尚、第６図において（７）は
＄ルジストパターンの開口部を示す。 次いで第４図示の如く、電着法により第２レジストパタ
ーン１６＋の開口部（７）より露出する金属ｗ３（１１
面上に金、銀、鉛、または金、銀、錫、クロムなどより
なる合金を１０〜３０μ罵の厚さ迄電着して金、銀など
の金属の電着部（８）を形成する。 電着は例えば銅箔上に金を電着する場合には、めっき液
として例えば金めつき液、テンベレジス）７’ｒ（日本
高純度化学製）を用い、８０゛Ｃ±１ ”Ｃ％電流密度
５Ａ±α５＊／ａｍ’ の条件下で行なう。 次いで金属箔（１）側ζ二墜布形成したポジ型フォトレ
ジスト膜（９）面に露光用原版をあてがい紫外線により
ＩＧ元した後、現像して第５図示の如くテップキャリア
ーテープのインナーリードフレーム、或参は半導体用リ
ードフレームシニ相当する領域以外、の領域が開口した
ｔＪＳ２レジストパターン（９）を形成する。 次いでエツチングして金ｆＲ箔（１）の不要部を第６図
示の如く腐蝕除去する。金属箔
【１】として厚さ３５μ
肩の銅箔を用いる場合のエツチング条件を例示すればエ
ツチング液； ｙｓｏノ５水溶液（６５〜４０°Ｂｒｆ
ｆ１蝕温度；７０〜ｓｏ”ｃ、スフレイ圧； ｔ Ｏ〜
ｔ ５１１１／Ｃ１１ｌ 、腐蝕時間；ｚ５〜３分間で
ある。 次いで第７図示の如く、第ルジストパターン側から紫外
線にて全面露光し、次いで現像して、第ルジストパター
ン゛を除去したのち、露出する金属箔面を軽くエツチン
グして金などを電着した部分をそれ以外のインナーリー
ド部分よりも１０〜３０μｍ突出させる。 最後に第８図示の如く剥膜液によって残存レジスト膜を
溶解剥離し、水洗すること（−より第９図示のようなチ
ップキャリアーテープ或泗は第１０図示のような半導体
用リードフレームを得ることが出来る。尚、Ｎ４９図、
及び第１０図において（ＩＧはインナーリードｌはバン
プを示す。 第１１図は本発明の製造方法により得られた支持体付き
リードフレームを用いて半導体チップを実装した状態を
示す。 第１１図示の如く、半導体チップ■のパッド部０の盛土
がなくてもパッド部（至）とインナーリード間の接合を
行なうことができる。 〔発明の効果〕 。 以上詳記した通り、本発明によれば金属箔面側に設けた
フオトレジス）ＩＩＱを先ず、金、銀などをめっきの際
のめつきマスクとして利用し、次いでそのフォトレジス
ト膜をパターン化してエツチング用レジストパターンと
して用いて二つの用途に用いたこと、及びパターンと共
にエツチングの際耐食性材料として用いたことにより全
体の工程数をへらしたこと、及び５〜１０μｍの金など
の薄膜をインナーリード先端部に形成し、次いで軽くエ
ツチングすることによりバンプを１０〜３０μｍ突出さ
せる方法を取ることにより短いめっき時間でバンプを形
成したことにより、少ない工程数で長時間を要せずして
、しかも少ない金、銀などの貴金属の使用量でインナー
リード先端部にバンプを有する支持体付きリードフレー
ムを得ることができる。
肩の銅箔を用いる場合のエツチング条件を例示すればエ
ツチング液； ｙｓｏノ５水溶液（６５〜４０°Ｂｒｆ
ｆ１蝕温度；７０〜ｓｏ”ｃ、スフレイ圧； ｔ Ｏ〜
ｔ ５１１１／Ｃ１１ｌ 、腐蝕時間；ｚ５〜３分間で
ある。 次いで第７図示の如く、第ルジストパターン側から紫外
線にて全面露光し、次いで現像して、第ルジストパター
ン゛を除去したのち、露出する金属箔面を軽くエツチン
グして金などを電着した部分をそれ以外のインナーリー
ド部分よりも１０〜３０μｍ突出させる。 最後に第８図示の如く剥膜液によって残存レジスト膜を
溶解剥離し、水洗すること（−より第９図示のようなチ
ップキャリアーテープ或泗は第１０図示のような半導体
用リードフレームを得ることが出来る。尚、Ｎ４９図、
及び第１０図において（ＩＧはインナーリードｌはバン
プを示す。 第１１図は本発明の製造方法により得られた支持体付き
リードフレームを用いて半導体チップを実装した状態を
示す。 第１１図示の如く、半導体チップ■のパッド部０の盛土
がなくてもパッド部（至）とインナーリード間の接合を
行なうことができる。 〔発明の効果〕 。 以上詳記した通り、本発明によれば金属箔面側に設けた
フオトレジス）ＩＩＱを先ず、金、銀などをめっきの際
のめつきマスクとして利用し、次いでそのフォトレジス
ト膜をパターン化してエツチング用レジストパターンと
して用いて二つの用途に用いたこと、及びパターンと共
にエツチングの際耐食性材料として用いたことにより全
体の工程数をへらしたこと、及び５〜１０μｍの金など
の薄膜をインナーリード先端部に形成し、次いで軽くエ
ツチングすることによりバンプを１０〜３０μｍ突出さ
せる方法を取ることにより短いめっき時間でバンプを形
成したことにより、少ない工程数で長時間を要せずして
、しかも少ない金、銀などの貴金属の使用量でインナー
リード先端部にバンプを有する支持体付きリードフレー
ムを得ることができる。
第１図ないし第８図は本発明の製造方法の製造過程の断
面図、第９図、及び第１０図は本発明の製造方法により
製造した支持体付きり−ドフレームの平面図、第１１図
はリードフレーム（二手導体チップを実装した状態の断
面図である。 １・・・・・・・・・・・・・・・・・・金属箔２・・
・・・・・・・・・・・・・・・・支持フィルム３・・
・・・・・・・・・・・・・・・・半導体デバイス挿入
用孔４．５・・・・・・・・・・・・ポジ型フォトレジ
スト膜６・・・・・・・・・・・・・・・・・・第１の
レジストパターン７・・・・・・・・・・・・・・・、
・・・開口部８・・・・・・・・・・・・・・・・・・
金、銀などの金属９・・・・・・・・・・・・・・・・
・・第２のレジストパターン特許出願人 大日本印刷株
式会社 代理人 弁理士 小 西 淳 美 第１図 第４図 第５図 第 ６ 図 第７図 第８図 第９図 第１０図
面図、第９図、及び第１０図は本発明の製造方法により
製造した支持体付きり−ドフレームの平面図、第１１図
はリードフレーム（二手導体チップを実装した状態の断
面図である。 １・・・・・・・・・・・・・・・・・・金属箔２・・
・・・・・・・・・・・・・・・・支持フィルム３・・
・・・・・・・・・・・・・・・・半導体デバイス挿入
用孔４．５・・・・・・・・・・・・ポジ型フォトレジ
スト膜６・・・・・・・・・・・・・・・・・・第１の
レジストパターン７・・・・・・・・・・・・・・・、
・・・開口部８・・・・・・・・・・・・・・・・・・
金、銀などの金属９・・・・・・・・・・・・・・・・
・・第２のレジストパターン特許出願人 大日本印刷株
式会社 代理人 弁理士 小 西 淳 美 第１図 第４図 第５図 第 ６ 図 第７図 第８図 第９図 第１０図
Claims (1)
- 金属箔の片面に半導体デバイス挿入用孔を開口した支持
フィルムをラミネートする工程と、金属箔に支持フィル
ムをラミネートしたものの両面にポジ型フォトレジスト
を塗布する工程と、支持フィルム側に塗布形成したポジ
型フォトレジスト膜面に露光用原版をあてがい露光した
後、現像してインナーリード先端部のバンプ形成個所に
相当する部分が開口した第１レジストパターンを形成す
る工程と、第１レジストパターンの開口部より露出する
金属箔面に金、銀、鉛、または金、銀、錫、鉛、クロム
などよりなる合金を５〜１０μｍの厚さ迄電着する工程
と、前記電着後、金属箔側に塗布形成したポジ型フォト
レジスト膜面に露光用原版をあてがい露光した後、現像
してチップキャリアテープのインナーリードフレーム、
或は半導体用リードフレームに相当する領域以外の領域
が開口した第２レジストパターンを形成する工程と、第
２レジストパターン側よりエッチングして不要な金属箔
部分を腐蝕除去する工程と、不要な金属箔部分の除去後
に第１レジストパターン側から全面露光し、次いで現像
したのち、露出する金属箔面を軽くエッチングして前記
金などを電着した部分をそれ以外のインナーリード部分
よりも１０〜３０μｍ突出させる工程と残存するレジス
ト膜を剥離する工程とからなることを特徴とする支持体
付きリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141785A JPS622642A (ja) | 1985-06-28 | 1985-06-28 | 支持体付きリ−ドフレ−ムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141785A JPS622642A (ja) | 1985-06-28 | 1985-06-28 | 支持体付きリ−ドフレ−ムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622642A true JPS622642A (ja) | 1987-01-08 |
Family
ID=15300102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60141785A Pending JPS622642A (ja) | 1985-06-28 | 1985-06-28 | 支持体付きリ−ドフレ−ムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563202B1 (en) | 1997-07-01 | 2003-05-13 | Sony Corporation | Lead frame, manufacturing method of a lead frame, semiconductor device, assembling method of a semiconductor device, and electronic apparatus |
-
1985
- 1985-06-28 JP JP60141785A patent/JPS622642A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563202B1 (en) | 1997-07-01 | 2003-05-13 | Sony Corporation | Lead frame, manufacturing method of a lead frame, semiconductor device, assembling method of a semiconductor device, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5643433A (en) | Lead frame and method for manufacturing same | |
| JP3971500B2 (ja) | 半導体素子実装用配線基板の製造方法 | |
| JPS63289951A (ja) | Ｉｃカード用リードフレーム | |
| JPH07211836A (ja) | リードフレームとその製造方法 | |
| JPH0642503B2 (ja) | 高密度集積回路の支持体とその製造方法 | |
| JPH0992750A (ja) | 半導体パッケージの製造方法 | |
| JPS622642A (ja) | 支持体付きリ−ドフレ−ムの製造方法 | |
| JP3661343B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPS622643A (ja) | 支持体付きリ−ドフレ−ムの製造方法 | |
| JPS622639A (ja) | 支持体付きリ−ドフレ−ムの製造方法 | |
| JP4461651B2 (ja) | リードフレームの製造方法 | |
| JPS622644A (ja) | 支持体付きリ−ドフレ−ムの製造方法 | |
| US20210210419A1 (en) | Quad Flat No-Lead Package with Wettable Flanges | |
| JP4507473B2 (ja) | リードフレームの製造方法 | |
| JPS622640A (ja) | 支持体付きリ−ドフレ−ムの製造方法 | |
| JP3136194B2 (ja) | リードフレームの製造方法 | |
| JP4395986B2 (ja) | Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 | |
| JPH0437042A (ja) | フイルムキャリアおよびフィルムキャリアを使用した半導体装置とその製造方法 | |
| JP2663789B2 (ja) | バンプ付きキャリアテープの製造方法 | |
| JPS62241345A (ja) | バンプ付フィルムキャリヤの製造法 | |
| JPH04102341A (ja) | Ｔａｂテープの製造方法 | |
| JP2779853B2 (ja) | インナーリードと電子部品との接続中間体の製造方法 | |
| JPH01147848A (ja) | Ｉｃ用リードフレームの製造方法 | |
| JP4427933B2 (ja) | リードフレームの製造方法 | |
| JPH05315407A (ja) | 金属バンプ付フィルムキャリアの製造方法 |