JPS622639A - 支持体付きリ−ドフレ−ムの製造方法 - Google Patents
支持体付きリ−ドフレ−ムの製造方法Info
- Publication number
- JPS622639A JPS622639A JP60141782A JP14178285A JPS622639A JP S622639 A JPS622639 A JP S622639A JP 60141782 A JP60141782 A JP 60141782A JP 14178285 A JP14178285 A JP 14178285A JP S622639 A JPS622639 A JP S622639A
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- film
- resist pattern
- lead frame
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は支持体付きリードフレームの製造方法に関する
。
。
半導体チップのパッドは、外部と電気信号の授受の為１
通常はアルミニウム配線回路のベースの上にクロム層を
５００〜１００ＯＡの厚さに蒸着によシ形成し、更にそ
の上に銅層を同じく５００〜１００ＯＡの厚さに蒸着に
より形成し、その上に金層を電着などの方法で１０〜２
０μｍの厚さに形成することにより作製される。そして
このように作製されたパッドに対して通常は金線による
ボンディングが行なわれる。
通常はアルミニウム配線回路のベースの上にクロム層を
５００〜１００ＯＡの厚さに蒸着によシ形成し、更にそ
の上に銅層を同じく５００〜１００ＯＡの厚さに蒸着に
より形成し、その上に金層を電着などの方法で１０〜２
０μｍの厚さに形成することにより作製される。そして
このように作製されたパッドに対して通常は金線による
ボンディングが行なわれる。
以上のように、従来、半導体チップの微細なエリアに幾
層もの重金属の層を蒸着法や電着法によシ形成しなけれ
ばならないため、半導体チップのパッドの作製には長時
間を要し、又、工程数が多いことによシ歩留低下をまね
き易いという製造上の問題点があった。
層もの重金属の層を蒸着法や電着法によシ形成しなけれ
ばならないため、半導体チップのパッドの作製には長時
間を要し、又、工程数が多いことによシ歩留低下をまね
き易いという製造上の問題点があった。
また、半導体用リードフレームのインナーリード先端部
を半導体チップのパッドに達するように長く形成し、ワ
イヤボンディングによラスに直接に半導体チップに接合
することも行なわれたが、その場合においても、例えば
、半田接合による場合、アルミニウム配線回路のベース
の上に、Ｘ着によってチタン層と鉛層を夫々５００〜１
００ＯＡの厚さに形成してパッドを盛り上げる必要があ
った。
を半導体チップのパッドに達するように長く形成し、ワ
イヤボンディングによラスに直接に半導体チップに接合
することも行なわれたが、その場合においても、例えば
、半田接合による場合、アルミニウム配線回路のベース
の上に、Ｘ着によってチタン層と鉛層を夫々５００〜１
００ＯＡの厚さに形成してパッドを盛り上げる必要があ
った。
そこで本発明が解決しようとする問題点は半導体チップ
のパッド部の盛９上げがなくても半導体チップとリード
フレーム間の接合が可能な支持体付きリードフレームの
製造方法を提供し、ウニへ作製プロセスの工程数を少な
くし、歩留向上を図ることにある。
のパッド部の盛９上げがなくても半導体チップとリード
フレーム間の接合が可能な支持体付きリードフレームの
製造方法を提供し、ウニへ作製プロセスの工程数を少な
くし、歩留向上を図ることにある。
本発明者は上記問題点を解決すべく研究の結果、金属箔
の片面に半導体デバイス挿入用孔を開口した支持フィル
ムをラミネートし１次いで金属箔に支持フィルムをラミ
ネートしたものの両面にポジ型フォトレジストを塗布し
、支持フィルム側に塗布形成したポジ型フォトレジスト
膜面に露光用原版をあてがい露光した後、現像してイン
ナーリード先端部のバンプ形成個所に相当する部分が開
口した第１レジストパターンを形成し５次いで第１レジ
ストパターンの開口部より露出する金属箔蘭上に金、銀
、鉛、または金、銀、錫、鉛、クロムなどよりなる合金
を１０〜３０μ重の厚さ迄電着し、前記電着後、金属箔
側に塗布形成したポジ型°フォトレジスト膜面に露光用
原版をあてがい露光した後、現像してテップキャリアー
テープのインナーリードフレーム、或は半導体用リード
フレームに相当する領域以外の領域が開口した第２レジ
ストパターンを形成し５次いで第２レジストパターン側
よりエ、ｆングして不要な金属箔部分を腐食除去し、最
後に残存するレジスト膜を剥離することによ）、バンプ
（突出部）をインナーリード先端部に備えた支持体付き
リードフレームを少ない工程数で簡単に得ることができ
ることを見いだし、かかる知見にもとづいて本発明を完
成したものである。
の片面に半導体デバイス挿入用孔を開口した支持フィル
ムをラミネートし１次いで金属箔に支持フィルムをラミ
ネートしたものの両面にポジ型フォトレジストを塗布し
、支持フィルム側に塗布形成したポジ型フォトレジスト
膜面に露光用原版をあてがい露光した後、現像してイン
ナーリード先端部のバンプ形成個所に相当する部分が開
口した第１レジストパターンを形成し５次いで第１レジ
ストパターンの開口部より露出する金属箔蘭上に金、銀
、鉛、または金、銀、錫、鉛、クロムなどよりなる合金
を１０〜３０μ重の厚さ迄電着し、前記電着後、金属箔
側に塗布形成したポジ型°フォトレジスト膜面に露光用
原版をあてがい露光した後、現像してテップキャリアー
テープのインナーリードフレーム、或は半導体用リード
フレームに相当する領域以外の領域が開口した第２レジ
ストパターンを形成し５次いで第２レジストパターン側
よりエ、ｆングして不要な金属箔部分を腐食除去し、最
後に残存するレジスト膜を剥離することによ）、バンプ
（突出部）をインナーリード先端部に備えた支持体付き
リードフレームを少ない工程数で簡単に得ることができ
ることを見いだし、かかる知見にもとづいて本発明を完
成したものである。
本発明の支持体付きリードフレームの製造方法は金属箔
の片面に半導体デバイス挿入用孔を開口した支持フィル
ムをラミネートする工程と、金属箔に支持フィルムをラ
ミネートしたものの両面にポジ型フォトレジストを塗布
する工程と、支持フィルム側に塗布形成したポジ型フォ
トレジスト膜面に露光用原版をあてがい露光した後、現
像してインナーリード先端部のバンプ形成個所に相当す
る部分が開口した第１レジストパターンを形成する工程
と、第１レジストパターンの開口部よシ露出する金属箔
面上に金、銀、鉛。
の片面に半導体デバイス挿入用孔を開口した支持フィル
ムをラミネートする工程と、金属箔に支持フィルムをラ
ミネートしたものの両面にポジ型フォトレジストを塗布
する工程と、支持フィルム側に塗布形成したポジ型フォ
トレジスト膜面に露光用原版をあてがい露光した後、現
像してインナーリード先端部のバンプ形成個所に相当す
る部分が開口した第１レジストパターンを形成する工程
と、第１レジストパターンの開口部よシ露出する金属箔
面上に金、銀、鉛。
または金、銀、錫、鉛、クロムなどよυなる合金を１０
〜３０μｍの厚さ迄電着する工程と、前記電着後、金属
箔側に塗布形成したポジ型フォトレジスト膜面に露光用
原版をあてがい露光した後、現像してチップキャリアー
テープのインナーリードフレーム、或は半導体用リード
フレームに相当する領域以外の領域が開口した第２レジ
ストパターンを形成する工程と、第２レジストパターン
側よりエッチングして不要な金属箔部分を腐食除去する
工程と、残存するレジスト膜を剥離する工程とからなる
。
〜３０μｍの厚さ迄電着する工程と、前記電着後、金属
箔側に塗布形成したポジ型フォトレジスト膜面に露光用
原版をあてがい露光した後、現像してチップキャリアー
テープのインナーリードフレーム、或は半導体用リード
フレームに相当する領域以外の領域が開口した第２レジ
ストパターンを形成する工程と、第２レジストパターン
側よりエッチングして不要な金属箔部分を腐食除去する
工程と、残存するレジスト膜を剥離する工程とからなる
。
而して本発明において、金属箔として０．０１５〜０．
３０１１１１の電気良導体で銅を主体とするもの、或←
は銅を主体とする、銅と他の金属種（亜鉛。
３０１１１１の電気良導体で銅を主体とするもの、或←
は銅を主体とする、銅と他の金属種（亜鉛。
鉄ｅｔｉｉ＊鉛など）の合金、或は鉄、二、ケル。
錫、亜鉛、アルミニウム、タンタルなどの金属、或、い
は上記金属種間のクラ、ドタイプのものよりなる金属箔
を適用し得る。
は上記金属種間のクラ、ドタイプのものよりなる金属箔
を適用し得る。
次に支持フィルムの材料として厚さ５０〜１５０μｍポ
リイミド、ポリエステル、ガラス繊維充填エボキン樹脂
、トリアジン樹脂よシなるものを適用し得る。
リイミド、ポリエステル、ガラス繊維充填エボキン樹脂
、トリアジン樹脂よシなるものを適用し得る。
次にポジ型フォトレジストとして０ＦＰＲ−８００（東
京応化１１り１人ｚ−１３５０（ヘキストシャハン製）
などのキノン・ジアザイド系フォトレジストを適用し得
る。
京応化１１り１人ｚ−１３５０（ヘキストシャハン製）
などのキノン・ジアザイド系フォトレジストを適用し得
る。
次に本発明において第１レジストパターンの開口部よシ
露出する金属箔面上に金、銀、鉛。
露出する金属箔面上に金、銀、鉛。
または金、銀、錫、鉛、クロムなどよりなる合金を１０
〜３０ Ｐｌｌ の厚さに電着しているのは、この電着
部分はインナーリードのバンプを形成するものであシ、
バンプの突出高さが１０μ翼以下であると半導体チッブ
のパッド部との接合がうまくいかないからであυ、一方
３０μｍ以上突出させるのは経済的ではないからである
。また、突起部分（バンプ）があまシ高いと半導体チ。
〜３０ Ｐｌｌ の厚さに電着しているのは、この電着
部分はインナーリードのバンプを形成するものであシ、
バンプの突出高さが１０μ翼以下であると半導体チッブ
のパッド部との接合がうまくいかないからであυ、一方
３０μｍ以上突出させるのは経済的ではないからである
。また、突起部分（バンプ）があまシ高いと半導体チ。
プのパッド部とバンプ付きインナーリード部の接合の際
に、横方向に曲ったシ、溶融過剰になりはみ出して他の
配線に悪影響をおよぼしかねないからである。
に、横方向に曲ったシ、溶融過剰になりはみ出して他の
配線に悪影響をおよぼしかねないからである。
次に本発明において、金、銀などの金属を電着シ、次い
で第２レジストパターンを形成したのちに行なう、不要
な金属箔部分の腐食除去は金属箔は腐食するが金、銀な
どの金属の電着部分は腐蝕しないか、或はわずかじか腐
蝕しない腐蝕液、めっき条件により行なうことが必要で
ある。
で第２レジストパターンを形成したのちに行なう、不要
な金属箔部分の腐食除去は金属箔は腐食するが金、銀な
どの金属の電着部分は腐蝕しないか、或はわずかじか腐
蝕しない腐蝕液、めっき条件により行なうことが必要で
ある。
本発明において金属箔側に塗布形成したポジ型フォトレ
ジスト膜は金、銀などの金属をめっきするときのめっき
マスクとしての機能を果すと共に、露光、現像して第２
レジストパターンを形成したのちは、工、チング用マス
クとしての機能を果すものである。
ジスト膜は金、銀などの金属をめっきするときのめっき
マスクとしての機能を果すと共に、露光、現像して第２
レジストパターンを形成したのちは、工、チング用マス
クとしての機能を果すものである。
以下、本発明の実゛施例につき１図面を参照しながら詳
細に説明する。
細に説明する。
先ず、第１図示の如く、厚さ０．０１５〜０．３０諺の
電気良導体で銅を主体とするもの、銅を主体とする銅と
他の金属′Ｈｊ、（亜鉛、鉄、錫、鉛など）との合金、
或は鉄、二、ケル、錫、亜鉛。
電気良導体で銅を主体とするもの、銅を主体とする銅と
他の金属′Ｈｊ、（亜鉛、鉄、錫、鉛など）との合金、
或は鉄、二、ケル、錫、亜鉛。
アルミニウム、タンタルなどの金属、或は上記金属種間
のクラ、ドタイブより金属箔（１）の片面に半導体テッ
プなどを挿入する半導体デバイス挿入用孔（３）を開口
した厚さ５０〜１５０μｍのポリイミド、ポリエステル
、ガラス繊維充填エポキシ樹脂。トリアジン樹脂などよ
シなる支持フィルム（２）を接着剤を介して接着するか
或←は熱圧着によりラミネートする。
のクラ、ドタイブより金属箔（１）の片面に半導体テッ
プなどを挿入する半導体デバイス挿入用孔（３）を開口
した厚さ５０〜１５０μｍのポリイミド、ポリエステル
、ガラス繊維充填エポキシ樹脂。トリアジン樹脂などよ
シなる支持フィルム（２）を接着剤を介して接着するか
或←は熱圧着によりラミネートする。
次いで第２図示の如く、金属箔（１）に支持フィルムを
ラミネートしたものの表裏にポジ型フォトレジスト、例
えばキノン・ジアザイド系フォトレジスト（ＡＺ−１３
５０，ヘキストジャバン製）を塗布し、乾燥してポジ型
フォトレジスト膜＋４１． （５１を形成する。
ラミネートしたものの表裏にポジ型フォトレジスト、例
えばキノン・ジアザイド系フォトレジスト（ＡＺ−１３
５０，ヘキストジャバン製）を塗布し、乾燥してポジ型
フォトレジスト膜＋４１． （５１を形成する。
次いで支持フィルム（２）側に塗布形成したポジ型フォ
トレジスト膜（４）面に露光用原版をあてがい、紫外線
に富んだ光によって露光した後、現像して第３図示の如
くインナーリード先端部のバンプ形成個所に相当する部
分が開口した第１レジストパターン（６）を形成する。
トレジスト膜（４）面に露光用原版をあてがい、紫外線
に富んだ光によって露光した後、現像して第３図示の如
くインナーリード先端部のバンプ形成個所に相当する部
分が開口した第１レジストパターン（６）を形成する。
尚、第３図において（７）は第１レジストパターンの開
口部を示す。
口部を示す。
次いで第４図示の如く、電着法によシ第１レジストパタ
ーン（６）の開口部（７）より露出する金属箔（１）面
上に金、銀、鉛、または金、銀、錫、鉛。
ーン（６）の開口部（７）より露出する金属箔（１）面
上に金、銀、鉛、または金、銀、錫、鉛。
クロムなどよりなる合金を１０〜３０μｍの厚さ迄電着
して金、銀などの金属の電着部（８）を形成する。電着
は例えば銅箔上に金を電着する場合にはめつき液として
例えば金めつき液、テンペレジス）７Ｔ（日本高純度化
学製）を用い、８０℃±１℃、電流密度５人±０．５人
／ｄ−の条件下で行なう。
して金、銀などの金属の電着部（８）を形成する。電着
は例えば銅箔上に金を電着する場合にはめつき液として
例えば金めつき液、テンペレジス）７Ｔ（日本高純度化
学製）を用い、８０℃±１℃、電流密度５人±０．５人
／ｄ−の条件下で行なう。
次いで金属箔（１）側に塗布形成したポジ型フォトレジ
ス＋４（５）面に露光用原版をあてがい紫外線に富んだ
光によって露光した後、現像して第５図示の如くｔ、プ
キャリアーテープのインナーリードフレーム、或は半導
体用リードフレームに相当する領域以外の領域が開口し
た第２レジストパターン（９）を形成する。
ス＋４（５）面に露光用原版をあてがい紫外線に富んだ
光によって露光した後、現像して第５図示の如くｔ、プ
キャリアーテープのインナーリードフレーム、或は半導
体用リードフレームに相当する領域以外の領域が開口し
た第２レジストパターン（９）を形成する。
次いでエツチングして金属箔（１１の不要部を第６図示
の如く腐食除去する。金属箔（１）として厚さ３５μ虱
の銅箔を用いる場合の工、チング条件圧；１．θ〜１．
５％、腐蝕時間；２．５〜３分間である。
の如く腐食除去する。金属箔（１）として厚さ３５μ虱
の銅箔を用いる場合の工、チング条件圧；１．θ〜１．
５％、腐蝕時間；２．５〜３分間である。
最後に第７図示の如くアルカリの剥膜液によって残存レ
ジスト膜を溶解剥離し、水洗することにより、第８図示
のようなチ、プキャリアーテープ或は第９図示のような
半導体用リードフレームを得ることが出来る。尚、第８
図、及び−第９図において顛はインナーリード、（Ｉυ
は金により形成したバンブを示す。
ジスト膜を溶解剥離し、水洗することにより、第８図示
のようなチ、プキャリアーテープ或は第９図示のような
半導体用リードフレームを得ることが出来る。尚、第８
図、及び−第９図において顛はインナーリード、（Ｉυ
は金により形成したバンブを示す。
第１０図は本発明の製造方法により得られた支持体付き
リードフレームを用いて半導体チ。
リードフレームを用いて半導体チ。
プを実装した状態を示す。
第１０図示の如く、半導体チップａ３のパッド部α罎の
盛上げがなくてもパッド部ｏ１とインナーリード間の接
合を容易に行なうことができる。
盛上げがなくてもパッド部ｏ１とインナーリード間の接
合を容易に行なうことができる。
以上詳記した通り、本発明によれば、金属箔面側に設け
たフォトレジスト膜を先ず、金、銀などの金属のめっき
の際のめっきマスクとして利用し、次いでそのフォトレ
ジスト膜をパターン化して工、チング用レジストパター
ンとして用いて二つの用途に用いたこと、及び金属箔面
に付着させた金、銀などの金属をレジストパターンと共
に工、チングの際の耐食性材料として用いたことにより
、全体の工程数をへらし、少ない工程数で長時間を要せ
ずして、インナーリード先端部にバンブを有する支持体
付きリードフレームを簡単に得ることができる。
たフォトレジスト膜を先ず、金、銀などの金属のめっき
の際のめっきマスクとして利用し、次いでそのフォトレ
ジスト膜をパターン化して工、チング用レジストパター
ンとして用いて二つの用途に用いたこと、及び金属箔面
に付着させた金、銀などの金属をレジストパターンと共
に工、チングの際の耐食性材料として用いたことにより
、全体の工程数をへらし、少ない工程数で長時間を要せ
ずして、インナーリード先端部にバンブを有する支持体
付きリードフレームを簡単に得ることができる。
第１図ないし第７図は本発明の製造方法の製造過程の断
面図、第８図、及び第９図は本発明の製造方法によシ製
造した支持体付きリードフレームの平面図、第１０図は
リードフレームに半導体チップを実装した状態の断面図
である。 １・・・・・・・・・金属箔 ２・・・・・・・・・支持フィルム ３・・・・・・・・・半導体デバイス挿入用孔４．５・
・・・・・ポジ型フォトレジスト膜６・・・・・・・・
・第１のレジストパターン７・・・・・・・・・開口部
面図、第８図、及び第９図は本発明の製造方法によシ製
造した支持体付きリードフレームの平面図、第１０図は
リードフレームに半導体チップを実装した状態の断面図
である。 １・・・・・・・・・金属箔 ２・・・・・・・・・支持フィルム ３・・・・・・・・・半導体デバイス挿入用孔４．５・
・・・・・ポジ型フォトレジスト膜６・・・・・・・・
・第１のレジストパターン７・・・・・・・・・開口部
Claims (1)
- 金属箔の片面に半導体デバイス挿入用孔を開口した支持
フィルムをラミネートする工程と、金属箔に支持フィル
ムをラミネートしたものの両面にポジ型フォトレジスト
を塗布する工程と、支持フィルム側に塗布形成したポジ
型フォトレジスト膜面に露光用原版をあてがい露光した
後、現像してインナーリード先端部のバンプ形成個所に
相当する部分が開口した第１レジストパターンを形成す
る工程と、第１レジストパターンの開口部より露出する
金属箔面上に金、銀、鉛、または金、銀、錫、鉛、クロ
ムなどよりなる合金を１０〜３０μｍの厚さ迄電着する
工程と、前記電着後、金属箔側に塗布形成したポジ型フ
ォトレジスト膜面に露光用原版をあてがい露光した後、
現像してチップキャリアーテープのインナーリードフレ
ーム、或は半導体用リードフレームに相当する領域以外
の領域が開口した第２レジストパターンを形成する工程
と、第２レジストパターン側よりエッチングして不要な
金属箔部分を腐食除去する工程と、残存するレジスト膜
を剥離する工程とからなることを特徴とする支持体付き
リードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141782A JPS622639A (ja) | 1985-06-28 | 1985-06-28 | 支持体付きリ−ドフレ−ムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141782A JPS622639A (ja) | 1985-06-28 | 1985-06-28 | 支持体付きリ−ドフレ−ムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS622639A true JPS622639A (ja) | 1987-01-08 |
Family
ID=15300038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60141782A Pending JPS622639A (ja) | 1985-06-28 | 1985-06-28 | 支持体付きリ−ドフレ−ムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622639A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205332A (ja) * | 1989-02-03 | 1990-08-15 | Toppan Printing Co Ltd | フィルムキャリア及びその製造方法 |
| KR100530755B1 (ko) * | 1997-11-11 | 2006-02-28 | 삼성테크윈 주식회사 | 리드 프레임 제조 방법 |
-
1985
- 1985-06-28 JP JP60141782A patent/JPS622639A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205332A (ja) * | 1989-02-03 | 1990-08-15 | Toppan Printing Co Ltd | フィルムキャリア及びその製造方法 |
| JP2751308B2 (ja) * | 1989-02-03 | 1998-05-18 | 凸版印刷株式会社 | フィルムキャリア及びその製造方法 |
| KR100530755B1 (ko) * | 1997-11-11 | 2006-02-28 | 삼성테크윈 주식회사 | 리드 프레임 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| JP2797542B2 (ja) | リードフレームの製造方法 | |
| TW200423373A (en) | Electronic parts packaging structure and method of manufacturing the same | |
| JP3971500B2 (ja) | 半導体素子実装用配線基板の製造方法 | |
| JPH07506217A (ja) | 製造された半導体ダイ上に電極の接続を形成する方法 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP2809088B2 (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JPH03178152A (ja) | モールドｉｃおよびその製造方法 | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| JPH11121646A (ja) | 半導体パッケ−ジおよびその製造方法 | |
| JPS622639A (ja) | 支持体付きリ−ドフレ−ムの製造方法 | |
| JP3661343B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP2003209342A (ja) | 配線基板の製造方法及び配線基板 | |
| JPS622643A (ja) | 支持体付きリ−ドフレ−ムの製造方法 | |
| JPS622640A (ja) | 支持体付きリ−ドフレ−ムの製造方法 | |
| JPS622642A (ja) | 支持体付きリ−ドフレ−ムの製造方法 | |
| JP2953163B2 (ja) | 半導体装置実装用基板の製造方法 | |
| JPS62272546A (ja) | 半導体装置用フイルムキヤリア | |
| JP2002100655A (ja) | テープキャリア及びこれを用いた半導体装置 | |
| JPH02220440A (ja) | 半導体装置の製造方法 | |
| JPH0443418B2 (ja) | ||
| JPH0437042A (ja) | フイルムキャリアおよびフィルムキャリアを使用した半導体装置とその製造方法 | |
| JPS622644A (ja) | 支持体付きリ−ドフレ−ムの製造方法 | |
| GB2244176A (en) | Method and apparatus for forming a conductive pattern on an integrated circuit |