WO2018221340A1 - リードフレーム、リードフレームの製造方法、および半導体装置の製造方法 - Google Patents

リードフレーム、リードフレームの製造方法、および半導体装置の製造方法 Download PDF

Info

Publication number
WO2018221340A1
WO2018221340A1 PCT/JP2018/019792 JP2018019792W WO2018221340A1 WO 2018221340 A1 WO2018221340 A1 WO 2018221340A1 JP 2018019792 W JP2018019792 W JP 2018019792W WO 2018221340 A1 WO2018221340 A1 WO 2018221340A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead frame
back surface
front surface
manufacturing
mold
Prior art date
Application number
PCT/JP2018/019792
Other languages
English (en)
French (fr)
Inventor
石橋　貴弘
Original Assignee
株式会社三井ハイテック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社三井ハイテック filed Critical 株式会社三井ハイテック
Priority to KR1020197035872A priority Critical patent/KR102346708B1/ko
Priority to CN201880032553.1A priority patent/CN110622304B/zh
Publication of WO2018221340A1 publication Critical patent/WO2018221340A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Definitions

  • FIG. 1A is a plan view of the front surface of the lead frame according to the embodiment.
  • FIG. 1B is a plan view of the back surface of the lead frame according to the embodiment.
  • FIG. 2A is a diagram for explaining the roughening treatment apparatus according to the embodiment.
  • FIG. 2B is an enlarged cross-sectional view of the lead frame after the surface roughening process according to the embodiment.
  • FIG. 3A is an enlarged cross-sectional view for explaining a molding process according to the embodiment.
  • FIG. 3B is a plan view for explaining the molding process according to the embodiment.
  • FIG. 4 is a cross-sectional view of the semiconductor device according to the embodiment.
  • FIG. 5A is a diagram for describing an outline of a roughening apparatus according to a modification of the embodiment.
  • FIG. 5B is an enlarged cross-sectional view of the lead frame after the surface roughening process according to the modification of the embodiment.
  • the plurality of leads 12 are arranged side by side around the die pad 11. Each leading end portion of the lead 12 extends from the outer edge portion of the unit lead frame 10 toward the die pad 11.
  • the lead 12 is electrically connected to the electrode of the semiconductor chip 101 disposed on the die pad 11 by a bonding wire or the like. Thereby, the lead 12 functions as an external terminal of the semiconductor device 100.
  • the lead frame 1 has a first part 3a and a second part 3b on the back surface 3.
  • the first part 3 a is a part of the back surface 3 where the unit lead frame 10 is disposed.
  • the second part 3 b is a part other than the first part 3 a on the back surface 3.
  • the roughening treatment apparatus 30 includes, for example, a treatment tank 31, an anode 32, a cathode 33, and DC power supplies 34 and 35.
  • the anode 32 and the cathode 33 are both flat.
  • a predetermined electrolytic solution 36 is filled into the processing tank 31.
  • the anode 32 and the cathode 33 are disposed so as to face each other so as to be immersed in the electrolytic solution 36.
  • FIG. 3A is an enlarged cross-sectional view for explaining a molding process according to the embodiment.
  • illustration of the bonding wire mentioned above is abbreviate
  • the lead frame 1 is sandwiched between an upper mold 41 and a lower mold 42. Then, the mold resin 102 is formed in the space 42 a formed in the lower mold 42, the through hole 14, and the space 41 a formed in the upper mold 41 via the mold runner 43 from the outside of the mold. (See FIG. 4) is injected. In this way, a mold having a predetermined shape corresponding to the space 41a and the space 42a is formed.
  • the mold resin 102 remaining on the mold runner 43 after the molding step comes into contact with the second portion 3b of the back surface 3 having a small surface roughness R1. Therefore, according to the embodiment, the mold resin 102 remaining in the mold runner 43 can be easily peeled from the lead frame 1 after the molding process.
  • the lead 12 is disposed on the front surface 2 on which the mold runner 43 is disposed.
  • the adhesion between the front surface 2 and the mold resin 102 can be suppressed.
  • the roughening apparatus 30A according to the modification has basically the same configuration as the roughening apparatus 30 shown in FIG. 2A. For this reason, the same portions may be denoted by the same numbers and description thereof may be omitted.
  • FIG. 5B is an enlarged cross-sectional view of the lead frame 1 after the surface roughening process according to a modification of the embodiment.
  • the formed plating film 7 has a large particle size. Therefore, the plating film 7 is a film having a large surface roughness.
  • the plating film 7 is also formed around the through hole 14 on the back surface 3.
  • the desired portions (the second portion 3b of the back surface 3, the first portion 3a of the back surface 3, and the front surface 2) have the desired surface roughnesses R1, R2, and R3.
  • the lead frame 1 having it can be formed efficiently.
  • the above-described electrolytic treatment conditions are merely examples. As long as the desired effect is obtained, the electrolytic treatment may be performed under different conditions.
  • the tip of the lead 12 on which the copper plating film 7 is formed is plated (for example, Ag plating) to bond the electrode of the semiconductor chip 101 and the tip of the lead 12. Can be connected with a wire.
  • a plating film other than the copper plating film 7 may be formed on the lead frame 1.
  • a matte Ni plating film having a large surface roughness is formed on the first portion 3a of the front surface 2 and the back surface 3, and Pd, A noble metal film such as Au or Ru may be formed.
  • the method for manufacturing the semiconductor device 100 according to the embodiment includes a molding process in which the lead frame 1 is sealed with the mold resin 102. And the mold runner 43 which distribute

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

モールドランナーに残留するモールド樹脂をリードフレームから容易に剥離すること。リードフレームは、半導体チップが搭載されるおもて面と、おもて面とは反対側の裏面とを有し、ダイパッドと複数のリードとを含む単位リードフレームが複数並んで設けられており、裏面は、単位リードフレームが設けられる第１部位と、第１部位以外の部位である第２部位とを含む。そして、第１部位は、おもて面より小さな表面粗さを有し、さらに、第２部位は、第１部位より小さな表面粗さを有する。

Description

リードフレーム、リードフレームの製造方法、および半導体装置の製造方法
　開示の実施形態は、リードフレーム、リードフレームの製造方法、および半導体装置の製造方法に関する。
　従来、リードフレームの表面を粗面化することにより、リードフレームとモールド樹脂との間の密着性を向上させる技術が知られている（たとえば、特許文献１参照）。
特開平３－２９５２６２号公報
　しかしながら、モールド成形の際には、樹脂通流経路であるモールドランナーにモールド樹脂が残留する。リードフレームの表面全体を粗面化した場合、このモールドランナーに残留しているモールド樹脂を、モールド成形の後に、リードフレームから剥離することが困難である。
　上記の本題に鑑みて、実施形態の一態様は、モールドランナーに残留しているモールド樹脂をリードフレームから容易に剥離することができるリードフレーム、そのリードフレームの製造方法、および半導体装置の製造方法を提供することを目的とする。
　実施形態の一態様に係るリードフレームは、半導体チップが搭載されるおもて面と、前記おもて面とは反対側の裏面とを有する。このリードフレームには、ダイパッドと複数のリードとを含む単位リードフレームが複数並んで設けられている。前記裏面は、前記単位リードフレームが設けられている第１部位と、当該第１部位以外の部位である第２部位とを含む。そして、前記第１部位は、前記おもて面より小さな表面粗さを有する。また、前記第２部位は、前記第１部位よりさらに小さな表面粗さを有する。
　実施形態の一態様によれば、モールドランナーに残留するモールド樹脂をリードフレームから容易に剥離することができる。
図１Ａは、実施形態に係るリードフレームのおもて面の平面図である。 図１Ｂは、実施形態に係るリードフレームの裏面の平面図である。 図２Ａは、実施形態に係る粗面化処理装置を説明するための図である。 図２Ｂは、実施形態に係る粗面化処理後におけるリードフレームの拡大断面図である。 図３Ａは、実施形態に係るモールド工程を説明するための拡大断面図である。 図３Ｂは、実施形態に係るモールド工程を説明するための平面図である。 図４は、実施形態に係る半導体装置の断面図である。 図５Ａは、実施形態の変形例に係る粗面化処理装置の概要を説明するための図である。 図５Ｂは、実施形態の変形例に係る粗面化処理後におけるリードフレームの拡大断面図である。
　以下、添付図面を参照して、本願の開示するリードフレーム、リードフレームの製造方法、および半導体装置の製造方法について説明する。なお、以下に示す実施形態により、この発明が限定されることはない。
＜リードフレームの概要＞
　最初に、図１Ａおよび図１Ｂを参照しながら、実施形態に係るリードフレーム１の概要について説明する。図１Ａは、実施形態に係るリードフレーム１のおもて面２の平面図である。図１Ｂは、実施形態に係るリードフレーム１の裏面３の平面図である。図１Ａおよび図１Ｂに示すリードフレーム１は、ＳＯＮ（Small Outline Non-leaded package）タイプの半導体装置の製造に用いられるリードフレームである。
　なお、実施形態では、ＳＯＮタイプの半導体装置の製造に用いられるリードフレームが説明される。ただし、本実施形態は、その他のタイプ、たとえばＱＦＮ（Quad Flat Non-leaded package）、ＳＯＰ（Small Outline Package）、あるいはＱＦＰ（Quad Flat Package）などの半導体装置の製造に用いられるリードフレームに適用されてもよい。
　実施形態に係るリードフレーム１は、銅、銅合金、あるいは鉄ニッケル合金などを含む金属板に、エッチング加工あるいはスタンピング加工などが施される。このようにして、所定のパターンが形成される。リードフレーム１は、図１Ａに示すおもて面２と、図１Ｂに示す裏面３とを有する。また、リードフレーム１は、平面視で矩形状である。リードフレーム１には、複数の単位リードフレーム１０が並んで形成されている。
　単位リードフレーム１０は、リードフレーム１を用いて製造される半導体装置１００（図４参照）の一つ一つに対応する部位である。単位リードフレーム１０は、図１Ａに示すように、ダイパッド１１と、複数のリード１２と、ダイパッド支持部１３とを含む。ダイパッド１１は、単位リードフレーム１０の中央部分に設けられている。かかるダイパッド１１のおもて面２側には、半導体チップ１０１（図３Ａ参照）が搭載可能である。
　複数のリード１２は、ダイパッド１１の周囲に並んで配置されている。リード１２のそれぞれの先端部が、単位リードフレーム１０の外縁部から、ダイパッド１１に向かって伸びている。かかるリード１２は、ダイパッド１１に配置されている半導体チップ１０１の電極と、ボンディングワイヤなどで、電気的に接続されている。これにより、リード１２は、半導体装置１００の外部端子として機能する。
　ダイパッド支持部１３は、ダイパッド１１と単位リードフレーム１０の外縁部とを連結する。このようにして、ダイパッド１１が単位リードフレーム１０により支持されている。ダイパッド支持部１３は、たとえば、ダイパッド１１の両側にそれぞれ設けられる。なお、単位リードフレーム１０には、ダイパッド１１、複数のリード１２、ダイパッド支持部１３を区切る貫通孔１４が形成されている。
　リードフレーム１には、また、スリット４、パイロット孔５、および貫通孔２０などが形成される。スリット４は、複数（図では６個）の単位リードフレーム１０を含む一群と、隣接する一群との間を区切るように形成されている。かかるスリット４は、隣接する一群相互の熱干渉を抑制するために形成される。
　パイロット孔５は、リードフレーム１の両側に並んで形成されている。パイロット孔５は、各種処理におけるリードフレーム１の位置決めに用いられる。また、貫通孔２０は、リードフレーム１の所定の位置に形成される。かかる貫通孔２０の詳細については後述する。
　さらに、リードフレーム１は、図１Ｂに示すように、裏面３に、第１部位３ａと第２部位３ｂとを有する。第１部位３ａは、裏面３のうち上述の単位リードフレーム１０が配置されている部位である。第２部位３ｂは、裏面３における第１部位３ａ以外の部位である。
　ここで、実施形態では、裏面３の第２部位３ｂにおける表面粗さＲ１が、裏面３の第１部位３ａにおける表面粗さＲ２より小さい。さらに、裏面３の第１部位３ａにおける表面粗さＲ２は、おもて面２の表面粗さＲ３より小さい。なお、かかる表面粗さは算術平均粗さＲａであり、以下の記載も同様である。
　これにより、裏面３の第２部位３ｂにモールドランナー４３（図３Ａ参照）を配置した場合、裏面３の第２部位３ｂにおける表面粗さＲ１が小さいことから、いわゆるアンカー効果を抑制することができる。したがって、実施形態によれば、モールドランナー４３に残留するモールド樹脂１０２（図４参照）をリードフレーム１から容易に剥離することができる。
　さらに、実施形態では、裏面３の第１部位３ａにおける表面粗さＲ２が第２部位３ｂの表面粗さＲ１より大きい。おもて面２の表面粗さＲ３は、第１部位３ａの表面粗さＲ２よりさらに大きい。これにより、図４に示すように、モールド成形された半導体装置１００において、モールド樹脂１０２のアンカー効果を高めることができる。そのため、モールド樹脂１０２とリードフレーム１との密着性を向上させることができる。したがって、半導体装置１００の信頼性を向上させることができる。
＜粗面化処理の概要＞
　つづいて、図２Ａおよび図２Ｂを参照しながら、実施形態に係る粗面化処理の概要について説明する。図２Ａは、実施形態に係る粗面化処理装置３０を説明するための図である。
　粗面化処理装置３０は、たとえば、処理槽３１と、陽極３２と、陰極３３と、直流電源３４、３５とを備える。陽極３２と陰極３３とは、いずれも平板状である。そして、処理槽３１の内部に所定の電解液３６が充填される。それとともに、かかる電解液３６に浸るように陽極３２と陰極３３とが向かい合うように配置される。
　そして、粗面化処理を行うリードフレーム１は、電解液３６に浸り、陽極３２と陰極３３との間に略均等な間隔を空けて挟まれるように、設置される。ここで、リードフレーム１は、そのおもて面２が陰極３３に対向し、さらに、裏面３が陽極３２に対向するように、設置される。
　そして、直流電源３４の正極側が陽極３２に接続される。それとともに、直流電源３４の負極側がリードフレーム１に接続される。また、直流電源３５の正極側がリードフレーム１に接続される。それとともに、直流電源３５の負極側が陰極３３に接続される。
　ここで、陽極３２の結線に流れる電流をＩ１（Ｉ１≧０）とし、リードフレーム１の結線に流れる電流をＩ２とし、陰極３３に流れる電流を－Ｉ３（Ｉ３≧０）とする。なお、電流Ｉ１、Ｉ２およびＩ３は、陽極３２、リードフレーム１および陰極３３に向かって流れる方向をプラスの値とみなし、反対の方向をマイナスの値とみなす。
　この場合、電解液３６は一種の電導体である。ことから、キルヒホッフの法則によりＩ１＋Ｉ２＋（－Ｉ３）＝０の関係が満たされる。これにより、Ｉ２＝Ｉ３－Ｉ１であることがわかる。
　ここで、実施形態における粗面化処理では、Ｉ１＜Ｉ３となるように直流電源３４、３５のパラメータを制御する。これにより、図２Ａに示すように、リードフレーム１の結線に流れる電流Ｉ２を、陽極３２の結線に流れる電流Ｉ１と同一方向に流れるように、制御することができる。
　実施形態における粗面化処理の各工程は以下の通りである。最初に、所定のパターンが形成されているリードフレーム１に対して、おもて面２におけるリード１２の先端部をフォトレジストで被膜する。つづいて、リードフレーム１を粗面化処理装置３０にセットする。次に、以下の条件で、リードフレーム１に上述の電流Ｉ２を流すことにより、電界処理を行う。
・電解液組成：０．６Ｍ水酸化カリウム＋０．３Ｍ水酸化マグネシウム
・電流密度：３０（Ａ／ｃｍ２）
・処理温度：５５（℃）
　かかる電界処理によって、おもて面２で酸化反応が発生し、図２Ｂに示すように、リードフレーム１のおもて面２におけるフォトレジストで覆った部分以外の部位に酸化膜６が形成される。図２Ｂは、実施形態に係る粗面化処理後におけるリードフレーム１の拡大断面図である。図では、フォトレジストで覆った部位を省略している。ここで、形成された酸化膜６は、針状結晶の集合体を含む。そのため、酸化膜６は、大きな表面粗さを有する。
　また、実施形態の粗面化処理では、陽極３２と陰極３３とでリードフレーム１を挟み込むように電解処理を行う。これにより、電解液３６中でリードフレーム１に流れる電流は、図２Ａに示す点線矢印のようになり、リードフレーム１の裏面３では基本的に酸化反応は発生しない。しかしながら、図２Ｂに示すように、リードフレーム１に形成された貫通孔１４の内壁、および、裏面３における貫通孔１４の近傍では、わずかながら酸化反応が発生する。そのため、裏面３の貫通孔１４の周囲にも酸化膜６が形成される。
　すなわち、図２Ｂに示すように、裏面３の単位リードフレーム１０が設けられている第１部位３ａにも、針状結晶の集合体で含む酸化膜６が形成される。ただし、その酸化膜６は、おもて面２に形成されている酸化膜６よりも小さな厚みを有する。一方で、裏面３の第２部位３ｂには、酸化膜６がほとんど形成されない。
　したがって、実施形態の粗面化処理では、裏面３の第２部位３ｂの表面粗さＲ１を裏面３の第１部位３ａの表面粗さＲ２より小さくすることができる。それとともに、裏面３の第１部位３ａの表面粗さＲ２をおもて面２の表面粗さＲ３より小さくすることができる。
　すなわち、ここまで説明した実施形態の粗面化処理では、所望の部位（裏面３の第２部位３ｂ、裏面３の第１部位３ａ、およびおもて面２）が所望の表面粗さＲ１、Ｒ２、Ｒ３を有するリードフレーム１を効率よく形成することができる。なお、上述の電解処理条件はあくまで一例である。所望の効果が得られる限り、異なる条件で電解処理を行ってもよい。
＜モールド工程の概要＞
　つづいて、実施形態における粗面化処理後の工程、特にモールド工程の概要について説明する。上述の粗面化処理の後には、リード１２の先端部を覆うフォトレジストを剥離する。それとともに、おもて面２における粗面化処理が行われた部位を保護体で被膜する。そして、おもて面２におけるリード１２の先端部に、めっき処理（たとえば、Ａｇめっき）を行う。その後、粗面化処理を行った部位を覆っている保護体を剥離する。
　次に、ダイパッド１１上に半導体チップ１０１（図３Ａ参照）をダイボンディングする。これにより、半導体チップ１０１の電極とリード１２の先端部との間をボンディングワイヤで結線する。
　次に、図３Ａに示すように、リードフレーム１を所定の金型にセットして、モールド工程を実施する。図３Ａは、実施形態に係るモールド工程を説明するための拡大断面図である。なお、図３Ａでは、上述したボンディングワイヤの図示は省略されている。
　図３Ａに示すように、モールド工程では、リードフレーム１を上部金型４１と下部金型４２とで挟み込む。そして、金型の外部からモールドランナー４３を経由して、下部金型４２に形成されている空間４２ａと、貫通孔１４と、上部金型４１に形成されている空間４１ａと、にモールド樹脂１０２（図４参照）が注入される。このようにして、空間４１ａおよび空間４２ａに対応する所定の形状を有するモールドが成形される。
　ここで、モールドランナー４３は、図３Ａおよび図３Ｂに示すように、リードフレーム１における裏面３の第２部位３ｂに接するように、下部金型４２に形成される。図３Ｂは、実施形態に係るモールド工程を説明するための平面図である。
　これにより、モールド工程後にモールドランナー４３に残留するモールド樹脂１０２は、小さい表面粗さＲ１を有する裏面３の第２部位３ｂに接する。したがって、実施形態によれば、モールドランナー４３に残留するモールド樹脂１０２を、モールド工程後にリードフレーム１から容易に剥離することができる。
　また、実施形態では、図３Ｂに示すように、リードフレーム１のモールドランナー４３に接する位置に貫通孔２０を形成するとよい。実施形態によれば、モールドランナー４３に残留するモールド樹脂１０２を、かかる貫通孔２０周辺のおもて面２側から突き上げることにより、モールドランナー４３に残留するモールド樹脂１０２をリードフレーム１からさらに容易に剥離することができる。
　なお、貫通孔２０は、平面視でモールドランナー４３の略中央部分に１つ設けるとよい。これにより、第２部位３ｂに形成される貫通孔２０の面積を小さくすることができる。このことから、裏面３において、貫通孔２０の周囲に形成される酸化膜６のアンカー効果を最小限に抑えることができる。
　ここまで説明したモールド工程の後、上部金型４１および下部金型４２がリードフレーム１から外される。そして、モールドランナー４３に充填されたモールド樹脂１０２を分離する。その後、各々の単位リードフレーム１０が切り離される。これにより、図４に示すように、モールド樹脂１０２で封止された半導体チップ１０１などを含む、半導体装置１００が完成する。図４は、実施形態に係る半導体装置１００の断面図である。
　図４に示すように、実施形態に係る半導体装置１００では、モールド樹脂１０２が、表面粗さの大きいリードフレーム１のおもて面２と、裏面３の第１部位３ａとに接している。したがって、実施形態によれば、モールド樹脂１０２とリードフレーム１との密着性を向上させることができる。このことから、半導体装置１００の信頼性を向上させることができる。
　また、実施形態では、好ましくは、裏面３の第２部位３ｂの表面粗さＲ１が０．１０（μｍ）以下、裏面３の第１部位３ａの表面粗さＲ２が０．１０～０．１３（μｍ）、おもて面２の表面粗さＲ３が０．１３（μｍ）以上である。これにより、モールドランナー４３に残留するモールド樹脂１０２の剥離性と、半導体装置１００の信頼性と、を高いレベルで両立させることができる。
　なお、リードフレーム１のおもて面２側（すなわち上部金型４１）にモールドランナー４３を配置する場合には、かかるモールドランナー４３が配置されるおもて面２に対して、リード１２の先端部に施しためっき処理を、リード１２の先端部と同時に施すことにより、おもて面２とモールド樹脂１０２との密着性を抑制することができる。
　一方で、実施形態のように、リードフレーム１の裏面３側にモールドランナー４３を配置する場合に、めっき処理により裏面３とモールド樹脂１０２との密着性を抑制しようとした場合、裏面３へのめっき処理を別途行わなければならない。そのため、製造コストが増大する。
　しかしながら、実施形態では、裏面３へのめっき処理を別途行うことなく、裏面３とモールド樹脂１０２との密着性を抑制することができる。すなわち、実施形態によれば、リードフレーム１の製造コストを低減することができる。
　本実施例においては、酸化膜６を形成した後にリード１２の先端部に対してめっき処理を行った。ただし、めっき処理は、先に行ってもよい。さらには、めっき金属に与える影響が軽微な電解液を用いる場合には、めっき金属（リード１２の先端部）を保護体で被覆することなく、粗面化処理を行うことができる。
＜変形例＞
　つづいて、上述の実施形態における各種変形例について説明する。
　上述の実施形態では、粗面化処理装置３０を用いてリードフレーム１の表面に酸化膜６を形成する例について示した。ただし、リードフレーム１の表面には、酸化膜６以外の膜を形成してもよい。図５Ａは、実施形態の変形例に係る粗面化処理装置３０Ａの概要を説明するための図である。
　変形例にかかる粗面化処理装置３０Ａは、図２Ａに示した粗面化処理装置３０と基本的に同じ構成を有する。そのため、同じ箇所には、同じ番号を付して説明を省略する場合がある。
　粗面化処理装置３０Ａは、リードフレーム１のおもて面２が陽極３２に対向し、裏面３が陰極３３に対向するように、設置される。また、Ｉ１＞Ｉ３となるように直流電源３４、３５のパラメータを制御する。これにより、図５Ａに示すように、リードフレーム１の結線に流れる電流Ｉ２を、陰極３３の結線に流れる電流Ｉ３と同一方向に流れるように制御する。
　そして、かかる電流Ｉ２をリードフレーム１に流し、以下の条件で電界処理を行う。
・電解液組成：硫酸銅（ＣｕＳＯ４・５Ｈ２Ｏ）溶液・銅イオン濃度：５～７０（ｇ／Ｌ）
・電流密度：３００～７００（Ａ／ｃｍ２）
・処理時間：１０～４０（ｓ）
　かかる電界処理によって、おもて面２で還元反応が発生し、図５Ｂに示すように、リードフレーム１のおもて面２に銅のめっき膜７が形成される。図５Ｂは、実施形態の変形例に係る粗面化処理後におけるリードフレーム１の拡大断面図である。ここで、形成されためっき膜７は、大きな粒子サイズ有する。このことから、めっき膜７は、大きな表面粗さを有する膜である。
　また、実施形態と同様に、リードフレーム１に形成された貫通孔１４の内壁、および、裏面３における貫通孔１４の近傍では、わずかながら還元反応が発生する。そのため、裏面３の貫通孔１４の周囲にもめっき膜７が形成される。
　すなわち、図５Ｂに示すように、裏面３の単位リードフレーム１０が設けられている第１部位３ａにも、粒子サイズの大きいめっき膜７が形成される。ただし、そのめっき膜７は、おもて面２よりも小さな厚みを有する。一方で、裏面３の第２部位３ｂには、めっき膜７がほとんど形成されない。
　したがって、変形例の粗面化処理では、裏面３の第２部位３ｂにおける表面粗さＲ１を裏面３の第１部位３ａにおける表面粗さＲ２より小さくすることができる。それとともに、裏面３の第１部位３ａにおける表面粗さＲ２をおもて面２の表面粗さＲ３より小さくすることができる。
　すなわち、変形例の粗面化処理でも、所望の部位（裏面３の第２部位３ｂ、裏面３の第１部位３ａ、およびおもて面２）が所望の表面粗さＲ１、Ｒ２、Ｒ３を有するリードフレーム１を効率よく形成することができる。なお、上述の電解処理条件はあくまで一例である。所望の効果が得られる限り、異なる条件で電解処理を行ってもよい。
　なお、変形例では、銅のめっき膜７が形成されたリード１２の先端部にめっき処理（たとえば、Ａｇめっき）を行うことにより、半導体チップ１０１の電極とリード１２の先端部との間をボンディングワイヤで結線することができる。
　また、変形例では、銅のめっき膜７以外のめっき膜をリードフレーム１に形成してもよい。たとえば、粗面化処理装置３０Ａを用いて、おもて面２、および、裏面３の第１部位３ａに、表面粗さの大きい無光沢Ｎｉめっき膜を形成し、さらに、その上にＰｄ、Ａｕ、あるいはＲｕなどの貴金属膜を形成してもよい。
　以上、本開示の各実施形態について説明した。ただし、本開示の実施形態は上述の各実施形態に限定されることはない。その趣旨を逸脱しない限りにおいて、上述の各実施形態には、種々の変更が可能である。たとえば、変形例において、大きい表面粗さを有するめっき膜として、銅のめっき膜および無光沢Ｎｉめっき膜などを形成する例が示されている。ただし、銅のめっき膜および無光沢Ｎｉめっき膜以外の、大きな表面粗さを有するめっき膜を形成してもよい。
　以上のように、実施形態に係るリードフレーム１は、半導体チップ１０１が搭載されるおもて面２と、おもて面２とは反対側の裏面３とを有し、ダイパッド１１と複数のリード１２とを含む単位リードフレーム１０が複数並んで設けられており、裏面３は、単位リードフレーム１０が設けられている第１部位３ａと、かかる第１部位３ａ以外の部位である第２部位２ｂとを含む。そして、第１部位３ａは、おもて面２より小さな表面粗さを有し、第２部位３ｂは、第１部位３ａより小さな表面粗さを有する。これにより、モールドランナー４３に残留しているモールド樹脂１０２をリードフレーム１から容易に剥離することができる。
　また、実施形態に係るリードフレーム１は、単位リードフレーム１０が設けられている部位以外の部位に、モールド樹脂１０２を突き上げて剥離させる際に用いられる貫通孔２０が形成されている。これにより、モールドランナー４３に残留しているモールド樹脂１０２を、リードフレーム１からさらに容易に剥離することができる。
　また、実施形態に係るリードフレーム１の製造方法では、半導体チップ１０１が搭載されるおもて面２と、おもて面２とは反対側の裏面３とを有し、ダイパッド１１と複数のリード１２とを含む単位リードフレーム１０が複数並んで設けられているリードフレーム１の、裏面３における単位リードフレーム１０が設けられている部位（第１部位３ａ）、および、おもて面２に粗面化処理が行われる。これにより、モールドランナー４３に残留しているモールド樹脂１０２をリードフレーム１から容易に剥離することができる。
　また、実施形態に係るリードフレーム１の製造方法において、粗面化処理は、表面粗さの大きい酸化膜６を形成する電解処理である。これにより、所望の部位（裏面３の第２部位３ｂ、裏面３の第１部位３ａ、およびおもて面２）が所望の表面粗さＲ１、Ｒ２、Ｒ３を有するリードフレーム１を効率よく形成することができる。
　また、実施形態に係るリードフレーム１の製造方法において、粗面化処理は、表面粗さの大きいめっき膜７を形成する電解処理である。これにより、所望の部位（裏面３の第２部位３ｂ、裏面３の第１部位３ａ、およびおもて面２）が所望の表面粗さＲ１、Ｒ２、Ｒ３を有するリードフレーム１を効率よく形成することができる。
　また、実施形態に係る半導体装置１００の製造方法は、上述のリードフレーム１をモールド樹脂１０２で封止するモールド工程を含む。そして、第２部位３ｂに接するようにモールド樹脂１０２を流通させるモールドランナー４３が配置される。これにより、モールドランナー４３に残留しているモールド樹脂１０２をリードフレーム１から容易に剥離することができる。
　さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
　本国際出願は、２０１７年６月２日に出願された日本国特許出願である特願２０１７－１１０２００号に基づく優先権を主張するものであり、当該日本国特許出願である特願２０１７－１１０２００号の全内容は、本国際出願に参照することにより援用される。
　本発明の特定の実施の形態についての上記説明は、例示を目的として提示したものである。それらは、網羅的であったり、記載した形態そのままに本発明を制限したりすることを意図したものではない。数多くの変形や変更が、上記の記載内容に照らして可能であることは当業者に自明である。
１リードフレーム
２おもて面
３裏面
３ａ第１部位
３ｂ第２部位
４スリット
５パイロット孔
６酸化膜
７めっき膜
１０単位リードフレーム
１１ダイパッド
１２リード
１３ダイパッド支持部
２０貫通孔
３０粗面化処理装置
３１処理槽
３２陽極
３３陰極
３４、３５直流電源
３６電解液
４１上部金型
４２下部金型
４３モールドランナー
１００半導体装置
１０１半導体チップ
１０２モールド樹脂

 

Claims (6)

  1. 　半導体チップが搭載されるおもて面と、前記おもて面とは反対側の裏面とを有し、
    ダイパッドと複数のリードとを含む単位リードフレームが複数並んで設けられており、
    前記裏面は、前記単位リードフレームが設けられている第１部位と、当該第１部位以外の部位である第２部位とを含み、
    前記第１部位は、前記おもて面より小さな表面粗さを有し、
    前記第２部位は、前記第１部位より小さな表面粗さを有する、
    リードフレーム。
  2. 　前記単位リードフレームが設けられている部位以外の部位に、モールド樹脂を突き上げて剥離させる際に用いられる貫通孔が形成されている、
    請求項１に記載のリードフレーム。
  3. 　半導体チップが搭載されるおもて面と、前記おもて面とは反対側の裏面とを有し、
    ダイパッドと複数のリードとを含む単位リードフレームが複数並んで設けられているリードフレームの、
    前記裏面における前記単位リードフレームが設けられている部位、および、前記おもて面に粗面化処理が行われること
    を特徴とするリードフレームの製造方法。
  4. 　前記粗面化処理は、表面粗さの大きい酸化膜を形成する電解処理である、
    請求項３に記載のリードフレームの製造方法。
  5. 　前記粗面化処理は、表面粗さの大きいめっき膜を形成する電解処理である、
    請求項３に記載のリードフレームの製造方法。
  6. 　請求項１または２に記載のリードフレームをモールド樹脂で封止するモールド工程を含み、
    前記第２部位に接するように前記モールド樹脂を流通させるモールドランナーを配置すること、
    を含む半導体装置の製造方法。

     
PCT/JP2018/019792 2017-06-02 2018-05-23 リードフレーム、リードフレームの製造方法、および半導体装置の製造方法 WO2018221340A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020197035872A KR102346708B1 (ko) 2017-06-02 2018-05-23 리드 프레임, 리드 프레임의 제조 방법, 및 반도체 장치의 제조 방법
CN201880032553.1A CN110622304B (zh) 2017-06-02 2018-05-23 引线框架、引线框架的制造方法和半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017110200A JP6850202B2 (ja) 2017-06-02 2017-06-02 リードフレーム、リードフレームの製造方法および半導体装置の製造方法
JP2017-110200 2017-06-02

Publications (1)

Publication Number Publication Date
WO2018221340A1 true WO2018221340A1 (ja) 2018-12-06

Family

ID=64456131

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/019792 WO2018221340A1 (ja) 2017-06-02 2018-05-23 リードフレーム、リードフレームの製造方法、および半導体装置の製造方法

Country Status (5)

Country Link
JP (1) JP6850202B2 (ja)
KR (1) KR102346708B1 (ja)
CN (1) CN110622304B (ja)
TW (1) TWI711129B (ja)
WO (1) WO2018221340A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295262A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp リードフレームおよびその製造方法
JP2004158513A (ja) * 2002-11-01 2004-06-03 Mitsui High Tec Inc リードフレーム及びその製造方法
JP2006093559A (ja) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
JP2009010407A (ja) * 2008-08-19 2009-01-15 Shinko Electric Ind Co Ltd パッケージ部品及びその製造方法ならびに半導体パッケージ
JP2013105849A (ja) * 2011-11-11 2013-05-30 Shindengen Electric Mfg Co Ltd 半導体装置
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2017076764A (ja) * 2015-10-16 2017-04-20 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295262A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp リードフレームおよびその製造方法
JP2004158513A (ja) * 2002-11-01 2004-06-03 Mitsui High Tec Inc リードフレーム及びその製造方法
JP2006093559A (ja) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
JP2009010407A (ja) * 2008-08-19 2009-01-15 Shinko Electric Ind Co Ltd パッケージ部品及びその製造方法ならびに半導体パッケージ
JP2013105849A (ja) * 2011-11-11 2013-05-30 Shindengen Electric Mfg Co Ltd 半導体装置
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2017076764A (ja) * 2015-10-16 2017-04-20 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Also Published As

Publication number Publication date
CN110622304A (zh) 2019-12-27
JP6850202B2 (ja) 2021-03-31
JP2018206920A (ja) 2018-12-27
KR20200003884A (ko) 2020-01-10
CN110622304B (zh) 2023-07-14
TWI711129B (zh) 2020-11-21
KR102346708B1 (ko) 2021-12-31
TW201911493A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
US20110227208A1 (en) Structure and Manufacture Method For Multi-Row Lead Frame and Semiconductor Package
US9824960B2 (en) Lead frame and method for manufacturing same
JP2011077519A (ja) リードフレーム及びその製造方法
JP6838104B2 (ja) 半導体装置用基板および半導体装置
CN108352376B (zh) 引线框架、引线框架封装、以及它们的制造方法
US20120175758A1 (en) Lead frame and semiconductor package including the same
JP6492930B2 (ja) 半導体装置用リードフレームおよびその製造方法
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2012049323A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
WO2018221340A1 (ja) リードフレーム、リードフレームの製造方法、および半導体装置の製造方法
JP7119574B2 (ja) リードフレーム及びその製造方法
US10763184B2 (en) Power module substrate, power module, and method for manufacturing power module substrate
JP2007180247A (ja) 回路部材の製造方法
JP6327427B1 (ja) 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法
JP4249885B2 (ja) プリント回路板の製造方法
JP6869602B2 (ja) 半導体装置
JP2001007268A (ja) 半導体装置及びその製造方法
JP2019114738A (ja) リードフレームの製造方法、リードフレーム、樹脂付きリードフレームおよび半導体装置
JP2018081961A (ja) 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置
US20220285252A1 (en) Metal component
JP2012164936A (ja) 半導体装置の製造方法
JP2017130522A (ja) 樹脂付リードフレーム基板
JP2024026696A (ja) 半導体装置及びその製造方法
KR101250379B1 (ko) 반도체 패키지의 다열 리드프레임 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18810384

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20197035872

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 18810384

Country of ref document: EP

Kind code of ref document: A1