JPH04102101A - バルブ駆動制御装置 - Google Patents

バルブ駆動制御装置

Info

Publication number
JPH04102101A
JPH04102101A JP21937090A JP21937090A JPH04102101A JP H04102101 A JPH04102101 A JP H04102101A JP 21937090 A JP21937090 A JP 21937090A JP 21937090 A JP21937090 A JP 21937090A JP H04102101 A JPH04102101 A JP H04102101A
Authority
JP
Japan
Prior art keywords
address
data
valve
vacuum
valves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21937090A
Other languages
English (en)
Inventor
Toshirou Kuriosawa
栗生澤 寿郎
Akifumi Muto
明文 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21937090A priority Critical patent/JPH04102101A/ja
Publication of JPH04102101A publication Critical patent/JPH04102101A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバルブ駆動制御装置に係り、特に真空排気装置
の複数のバルブに対し、刻々と変化する状況に応じて最
適な駆動制御を行なうバルブ駆動制御装置に関する。
真空排気を必要とする装置は一般に真空排気用ポンプの
能力から目的の試料室を高い真空度にするためには、複
数の真空排気用ポンプを用い決められた手順に従って真
空度を増すようにしている。
また、近年の真空排気装置では、真空状態になっている
空間の一部を一定の時間だけ大気状態にする、等といっ
た従来にない使用方法か要求されている(例えば真空室
内の試料を別の真空室の真空状態を保持したまま交換す
るような場合)。
このため、真空排気装置は真空度を徐々に増していくた
め、また真空である部分と大気である部分とを切り分け
るために複数のバルブを用いる。
一方、−数的に真空状態か必要な状況においては、突発
的な真空状態の破壊(空気漏れ)は装置の破壊、破損等
を引起こすことがある。
そこで、上記の複数のバルブの制御や突発的な真空状態
の破壊事故に瞬時に対処できるよう、マイクロプロセッ
サ(MPU)を用いたバルブ駆動制御装置か必要になる
。しかし、MPUを用いたバルブ駆動制御装置はハード
ウェア的にもソフトウェア的にも一般的に複雑な構成と
なるため、信頼性、コスト、保守等の点で改善するため
には、制御される対象の規模や性質に合った可能な限り
小規模で効率的なバルブ駆動制御装置を作る必要がある
〔従来の技術〕
第5図は従来のバルブ駆動制御装置の一例の構成図を示
す。同図中、Iはマイクロプロセッサ(MPU)で、そ
のアドレス線2とn本のデータ線3のうちアドレス線2
はアドレスデコーダ4に接続され、データ線3の各々は
n個のAND回路51〜5.に別々にアドレスデコーダ
4の出力と共に接続されている。AND回路51〜5.
の各出力端子はインタフェース回路6I〜6゜を別々に
介してバルブ71〜7.に夫々接続されている。
バルブ7、〜7.は真空試料室と真空排気用ポンプとの
間などを連通ずる管路の途中に設けられており、MPU
Iの制御の下にオン(導通)又はオフ(遮断)とされる
すなわち、MPUIから所定のアドレス信号が出力され
ると、アドレスデコーダ4よりハイレベルの信号が出力
され、AND回路5.〜51を夫々ゲート「開」状態と
する。これと同時に、MPUIはn本のデータ線3のう
ち、オンとしようとするバルブに対応したビットのデー
タ線のみハイレベルのデータを送出する。これにより、
AND回路51〜5.のうちハイレベルのデータか入力
されたAND回路のみハイレベルの信号が取り出され、
インタフェース回路を通してバルブ71〜7.のうち対
応するバルブをオンとする。
このように、MPUIは複数のデータ線3にデータを送
出して複数のバルブ71〜7oを同時にオン/オフ制御
している。
〔発明か解決しようとする課題〕
しかるに、真空排気用バルブ駆動制御装置では、バルブ
を−Hオンした場合はオフの一命令がくるまでオンの状
態を保持していなければならない(その逆もある)。こ
のため、従来は例えば1回目にある1つのバルブをオン
にし、2回目に他のバルブをオンにしたい場合、1回目
にオンしたバルブも再び2回目にオンの信号を発しなけ
ればならない。従って、上記の従来装置では、例えば次
の制御を行なう前に前回の情報を読み取る、等の複雑な
ソフトウェアが必要となり、生産性の低下をもたらして
いる。
また、上記の従来装置はMPUIの全てのアドレス線2
、データ線3を使用した一般的な回路構成としているた
め、ハードウェア的にもソフトウェア的にも複雑になり
、ハードウェア的には信頼性の低下をもたらし、前記し
た複雑なソフトウェアか必要であることもあって全体的
に開発効率や改良性に欠けるどいつ問題点かあった。
本発明は上記の点に鑑みなされたもので、ハードウェア
的に簡単な構成で、ソフトウェア的にはデバッグ、開発
、改良効率の向上を図り得るバルブ駆動制御装置を提供
することを目的とする。
〔発明を解決するための手段〕
第1図は本発明の原理ブロック図を示す。同図に示すよ
うに、本発明はマイクロプロセッサ11の複数のアドレ
ス線12によるアドレス信号の各位と、マイクロプロセ
ッサ11の複数のデータ線13のうち所定の1本のデー
タ線13aのデータ値とで、複数のバルブ151〜】5
.の駆動制御信号を駆動制御信号発生回路14により発
生及び保持するようにしたものである。これにより、前
記複数のバルブ151− 15.のうち前記アドレス信
号により特定された所望のバルブかデータ線13aのデ
ータ値によりオン/′オフ駆動制御される。
〔作用〕
一般に真空排気用バルブ駆動制御装置では、通常1つず
つバルブを制御し、そのtsmもオンとオフの2種類で
ある。更に、上記のバルブ駆動制御装置は、割部するバ
ルブの数nは通常2から数十と少なく、制御速度もマイ
クロプロセッサ11の一般的な常識からするとかなり遅
くて済み、同一アドレス番地内のデータ制御のような同
時性の必要は特に無いという特徴がある。
本発明は上記のバルブ駆動制御装置の特徴に着目したも
のであり、複数のアドレス線12により示される1つの
アドレス番地には、ただ1つのデータ線13aを使用す
ることにし、複数のバルブの区別においては、一つのバ
ルブに一つのアドレス番地を対応させることによって確
定させることで、データ線13aの一本のみで全て共通
接続できる。また、駆動制御信号発生口1814ではデ
ータ線13aのデータを保持することにより、ソフトウ
ェアにおいて保持、書き換え動作を行なわずに済み、同
じアドレス番地の同じデータの重ね書きも問題なく行な
えるため、常識的でかつ開発作業の容易なプログラムが
作成できる。
〔実施例〕
第2図は本発明になるバルブ駆動制御装置の一実施例の
構成図を示す。同図中、第1図と同一構成部分には同一
符号を付し、その説明を省略する。
第2図において、アドレスj1112は16本あり、デ
ータ線13は8本あるが、データ線13についてはその
うちのLSB (リースト・シグニフィカント・ビット
)を伝送する1本13aのみを使用する。また、バルブ
の数nは“6”であるものとする。
21+〜21mはアドレスデコーダ、22.〜22、は
データラッチで、夫々バルブ15.〜15、に対応して
設けられており、そのうちアドレスデコーダ21.〜2
1mはアドレス線I2を介してマイクロプロセッサ(M
PU)11からアドレス信号が共通に入力され、予め自
己に割当てられたアドレス番地のアドレス信号が入力さ
れたとき、所定論理値のそのアドレス解読出力信号を対
応するデータラッチ22.〜22.に別々に出力する。
ここで、アドレスデコーダ2i+〜21゜には第3図に
示す如< r60oO」〜r6005J番地が割当てら
れているものとする。
データラッチ22.〜22.はアドレスデコーダ21.
〜211の出力信号により、データ線13aからの共通
データをラッチする回路である。
これらのアドレスデコーダ21+〜21.及びデータラ
ッチ22i〜22・は**信号発生回路14を構成して
いる。また、23.〜23.は入力信号の内容により駆
動電圧を発生したりしなかったりして、バルブの電磁石
をMllするインターフェイス回路である。
次に上記の実施例の動作について説明する。MPUII
は、第3図に示す如く、アドレス番地r 6000J〜
r 6005Jまての各位のいずれか一つの値のアドレ
ス信号をアドレス線12に送出すると同時に、8ビット
並列データ線13のLSBの値を、制御しようとするバ
ルブがオンのときrlJ、オフのとき「0」にする。
例えば、アドレス番地r 6000Jのアドレス信号と
LSBが「l」のデータをMPUl1が送出したものと
すると、アドレスデコーダ21.〜21mのうちアドレ
ス番地r6000Jが割当てられているアドレスデコー
ダ21.のみから所定論理値の信号が取り出され、ラッ
チ信号としてデータラッチ22.に入力される。データ
ラッチ22、〜22.の夫々には上記8ビツトデータの
LSBが共通に入力されているから、このとき、データ
ラッチ22.のみ、LSBの値「1」か上記アドレスデ
コーダ21.からのラッチ信号によりラッチされる。
このデータラッチ22.でラッチされた値rNはインタ
ーフェイス回路231に入力され、これよりバルブt5
.をオンとする制御信号を発生させる。これにより、バ
ルブ15+かオンとされる。
同様にして、アドレス番地かr6001J 。
r6002」、  r6003」、  r6004」及
びr 6005Jのときは、データラッチ222,21
,224゜22、及び22.かデータ線13aのLSB
データのラッチ動作を行ない、そのラッチした値に応じ
てバルブ152.15*、154.15s及びt5gの
オン又はオフの制御を行なう。
データラッチ221〜22.は、−度データNJが書き
込まれた場合は、次にデータ「0」が書き込まれるまで
データ「l」のまま保持し、逆にデータ「0」が書き込
まれた場合は、次にデータrNが書き込まれるまでデー
タrOJを保持する動作をし、また同じ値のデータの重
ね書きも容易に行なえる。
従って、アドレス番地を制御しようとするバルブに応じ
て順番に変化させることにより、バルブは1つずつ制御
され、アドレス番地を変更してもそれ以前に制御された
バルブに対応するデータラッチはその値を保持している
から、それ以前に制御されたバルブはその状態を保持し
ている。このため、複数のバルブ151〜15gをオン
又はオフに制御する場合にもデータ線はただ1本のみ使
用するたけて十分であり、よってハニドウエア的に簡単
な回路構成を実現できる。また、本実施例ではデータの
保持、書き終え動作が不要で、同じアドレス番地の同じ
データの重ね書きが行なえるから、ソフトウェア的にも
容易にプログラムが作成でき、よってプログラムのデバ
ッグ、開発、改良効率を向上できる。
次に、半導体試験装置(電子ビームテスタ)に組込まれ
る真空排気装置に第2図示の実施例装置を適用した場合
の構成及び動作について第4図と共に説明する。第4図
中、第2図と同一構成部分には同一符号を付し、その説
明を省略する。また、第4図では図示の便宜上、第2図
中のバルブ15+〜15.のみを示してあり、他の回路
部の図示は省略しである。
第4図中、311〜31sは真空試料室で、内部室内空
間を真空とされ、その真空雰囲気中で試料に対し所定の
処理が行なわれる。  32.〜32、は真空排気用ポ
ンプで一1t[空せ餌章91〜31.の内部室内空間を
真空とする。真空試料室31+は管路゛j3及び34を
介して真空排気用ポンプ32.及び322に夫々連通さ
れ、また管路35を介して真空試料室31.に連通され
ている。また、真空試料室31.は管路36を春Iプ真
空排気用ポンプ32.に接続される一方、管路37a、
37bを夫々並列に介して真空試料室31zに連通され
ている。真空試料室31.は真空排気用ポンプ32.に
管路38を介して連通されている。更に、管路33の一
端はバルブtSSを介して大気中に開放とされ、また管
路34の一端も管路39及びバルブ152を介して大気
中に開放とされている。
このような真空排気装置において、前記したバルブt5
+〜tSSのうち15.は管路34の途中に、バルブ1
5.は管路35の途中に夫々設けられ、またバルブ15
.及び15gは夫々管路37a、37bの途中に設けら
れている。上記のバルブ15.〜151は真空度を徐々
に増していくための、また真空である部分と大気である
部分とを切分けるためのバルブである。真空試料室31
+〜31.は真空状態を目的とする空間であるか、その
うちの全部あるいは一部を大気圧状態にされることもあ
る。
通常の動作は、真空度を増すために決められた手順に従
ってバルブを順次オンにしたりオフにしたり、また真空
試料室31.〜31.の真空状態から動いてはならない
バルブか存在した場合、そのバルブを動作させないよう
にしたり、また突発的に空気漏れ等が発生した場合、そ
れを解析して装置の損傷を防ぐようにバルブのオン、オ
フを瞬間的に行なう。
例えば、真空試料室31+を高真空にする場合のバルブ
15.〜15.の制御手順について説明する。この場合
は真空試料室312を高真空にしておくことか前提とな
る。 従って、まずバルブ15+〜15mを夫々オフと
し、真空排気用ポンプ32.て真空排気を行なう。この
とき、真空試料室31.の大気は真空排気用ポンプ32
2を素通りし、真空排気用ポンプ321て排気される。
これにより、真空試料室312内は低真空とされる。
次に真空排気用ポンプ322を動作し、真空試料室31
2内を高真空とする。しかる後に、バルブ15+のみを
オン、他のバルブはオフとし、真空排気用ポンプ32.
.32.により真空試料室311内を低真空とする。し
かる後に、バルブi5zのみをオン、他のバルブはオフ
とし、真空排気用ポンプ321,322により真空試料
室31+内を高真空にする。
なお、上記の場合において、バルブ1515、をオフと
し、バルブ15.をオンとすると、真空試料室312内
を高真空に保ったまま真空試料室31.内を大気状態に
でき、真空試料室31、内の試料交換か可能となる。
〔発明の効果〕
上述の如く、本発明によれば、複数本のデータ線の1本
だけ(複数ビットのデータの特定の1ビツトだけ)を使
用した構成であるため、ハードウェア的に簡単な回路構
成とすることかでき、よって信頼性や各種余裕度を上げ
ることかでき、またソフトウェア的にはプログラム作成
か容易にできるため、プログラムのデバッグ、開発、改
良効率を向上することができ、以上より特に真空排気用
バルブ駆動制御装置の性能向上に寄与するところ大であ
る等の特長を有するものである。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例の構成図、 第3図は第2図の要部説明図、 第4図は本発明を適用し得る真空排気装置の一例の構成
図、 第5図は従来装置の一例の構成図である。 図において、 lはマイクロプロセツサ(MPU)、 2はアドレス線、 3はデータ線、 4は駆動制御信号発生回路、 5、〜15.はバルブ、 21、〜21gはアドレスデコーダ、 22t〜22.はデータラッチ を示す。 特許出願人 富 士 通 株式会社 /+、 埠遺シ引の屑Q!ブロー・2面 第1図 $2同0賽匈軛刈閲 第4図 211〜216:アドレスヂコータ゛ 221〜2168ヂ′−?ラマ( I5図

Claims (1)

  1. 【特許請求の範囲】 複数のアドレス線(12)と複数のデータ線(13)と
    を有するマイクロプロセッサ(11)により、複数のバ
    ルブ(15_1〜15_a)をオン/オフ制御するバル
    ブ駆動制御装置において、前記複数のアドレス線(12
    )によるアドレス信号の各値と前記複数のデータ線(1
    3)のうち所定の1本のデータ線(13a)のデータ値
    とで、前記複数のバルブ(15_1〜15_a)の駆動
    制御信号を発生及び保持して該複数のバルブ(15_1
    〜15_a)に供給し、所望のバルブをオンとする駆動
    制御信号発生回路(14)を設け、 前記アドレス信号により前記複数のバルブ (15_1〜15_a)のうち所望のバルブを特定し、
    前記1本のデータ線(13a)のデータ値により該所望
    のバルブのオン/オフを制御することを特徴とするバル
    ブ駆動制御装置。
JP21937090A 1990-08-21 1990-08-21 バルブ駆動制御装置 Pending JPH04102101A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21937090A JPH04102101A (ja) 1990-08-21 1990-08-21 バルブ駆動制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21937090A JPH04102101A (ja) 1990-08-21 1990-08-21 バルブ駆動制御装置

Publications (1)

Publication Number Publication Date
JPH04102101A true JPH04102101A (ja) 1992-04-03

Family

ID=16734354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21937090A Pending JPH04102101A (ja) 1990-08-21 1990-08-21 バルブ駆動制御装置

Country Status (1)

Country Link
JP (1) JPH04102101A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724860B2 (en) 2001-03-23 2004-04-20 Siemens Information And Communication Networks, Inc. Methods and apparatus for transmitting accurate emergency location identification numbers (ELINs) from behind a multi-line telephone system (MLTS) after an emergency caller disconnects
US9693425B2 (en) 2013-01-14 2017-06-27 Led Lenser Corp. Ltd. Wearable headlamp

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6724860B2 (en) 2001-03-23 2004-04-20 Siemens Information And Communication Networks, Inc. Methods and apparatus for transmitting accurate emergency location identification numbers (ELINs) from behind a multi-line telephone system (MLTS) after an emergency caller disconnects
US9693425B2 (en) 2013-01-14 2017-06-27 Led Lenser Corp. Ltd. Wearable headlamp

Similar Documents

Publication Publication Date Title
JPH06162228A (ja) データフロープロセッサ装置
JPH04102101A (ja) バルブ駆動制御装置
US5132973A (en) Testable embedded RAM arrays for bus transaction buffering
JPH1091593A (ja) マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置
JPS59123936A (ja) 移動制御方式
JPH0612270A (ja) テスト回路
JPH03222199A (ja) 半導体メモリ
JPH02150926A (ja) パリティ作成装置
KR970007262B1 (ko) 데이타패스 및 명령세트 확장이 용이한 risc 구조
JPH038016A (ja) ラッチデータビット操作回路
US7773453B2 (en) FIFO peek access
JPH0991272A (ja) ベクトルデータ処理装置
JPH05290589A (ja) 半導体集積回路
JPS62209639A (ja) メモリモデイフアイライト回路
JPS622302A (ja) プログラマブル・コントロ−ラ
JPH04248190A (ja) メモリ制御回路
JPH03260728A (ja) レジスタのデータ書込み方式
JPH04299480A (ja) ビット操作付データラッチ
JPH06121004A (ja) 通信制御装置
JPS63155327A (ja) 情報処理装置
JPS62154050A (ja) 制御機器デ−タ処理方式
JPH04180144A (ja) レジスタ・ファイル制御方式
KR19980029020A (ko) 피엘씨(plc) 시스템 제어장치 및 제어방법
JPS62190532A (ja) プログラム分岐制御装置
JPH0217551A (ja) メモリアクセス処理装置