JPH04180144A - レジスタ・ファイル制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレジスタ・ファイル制御方式に関する。

〔従来の技術〕

従来、この種のレジスタ・ファイル制御方式は、レジス
タ・ファイルと、ライトアドレスを保持するアドレス嗜
ラッチと、ライトアドレスをデコードするデコーダから
成り、デコーダによりデコードされた１つのアドレスに
のみデータを書込むという方式であった。

〔発明が解決しようとする課題〕

上述した従来のレジスタ・ファイル制御方式は、１回に
１つのアドレスにしかデータを書込むことができないた
め、回路が正常に動作するかをチエツクするため決めら
れたパターン数で検出率を高めなければならないテスト
データを作成する場合に、すべてのアドレスに同じデー
タを書込む時でもアドレスの数だけ書込み動作を行なわ
なければならないのでパターン数が増加し、かつ時間が
かかるという欠点がある。

〔課題を解決するための手段〕

本発明のレジスターファイル制御方式は、１つのマスタ
・ラッチと複数のスレーブ・ラッチから構成されるレジ
スターファイルと、前記レジスタファイルのライトアド
レスを保持するアドレス・ラッチと、ライトアドレスを
デコードするデコーダと、テストモード時はすべてのア
ドレスにライトイネーブル信号を送出しテストモード時
以外は前記デコーダによりデコードされた１つのアドレ
スにのみライトイネーブル信号を送出する書込制御回路
を有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

アドレス・ラッチ１は、ライトアドレス信号ａＯ１ａ１
をマスタークロックｂで取込み、ライトアドレス信号ｃ
Ｏ，ｃｌを送出する。

デコーダ２はアドレス・ラッチ１により送出されたライ
トアドレス信号ｃＯ，ｃｌをデコードして４本のワード
アドレス信号ｄＯ９・・・、ｄ３を生成し書込制御回路
３に送出する。

書込制御回路３はテストモード信号りが論理“１”の時
ワードアドレスｄＯ９・・・、ｄ３に関係なくスレーブ
クロックｅからライトイネーブル信号ｇｏ、・・・９ｇ
３のすべてを有効にし、レジスターファイル４の４ワー
ドすべてに入力データｆを書込む。

テストモード信号りが、論理“０”の時はデコーダ２か
ら送出されるワードアドレス信号ｄＯ９・・・、ｄ３と
スレーブクロックｅから１つのライトイネーブル信号の
みを有効としレジスタ・ファイル４の１ワードに入力デ
ータｆを書込む。

レジスターファイル４は、入力データをマスタ・クロッ
クｂにより取込み、ライトイネーブル信号ｇｏ、・・・
１ｇ３により対応するスレーブ・ラッチにマスタ・ラッ
チに保持されている入力データｆを書込む。

〔発明の効果〕

以上説明したように本発明は、テストモードを付加し、
１度にすべてのワードに同一データを書込む事を可能に
することにより、テストデータの作成を容易にし、パタ
ーン数の削減と時間の短縮ができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。 １・・・アドレス、ラッチ、２・・・デコーダ、３・・
・書込制御回路、４・・・レジスタファイル、ａｏ、ａ
ｌ・・・ライトアドレス信号、ｂ・・・マスタ・クロッ
ク、ｃｏ、ｃｌ・・・アドレスラッチの出力のライトア
ドレス信号、ｄｏ、ｄｉ、ｄ２．ｄ３・・・ワードアド
レス信号、ｅ・・・スレーブΦりロック、ｆ・・・入力
データ、ｇｏ、ｇｌ、ｇ２．ｇ３・・・ライトイネーブ
ル信号、ｈ・・・テストモード信号。

Claims (1)

【特許請求の範囲】
1. １つのマスタ・ラッチと複数のスレーブ・ラッチから構
   成されるレジスタ・ファイルと、前記レジスタ・ファイ
   ルのライトアドレスを保持するアドレス・ラッチと、ラ
   イトアドレスをデコードするデコーダと、テストモード
   時はすべてのアドレスにライトイネーブル信号を送出し
   テストモード時以外は前記デコーダによりデコードされ
   た１つのアドレスにのみライトイネーブル信号を送出す
   る書込制御回路とを含むことを特徴とするレジスタ・フ
   ァイル制御方式。