JPH038016A - ラッチデータビット操作回路 - Google Patents

ラッチデータビット操作回路

Info

Publication number
JPH038016A
JPH038016A JP14363989A JP14363989A JPH038016A JP H038016 A JPH038016 A JP H038016A JP 14363989 A JP14363989 A JP 14363989A JP 14363989 A JP14363989 A JP 14363989A JP H038016 A JPH038016 A JP H038016A
Authority
JP
Japan
Prior art keywords
bit
data
output
circuit
select
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14363989A
Other languages
English (en)
Inventor
Hisashi Nonaka
野中　久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP14363989A priority Critical patent/JPH038016A/ja
Publication of JPH038016A publication Critical patent/JPH038016A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は出力ポートのラッチデータの操作に関し、特に
ラッチデータビット操作回路に関する。
〔従来の技術〕
従来、ソフトウェアによっである出力ポートのラッチデ
ータの任意のビットを変更する場合、他のビットに影響
を与えないなめにはソフト上でそのポートに書きこんだ
データを記憶（ＲＡＭエリア上に確保）しておき、ラッ
チデータのあるビットを操作する時に前回のデータを参
照し必要とするビットのみを変更した後、出力ポートに
変更した出力データを書きこみ、その値を再び記憶（Ｒ
ＡＭエリア上に確保）する手法をとっている。
〔発明が解決しようとする課題〕
上述した従来の手法では出力ポート毎に出力データを記
憶するＲＡＭエリアの設定が必要であり、またソフト的
に１回のラッチデータのライトを行う毎にデータ情報を
ＲＡＭエリアから引き出し参照し変更した後、再度ＲＡ
Ｍエリアに格納する操作が必要となっている。したがっ
てソフト的に効率も悪く高速な変更が必要な場合に対応
しきれないという欠点がある。
〔課題を解決するための手段〕
本発明のラッチデータビット操作回路は、出力ポートに
出力したラッチデータの各ビットをそのままにしておく
か新たな値に変更するかを選択する第一のセレクト回路
と、新たなビットの値として０を有効にするか１を有効
にするかを選択する第二のセレクト回路とを有する。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す構成図である。同図に
おいてラッチデータビット操作回路は、前回の出力ポー
トのラッチデータの各ビットの値を有効とするか新たな
ビットの値を有効とするかを選択するための制御信号を
出すセレクト回路２と、上記の制御信号を受はラッチャ
３への入力に前回のビットデータか新たに書きこんだデ
ータかを選択するセレクト回路１とを有する。
第２図はデータの最上位ビット（Ｄ７）を例にした具体
的な回路図である。セレクト回路２ａにおいてＣＰＵが
書き込んだビットデータ入力Ｄ７と、それをＯの時有効
にするか１の時有効にするかもしくは常に有効にするか
設定する有効ビットデータセレクト入力ＳＬＯ，ＳＬＩ
がある。セレクト回路２ａの出力はブロック内のゲート
出力であり、前回のビットデータをそのまま残す時″０
″′、新たに書き込んだビットデータにする時１″が出
力される。
セレクト回路１ａは前回のビットデータが新たに書きこ
んだビットデータかのどちらかをラッチャ３ａに出力す
る選択回路であり、選択となる制御信号はセレクト回路
２ａの出力を使用する。
第２図はビット７についてのみの例であるが、データが
８ｂｉｔの場合には同様なつなぎを行えばよい。
〔発明の効果〕
以上説明したように本発明は、ソフトウェアがあるポー
トの出力したラッチデータの任意のビットのみを変更す
る場合、他のビットに影響を与えないためのソフトウェ
アの操作を最小限にし、ソフトウェアの容量を減らし効
率を上げる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す構成図、第２図は回路
図である。 １．２・・・セレクト回路、３・・・ラッチャ。

Claims (1)

    【特許請求の範囲】
  1. 出力ポートに出力したラッチデータの各ビットをそのま
    まにしておくか新たな値に変更するかを選択する第一の
    セレクト回路と、新たなビットの値として０を有効にす
    るか１を有効にするかを選択する第二のセレクト回路と
    を有することを特徴とするラッチデータビット操作回路
    。
JP14363989A 1989-06-05 1989-06-05 ラッチデータビット操作回路 Pending JPH038016A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14363989A JPH038016A (ja) 1989-06-05 1989-06-05 ラッチデータビット操作回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14363989A JPH038016A (ja) 1989-06-05 1989-06-05 ラッチデータビット操作回路

Publications (1)

Publication Number Publication Date
JPH038016A true JPH038016A (ja) 1991-01-16

Family

ID=15343449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14363989A Pending JPH038016A (ja) 1989-06-05 1989-06-05 ラッチデータビット操作回路

Country Status (1)

Country Link
JP (1) JPH038016A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005247207A (ja) * 2004-03-05 2005-09-15 Hayashi Engineering Inc 自動車用サンバイザー
US7566088B2 (en) 2003-09-29 2009-07-28 Hayashi Engineering Inc. Sun visor for automobiles

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59170937A (ja) * 1983-03-18 1984-09-27 Nec Corp 論理演算回路
JPH02213937A (ja) * 1989-02-15 1990-08-27 Hitachi Ltd データ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59170937A (ja) * 1983-03-18 1984-09-27 Nec Corp 論理演算回路
JPH02213937A (ja) * 1989-02-15 1990-08-27 Hitachi Ltd データ処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7566088B2 (en) 2003-09-29 2009-07-28 Hayashi Engineering Inc. Sun visor for automobiles
JP2005247207A (ja) * 2004-03-05 2005-09-15 Hayashi Engineering Inc 自動車用サンバイザー

Similar Documents

Publication Publication Date Title
JPH06162228A (ja) データフロープロセッサ装置
JPH038016A (ja) ラッチデータビット操作回路
JP3057749B2 (ja) 入出力ポート
JP3221003B2 (ja) 入出力ポート
JPS6148174B2 (ja)
JPH0135376B2 (ja)
JPH04181347A (ja) マイクロコンピュータの入出力ポートのアドレス設定方式
JPS59229659A (ja) デ−タ処理方式
JPH0795265B2 (ja) 比較回路
JPH01191966A (ja) データ処理システム
JPS63263526A (ja) 情報処理方式
JPS6375849A (ja) メモリ装置制御方式
JPH0895781A (ja) プロセッサの算術論理装置
JPH0594549A (ja) 入出力回路
JPS62276655A (ja) Ｄｍａ転送方式
JPS63231530A (ja) 多ビツトレジスタの書替制御方式
JPS5947339B2 (ja) デ−タ演算処理装置
JPS63305405A (ja) シ−ケンス制御の処理方法および処理装置
JPS6133554A (ja) ゾ−ンコントロ−ル回路
JPH11249958A (ja) メモリ制御システム
JPH01271990A (ja) Ｒａｍ
JPS62160550A (ja) メモリ書込み方式
JPS6329295B2 (ja)
JPH01256094A (ja) レジスタファイル
JPH03141425A (ja) 論理演算方式