JPH0217551A

JPH0217551A - メモリアクセス処理装置

Info

Publication number: JPH0217551A
Application number: JP63169810A
Authority: JP
Inventors: Tadashi Hara; 忠原; Ichiro Hara; 一郎原
Original assignee: NEC Corp; NEC Engineering Ltd
Current assignee: NEC Corp; NEC Engineering Ltd
Priority date: 1988-07-06
Filing date: 1988-07-06
Publication date: 1990-01-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、を記憶装置の一部の写しを保持するデータア
レイと該対応するデータアレイの主記憶装置上でのアド
レス情報および有効状態を保持するアドレスアレイを持
ったキャッシュメモリを有する演算処理装置と入出力処
理装置および主記憶装置とに接続され、前記演算処理装
置と前記入出力処理装置からのメモリアクセス要求に対
するメモリアクセス処理を行ない、前記演算処理装置の
キャッシュ一致処理を行ｆ、ｉうだめのキャッシュ致処
理丁段を有するメモリアクセス処理装置に関する。

［従来の技術］キャッシュメモリはアドレスアレイとデータアレイの対
により構成され、アドレスアレイとデータアレイはＲＡ
Ｍで構成されているため、初期化を行なう必要がある。

この初期化は対応するデータアレイのアドレス情報およ
び有効状態を保持するアドレスアレイの有効ビットをす
べて無効化すればよい。

従来、このキャッシュメモリの初期化は、各演算装置に
１台づつ配置された初期化要求発生手段で発生した初期
化信号により行なわれていた。

第２図は演算処理装置とメモリアクセス処理装置と主記
憶装置と入出力処理装置とからなる情報処理システムの
従来例のブロック図である。

この情報処理システムは、入出力処理装置１０、．１０
２と、演算処理装置５０．．５０□と、メモリアクセス
処理装置６０と、主記憶装置４０とで構成されている。

演算処理装置５０．（５０２）は、命令取出し回路や演
算処理回路（不図示）からのメモリアクセス要求を受は
付ける入力回路２１１（２１２）と、初期化要求発生手
段２５．（２５２）と、データアレイ２３、（２３□）
と、アドレスアレイ２４１（２４２）と、入力回路２１
．（２１２）と初期化要求発生手段２５、（２５２）か
らの有効ビット無効化信号と後述するキャッシュ一致処
理回路３３　（３４）からのキャッシュ一致処理結果を
選択し、アドレスアレイ２４１（２４２）に出力する選
択回路２２１（２２２）とを打している。メモリアクセ
ス処理装置６０は、主記憶装置４０へのメモリアクセス
要求を処理するメモリアクセス処理回路３２と、演算処
理装置５０．のキャッシュメモリ一致処理を行なうため
に演算処理装置５０１のキャッシュメモリのアドレスア
レイ２４１のコピーを持つキャッシュメモリ一致処理回
路３３と、演算処理装置５０□のキャッシュメモリのア
ドレスアレイ２４２のコピーを持つキャッシュメモリ一
致処理回路３４と、入出力処理装置１０．，１０□と演
算処理装置５０．．５０□からの要求を選択する選択回
路３１とからなっている。各演算処理装置５０１（５０
□）のキャッシュメモリの初期化は、各演算処理装置５
０．（５０□）にある初期化要求発生手段２５１（２５
２）より発生され、選択回路２２１（２２２）を通った
初期化信号でキャッシュメモリのアドレスアレイ２４　
＋　（２４２）の有効ビットをすべて無効化することで
行なわれる。また、演算処理装置５０　＋（５０２）の
キャッシュメモリ一致処理は、まず、主記憶装置４０に
書込みが行なわれると、そのメモリのコピーは最新性を
失うので、メモリアクセス処理装置６０のキャッシュ一
致処理回路３３　（３４）内で演算処理装置５０１（５
０２）のキャッシュメモリに当該アドレスの有無を判断
させ、該当するアドレスがある場合、演算処理装置５０
．（５０□）のキャッシュメモリへアドレスアレイ２４
　＋　（２４２）の有効ビットのクリアを行なう信号を
送り、対応するキャシュのブロックをクリアすることに
より行なわれる。

［発明が解決しようとする課２！！］上述した従来の演算処理装置のキャッシュメモリの初期
化方式は、各演算処理装置内の初期化要求発生手段で発
生した信号により行なうため、演算処理装置数分の初期
化要求発生手段が必要となりハードウェア量が増加し、
コストも増加するという欠点がある。

［課題を解決するための手段］本発明のメモリアクセス処理装置は、演算処理装置内の
キャッシュの初期化を行なうためのアドレス情報および
初期化要求を発生する初期化要求発生手段と、該初期化
要求発生手段からの初期化要求と該キャッシュ一致処理
手段からのキャッシュ一致処理要求のどちらかを選択し
て演算処理装置に送る選択手段とを有している。

［作用］初期化要求発生手段をメモリアクセス処理装置に持つこ
とにより、ハードウェア量が減少する。

［実施例］次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のメモリアクセス処理装置の一実施例を
含む情報処理システムのブロック図である。

この情報処理システムは入出力装置１０１．１０□と、
演算処理装置２０．．２０２と、メモリアクセス処理装
置３０と、主記憶装置４０とで構成されている。

演算処理装置２０　ｒ　（２０２）は従来の演算処理装
置５０１（５０２）から初期化要求発生Ｔ段２５．（２
５２）を除いた構成となっている。メモリアクセス処理
装置３０は従来のメモリアクセス処理装置６０に、演算
処理装置２０＋　、２０２のキャッシュメモリの初期化
を行うために必要なブロック数分、初期化信号およびア
ドレスを発生する初期化要求発生手段３５と、これとキ
ャッシュ一致処理回路３３．３４よりの信号を選択する
選択回路３６．３７を付加した構成となっている。

次に、本実施例の動作について説明する。

演算処理装置２０．（２０２）のキャッシュメモリへの
初期化信号およびアドレスは必要なブロック数分初期化
要求発生手段３５内で繰り返し発生し、選択回路３６．
３７で選択されキャッシュ−致処理要求のパス３Ｂ（３
９）を通り、演算処理装置２０．（２０□）へ入力され
る。そして演算処理装置２０　、　（２０２）内の選択
回路２２．１（２２２）で選択され、アドレスアレイ２
４１（２４２）に送られ、キャッシュ一致処理と同じ動
作で初期化が行なわれる。演算処理装置内でのキャッシ
ュの初期化とキャッシュ一致処理は、０１者はすべての
ブロックを無効化するのに対し、後者は最新性を失った
ブロックのみを無効化だけの違いしかなく、ハードウェ
ア的には同じである。初期化要求信号は対応するデータ
アレイのアドレス情報および有効状態を保持するアドレ
スアレイの有効ビットをすべて無効化するまで繰り返し
送られてき、キャッシュメモリの初期化が行なわれる。

［発明の効果］以上説明したように本発明は、初期化要求発生手段をメ
モリアクセス処理装置に持ち、キャッシュメモリ一致処
理のパスを使用することにより、ハードウェアＭｔが減
少し、したかってコストが低下する効果がある。

【図面の簡単な説明】

第１図は本発明のメモリアクセス処理装置の一実施例を
含む情報処理システムのブロック図、第２図はメモリア
クセス処理装置の従来例を含む情報処理システムのブロ
ック図である。１０、．１０□・・・入出力処理装置、２０、．２０２
・・・演算処理装置、２１、．２１２・・・入力回路、２２、．２２２・・・選択回路、２３１．２３２・・・データアレイ、２４Ｉ、２４２・・・アドレスアレイ、３０−・・メモ
リアクセス処理装置、３１．３６．３７・・・選択回路、３２・・・メモリアクセス処理回路、３３．３４・・・キャッシュ一致処理回路、３５−・・
初期化要求発生手段、３８．３９−・・キャッシュ一致処理要求のパス、４０
・・・主記憶装置。

Claims

【特許請求の範囲】

１、主記憶装置の一部の写しを保持するデータアレイと
該対応するデータアレイの主記憶装置上でのアドレス情
報および有効状態を保持するアドレスアレイを持ったキ
ャッシュメモリを有する演算処理装置と入出力処理装置
および主記憶装置とに接続され、前記演算処理装置と前
記入出力処理装置からのメモリアクセス要求に対するメ
モリアクセス処理を行ない、前記演算処理装置のキャッ
シュ一致処理を行なうためのキャッシュ一致処理手段を
有するメモリアクセス処理装置において、前記演算処理
装置内のキャッシュの初期化を行うためのアドレス情報
および初期化要求を発生する初期化要求発生手段と、該
初期化要求発生手段からの初期化要求と該キャッシュ一
致処理手段からのキャッシュ一致処理要求のどちらかを
選択して演算処理装置に送る選択手段とを有することを
特徴とするメモリアクセス処理装置。