JPH05290589A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、書き込み時間の短縮を図ることが
可能な半導体集積回路を提供する。 【構成】 本発明は、データの記憶手段を有する集積化
された半導体集積回路において、この半導体集積回路自
体に搭載したデータ貯留手段３により記憶手段に対する
書き込みデータ、記憶手段からの読み出しデータを各々
記憶し、比較手段４によりデータ貯留手段３に記憶した
書き込みデータ、読み出しデータの一致、不一致を判断
しその結果を送出するようにした。外部へのアクセス回
数が減るので、書き込み時間を従来のものよりも短縮で
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路に関
し、より詳しくは、データ処理時間の短縮化と処理デー
タの信頼性の向上を図った半導体集積回路に関するもの
である。

【０００２】

【従来の技術】半導体集積回路の一例であるＰＲＯＭ
（プログラム可能な読み出し専用メモリ）の従来例を図
３に示す。同図に示すＰＲＯＭ２０は、集積化されたメ
モリセル２１と、このメモリセル２１に対するアドレス
制御を行うアドレス制御部２２と、メモリセル２１に対
する書き込みデータ、メモリセル２１からの読み出しデ
ータの増幅を行うアンプ部２３と、書き込み、読み出し
の制御を行うコントローラ２４とを具備している。

【０００３】このようなＰＲＯＭ２０に対するプログラ
ムデータの書き込み、読み出し及びこれらの確認は、別
途に配置した外部コンピュータ３０により行う。この外
部コンピュータ３０は、全体の制御を行うとともに、メ
モリセル２１に対する書き込みデータの送出、メモリセ
ル２１からの読み出しデータの受取りを行う制御部３１
と、制御部３１から送出した書き込みデータを一旦記憶
しアンプ部２３に転送するとともに、アンプ部２３から
の読み出しデータを一旦記憶し制御部３１に転送するレ
ジスタ３２と、このレジスタ３２から書き込みデータを
取り込む書き込みデータ記憶部３３と、レジスタ３２か
ら読み出しデータを取り込む読み出しデータ記憶部３４
と、書き込みデータ、読み出しデータの比較を行う比較
部３５と、制御部３１に接続したキーボード３６と、制
御部３１に接続したＣＲＴディスプレイのような表示部
３７とを具備している。

【０００４】制御部３１はＰＲＯＭ２０のアドレス制御
部２２に対しアドレス指定のためのアドレス信号を送出
するとともに、コントローラ２４に対し書き込みモー
ド、読み出しモードを指定する制御信号を送出する。

【０００５】

【発明が解決しようとする課題】ところで、ＰＲＯＭ２
０は特性上、書き込みに要する時間が書き込まれたデー
タの保持時間（データが消えるまでの時間）に比例す
る。このため、図４に示すように、メモリセル２１に対
し適正に書き込みを行ったか否かを書き込みデータを読
み出して確認し、書き込み状態が不足している場合は再
度書き込みを行う。

【０００６】以下、メモリセル２１に対する書き込みデ
ータの書き込み、書き込みデータの確認動作について図
４を参照して詳述する。まず、制御部３１はＰＲＯＭ２
０のアドレス制御部２２に対しアドレス指定のためのア
ドレス信号を送出するとともに、コントローラ２４に対
し書き込みモードを指定する制御信号を送出し、さら
に、レジスタ３２を介してアンプ部２３に書き込みデー
タを送る。これにより、書き込みデータはアンプ部２３
で増幅された後、アドレス制御部２２の制御に従ってメ
モリセル２１に順次書き込まれる（ＳＴ２１）。この
際、書き込みデータ記憶部３３はレジスタ３２から書き
込みデータを取り込み、記憶する。

【０００７】次に、制御部３１はコントローラ２４に対
し読み出しモードを指定する制御信号を送出し、モード
切替えを行う（ＳＴ２２）。これにより、メモリセル２
１に書き込んだ書き込みデータはアンプ部２３で増幅さ
れた後、レジスタ３２を経て読み出しデータ記憶部３４
に送られ、読み出しデータとして記憶される（ＳＴ２
３）。

【０００８】比較部３５は、書き込みデータ記憶部３３
の書き込みデータと、読み出しデータ記憶部３４の読み
出しデータとを比較し、両者が一致するか否かを比較し
（ＳＴ２４）、比較結果を制御部３１に送る。尚、この
際一般的には、書き込みと読み出しを最大指定回数まで
繰り返す方法（ベリファイ機能）がとられている。制御
部３１は、書き込みデータと、読み出しデータとが一致
している場合には、アドレス制御部２２に対し書き込み
アドレスを１進めるためのアドレス信号を送出する（Ｓ
Ｔ２５）。このような動作をメモリセル２１の全体に対
して繰り返し行い、一連の動作が終了する（ＳＴ２
６）。

【０００９】ステップ２４で両データが不一致の場合に
は、制御部３１はコントローラ２４に対し書き込みモー
ドを指定する制御信号を送出し、モード切替えを行って
（ＳＴ２７）再書き込み動作を行う。

【００１０】しかしながら、上述した従来のＰＲＯＭ２
０では、外部とのアクセス回数が多いので、書き込みの
所要時間は外部コンピュータ２０のデータの処理速度と
モード切替え時間とに依存し、全体の書き込み時間が大
きくなってしまうという問題があった。

【００１１】本発明は上記事情に基づいてなされたもの
であり、書き込み時間の短縮を図ることが可能な半導体
集積回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明は上記事情に基づ
いてなされたものであり、データの記憶手段を有する集
積化された半導体集積回路において、前記記憶手段に対
する書き込みデータ、及び前記記憶手段からの読み出し
データを各々記憶するデータ貯留手段と、前記データ貯
留手段に記憶した書き込みデータと、前記データ貯蔵手
段から読み出した読み出しデータとが一致するか否かを
判断し、その結果を送出する比較手段とを搭載したこと
を特徴とするものである。

【００１３】

【作用】この半導体集積回路のデータ貯留手段は、デー
タの記憶手段に対する書き込みデータ、記憶手段からの
読み出しデータを各々記憶する。比較手段は、データ貯
留手段に各々記憶した書き込みデータと、読み出しデー
タとが一致するか否かを判断し、その結果を送出する。
このような半導体集積回路によれば、外部コンピュータ
によるデータの読み出し、比較判断の繰り返しがなくな
り、書き込み時間が短くなるとともに、書き込みデータ
の確認も可能となり、データの信頼度も向上する。

【００１４】

【実施例】以下、本発明の一実施例である半導体集積回
路について図面を参照して詳細に説明する。図１に示す
半導体集積回路としてのＰＲＯＭ１は、集積化された記
憶手段としてのメモリセル２１と、このメモリセル２１
に対するアドレス制御を行うアドレス制御部２２と、メ
モリセル２１に対する書き込みデータ、メモリセル２１
からの読み出しデータの増幅を行うアンプ部２３とを具
備する基板２に、メモリセル２１に対する書き込みデー
タ、メモリセル２１からの読み出しデータを各々記憶す
るデータ貯留手段３と、このデータ貯留手段３に記憶し
た書き込みデータ、読み出しデータを取り込み、両者の
一致、不一致を比較し比較結果を送出する比較手段４
と、２つのコントローラ９，１０とを搭載したものであ
る。

【００１５】データ貯留手段３は、書き込みデータを記
憶する書き込みレジスタ５と、読み出しデータを記憶す
る読み出しレジスタ６と、書き込みレジスタ５、読み出
しレジスタ６を選択的にアンプ部２３と接続する第１の
切替えスイッチ７と、書き込みレジスタ５、読み出しレ
ジスタ６を選択的に後述する外部コンピュータ１５に接
続する第２の切替えスイッチ８と、外部コンピュータ１
５からのクロック信号に同期して切替えスイッチ７を書
き込みレジスタ５側または読み出しレジスタ６側に切り
替えるとともに、アンプ部２３にクロック信号に同期し
て信号処理をさせるコントローラ９と、外部コンピータ
１５からの制御信号を基に第２のスイッチ８を書き込み
レジスタ５側または読み出しレジスタ６側に切替えるコ
ントーロラ１０とを具備する。

【００１６】比較手段４は、書き込みレジスタ５に記憶
した書き込みデータと、読み出しレジスタ６に記憶した
読み出しデータとを取り込み両者が一致するか否かを判
断し、その結果を外部コンピュータ１５に送出する。

【００１７】外部コンピュータ１５は、全体の制御を行
うとともに、アドレス制御部２２に対してアドレス信号
を、コントローラ９に対して制御信号を、またコントロ
ーラ１０に対してクロック信号を各々送出し、さらに、
データ貯留手段３への書き込みデータの送出、データ貯
留手段３からの読み出しデータの取り込みを行う制御部
１６と、この制御部１６に書き込みデータの入力を行う
キーボード１７と、ＣＲＴディスプレイのような表示部
１８とを具備する。

【００１８】次に、本実施例のＰＲＯＭ１の動作を図２
をも参照して説明する。キーボード１７から書き込みデ
ータを入力すると、制御部１６はアドレス制御部２２に
対してアドレス信号を送り、またコントローラ９にクロ
ック信号を送り、コントローラ１０に対して制御信号を
送る。コントローラ９は、クロック信号に同期して第１
の切替えスイッチ７を書き込みレジスタ５側と読み出し
レジスタ６側に交互に接続する。コントローラ１０は第
２の切替えスイッチ８に対して切替え信号を送り第２の
切替えスイッチ８を書き込みレジスタ５側に接続し書き
込みモードとする。

【００１９】さらに、制御部１６は、書き込みデータを
書き込みモードとなったデータ貯留手段３に送出する。
これにより、書き込みデータは書き込みレジスタ５に記
憶された後、アンプ部２３で増幅されメモリセル２１に
記憶される。

【００２０】メモリセル２１に記憶された書き込みデー
タは、コントローラ９からのクロック信号に同期してア
ンプ部２３、第１の切替えスイッチ７を経て、読み出し
レジスタ６に読み出しデータとして記憶される。

【００２１】比較手段４は、書き込みレジスタ５に記憶
した書き込みデータと、読み出しレジスタ６に記憶した
読み出しデータとを取り込み（ＳＴ１）、両者の一致、
不一致を判断して（ＳＴ２）、その結果を制御部１６に
送出する。制御部１６は、比較手段４から両者が一致し
ている旨の結果を取り込んだとき、その旨を表示部１８
に送り表示に供するとともに、アドレス制御部２２に送
るアドレス信号の番地を＋１する（ＳＴ３）。このよう
にして、メモリセル２１の各番地に記憶した書き込みデ
ータの全てに対する確認が実行され、終了した段階（Ｓ
Ｔ４）で一連の確認動作が終了する。

【００２２】一方、ステップ２で、書き込みデータと、
読み出しデータとが不一致と判断された場合には、アン
プ部２３はもう一度、書き込みレジスタ５から書き込み
データを取り込み、メモリセル２１に対して再書き込み
を行う。以下、ステップ２で一致した旨の信号が出力さ
れるまで、再書き込みの動作をクロック信号に同期して
繰り返す。

【００２３】また、メモリセル２１に書き込んだデータ
を読み出すときには、制御部１６は制御信号をコントロ
ーラ１０に送る。コントローラ１０は第２の切替えスイ
ッチ８に対して切替え信号を送り第２の切替えスイッチ
８を読み出しレジスタ６側に接続し読み出しモードとす
る。読み出しデータはメモリセル２１から、アンプ部２
３、第１の切替えスイッチ７、読み出しレジスタ６、第
２の切替えスイッチ８を介して制御部１６に読み出され
る。

【００２４】上記の本実施例によれば、従来のＰＲＯＭ
に比べて外部へのアクセス回数が減るので、書き込み動
作を高速化することができる。

【００２５】本発明は、上述した実施例の他、その要旨
の範囲内で種々の変形が可能である。例えば、上記の実
施例では、コントローラ９はクロック信号に同期して第
１の切替えスイッチ７を書き込みレジスタ側または読み
出しレジスタ側に接続する場合について説明したが、こ
れは制御部からの制御信号に基づいて切替えスイッチ７
を必要に応じて切り替えるようにしてもよい。

【００２６】

【発明の効果】以上説明した本発明によれば、ＰＲＯＭ
自体にデータ貯留手段と、比較手段とを搭載したことに
より、システム上の書き込みフローを簡単化でき、また
外部とのアクセス回数が減るので、書き込み時間を高速
化することができ、しかもデータの信頼性を上げること
ができる半導体集積回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体集積回路を示す
ブロック図である。

【図２】本実施例の動作を示すフローチャートである。

【図３】従来のＰＲＯ及び外部コンピュータを示すブロ
ック図である。

【図４】従来例の動作を示すフローチャートである。

【符号の説明】

１ ＰＲＯＭ ３ データ貯留手段 ４ 比較手段 ５ 書き込みレジスタ ６ 読み出しレジスタ ２１ メモリセル

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データの記憶手段を有する集積化された
   半導体集積回路において、前記記憶手段に対する書き込
   みデータ、及び前記記憶手段からの読み出しデータを各
   々記憶するデータ貯留手段と、前記データ貯留手段に記
   憶した書き込みデータと、前記データ貯蔵手段から読み
   出した読み出しデータとが一致するか否かを判断し、そ
   の結果を送出する比較手段とを搭載したことを特徴とす
   る半導体集積回路。