JPH034546A - 半導体実装装置 - Google Patents

半導体実装装置

Info

Publication number
JPH034546A
JPH034546A JP14047689A JP14047689A JPH034546A JP H034546 A JPH034546 A JP H034546A JP 14047689 A JP14047689 A JP 14047689A JP 14047689 A JP14047689 A JP 14047689A JP H034546 A JPH034546 A JP H034546A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor element
board
pressed
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14047689A
Other languages
English (en)
Other versions
JPH0558660B2 (ja
Inventor
Tomohiko Suzuki
知彦 鈴木
Izumi Okamoto
岡本　泉
Masayoshi Mihata
御幡　正芳
Kenzo Hatada
畑田　賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14047689A priority Critical patent/JPH034546A/ja
Publication of JPH034546A publication Critical patent/JPH034546A/ja
Publication of JPH0558660B2 publication Critical patent/JPH0558660B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は各種電子機器に利用される半導体の実装装置に
関するものである。
従来の技術 従来の技術を第２図（ＩＬ）　（ｂ）とともに説明する
。
まず第２図（＆）に示すようにセラミック、ガラス。
ガラスエポキシ等よシなる配線基板１の導体配線２を有
する面に絶縁性の樹脂５を塗布する。導体配線２はｃｒ
−ムＵ、ム（１、ａｕ　、　ｉｔｏ等であり、樹脂６は
熱硬化型又は紫外、庫硬化型のエポキシ。
シリコン、アクリル等である。次に第２図（ｂ）に示す
ように半導体素子３の電゛匝４と導体配線２とを一致さ
せ、半導体素子３を加圧し、配線基板１に押し当てる。
電極４はムｌ、ムｕ、Ｃｕ等である。
この時、導体配線２上の、Ｒ脂６は周囲に押し出され、
半導体素子３の電極４と導体配線２は電気的に接触する
。次に半導体素子３を加圧体６によシ加圧した状態で上
部外方よシ紫外ｍｅを照射することに、よシ、半導体素
子３周縁の樹脂６を硬化させ、仮固定する。更に半導体
素子３を加圧しながら加熱することによ）、樹脂５全体
を硬化させ、この時半導体素子３の電極４と導体配線２
は樹脂６の接着力により電気的接続がなされ、・同時に
半導体素子３を配線基板１に固着することができる。
発明が解決しようとする課題 以上のように従来の技術では、半導体素子３の電極４を
配線基板１の導体配線２に直接接触させる方法であるた
め、多端子、狭ピッチの半導体素子３の実装に有利な方
法であるが、半導体素子３が加圧体６に対し傾きを生じ
た時半導体素子３は不均一に加圧され、そのひずみにょ
シ接読の信頼性が低下すると云う問題があった。
課題を解決するための手段 上記間厘点を解決するために本発明は、加圧部を加圧体
を０リングを介して押圧体で押圧する溝成としだもので
ある。
作用 上記溝成によれば、弾性体であるＯリングの圧縮ひずみ
によって加圧体で半導体素子を均一に加圧させることが
できるので、接、読の信頼性の高いものとなる。
実施ｅ２り 以下、本発明の一実施例を第１図（＆）　、（ｂ）とと
もに説明する。
まず第１図（２Ｌ）に示すように、セラミック、ガラス
、エポキシ等よりなる配線基板１１の半導体素子１３を
固着する部分にエポキシ、シリコン。
アクリｌし等よシなる絶縁性樹脂１５を塗布する。
なお配線基板１１上には導体配線１２が設けられている
。この導体配線１２ばｃｒ−ムＵ、ムｌ。
Ｉｔｏ等よりなる。次に第１図（ｂ）に示すように半導
体素子１３のムｅ、ムｕ、Ｃｕ　等よりなる突起状の電
極１４と導体配線１２を一致させ、加圧体１６によシ加
圧する。この時加圧体１６ばその押圧体１７との間にＯ
リング１８を介在させており０リング１８の弾性によっ
て半導体ｊ子１３の１頂きを吸収し、平行な状態で加圧
体１６で半導体素子１３を加圧している。なお、加圧体
１６はガラス、サファイア等の透明体で形成する。また
０リング１８はシリコン、フッ素ゴム、ＧＲ等の弾性体
よりなる。加圧によシ導体配虜１２上の樹脂１５は周囲
に押し出され、電極１４と導体配線１２が当接し、この
状態で加圧体１６を通して紫外線１９を照射し、これに
よって半導体素子１３の周碌部の支脂１６を硬化させ仮
固定する。更に半導体素子１３を加圧しながら加熱する
ことによっで半導体素子１３の電極１４と導体配線１２
の電気的接続と半導体素子１３の機械的保持が完了され
る。
なお、加圧体１６にＦｅ　、ムｌ　、　Ｃｕ　　等より
なるリング２０を設けることによシ、配線基板１１によ
り反射された紫外１線１９が０リング１８を劣下させ、
頑き吸収能力が低下することを防いでいる。
発明の効果 本発明の効果を以下に示す。
（１）半導体素子を均一に加圧することにより、半導体
素子に与えるひずみをなくすることができるとともに、
導体配置ｓとの接続の信頼性の高いものとすることがで
きる。
＋２）　　ｇ外虜の照射と加圧が簡易な、溝道で実現で
き、量産性に優れたものとなる。
【図面の簡単な説明】
第１図（２Ｌ）　、（ｂ）は本発明の一実施例の半導体
装置で用いる配線基板の断面図と加圧体部の断面図、第
２１Ｂ　（ａ）　、（ｂ）はともに従来の技術を示す断
面図である。 １１・・・・・・配７腺基板、１２・・・・・・導体配
線、１３・・・・・半導体素子、１４・・・・・・半導
体素子の電極、１６・・・・・・絶縁性の樹脂、１８・
・・・・・加圧体、１７・・・・・・加圧体の押圧体、
１８・・・・・・０リング、１９・・・・・・紫外１線
、２０・・・・・・金属リング。 ＭＩ図

Claims (1)

    【特許請求の範囲】
  1. 一端面が加圧面となり、他端面が紫外線の透照面となっ
    た加圧体と、この加圧体をＯリングを介して半導体素子
    に加圧する押圧体とを備えた半導体実装装置。
JP14047689A 1989-06-01 1989-06-01 半導体実装装置 Granted JPH034546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14047689A JPH034546A (ja) 1989-06-01 1989-06-01 半導体実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14047689A JPH034546A (ja) 1989-06-01 1989-06-01 半導体実装装置

Publications (2)

Publication Number Publication Date
JPH034546A true JPH034546A (ja) 1991-01-10
JPH0558660B2 JPH0558660B2 (ja) 1993-08-27

Family

ID=15269495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14047689A Granted JPH034546A (ja) 1989-06-01 1989-06-01 半導体実装装置

Country Status (1)

Country Link
JP (1) JPH034546A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296063A (en) * 1990-03-20 1994-03-22 Sharp Kabushiki Kaisha Method for mounting a semiconductor device
US5316610A (en) * 1991-12-26 1994-05-31 Matsushita Electric Industrial Co., Ltd. Bonding apparatus
WO2000011731A1 (en) * 1998-08-21 2000-03-02 Eveready Battery Company, Inc. Battery having printed label
US7186584B2 (en) 2002-03-06 2007-03-06 Seiko Epson Corporation Integrated circuit chip, electronic device and method of manufacturing the same, and electronic instrument
EP1993124A1 (en) * 2006-03-07 2008-11-19 Sony Chemical & Information Device Corporation Mounting method, board with electrical component, and electrical apparatus
JP2010178667A (ja) * 2009-02-05 2010-08-19 Nissin Frozen Foods Co Ltd 凍結調味液パック並びに凍結調味液パックを含む冷凍麺及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296063A (en) * 1990-03-20 1994-03-22 Sharp Kabushiki Kaisha Method for mounting a semiconductor device
US5316610A (en) * 1991-12-26 1994-05-31 Matsushita Electric Industrial Co., Ltd. Bonding apparatus
WO2000011731A1 (en) * 1998-08-21 2000-03-02 Eveready Battery Company, Inc. Battery having printed label
US7186584B2 (en) 2002-03-06 2007-03-06 Seiko Epson Corporation Integrated circuit chip, electronic device and method of manufacturing the same, and electronic instrument
EP1993124A1 (en) * 2006-03-07 2008-11-19 Sony Chemical & Information Device Corporation Mounting method, board with electrical component, and electrical apparatus
EP1993124A4 (en) * 2006-03-07 2009-04-01 Sony Chem & Inf Device Corp ATTACHING METHOD, PLATE WITH ELECTRICAL COMPONENT AND ELECTRICAL DEVICE
JP2010178667A (ja) * 2009-02-05 2010-08-19 Nissin Frozen Foods Co Ltd 凍結調味液パック並びに凍結調味液パックを含む冷凍麺及びその製造方法

Also Published As

Publication number Publication date
JPH0558660B2 (ja) 1993-08-27

Similar Documents

Publication Publication Date Title
GB2090071B (en) Bonding with a conductive adhesive
JPH05175280A (ja) 半導体装置の実装構造および実装方法
JPH04301817A (ja) 液晶表示装置とその製造方法
JPH036828A (ja) 半導体装置
JPH034546A (ja) 半導体実装装置
JP2903697B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH02122531A (ja) 電子部品の実装装置
JPH0777227B2 (ja) 半導体装置の製造方法
JPH07302973A (ja) 電子部品の製造方法
JPH02155257A (ja) 半導体実装装置
JPH01160029A (ja) 半導体装置
JPH0519306B2 (ja)
JPH034542A (ja) 半導体装置の製造方法
KR102091657B1 (ko) 지문 인식 모듈 제조방법
JP2847954B2 (ja) 半導体装置の製造方法
JP3031134B2 (ja) 電極の接続方法
JP2712757B2 (ja) ボンディングツール
JPS63240036A (ja) 半導体装置の製造方法
JP2523641B2 (ja) 半導体装置
JPS62252946A (ja) 半導体装置の製造方法
JPH10163799A (ja) 弾性表面波装置及びその製造方法
JPH0429339A (ja) 半導体装置
JPH0642502B2 (ja) 半導体装置の製造方法および装置
JP2004128259A (ja) 接合構造とこの接合構造を備えた電子機器
JPH02110950A (ja) 半導体装置