JPS63240036A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63240036A JPS63240036A JP7464787A JP7464787A JPS63240036A JP S63240036 A JPS63240036 A JP S63240036A JP 7464787 A JP7464787 A JP 7464787A JP 7464787 A JP7464787 A JP 7464787A JP S63240036 A JPS63240036 A JP S63240036A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor chip
- chip
- semiconductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000011347 resin Substances 0.000 claims abstract description 30
- 229920005989 resin Polymers 0.000 claims abstract description 30
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 4
- 238000001723 curing Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関し、特にメモリーモ
ジュール、ＬＥＤ アレー、イメージセンサ−等の高
密度なマルチチップ実装に関するものである。
ジュール、ＬＥＤ アレー、イメージセンサ−等の高
密度なマルチチップ実装に関するものである。
従来の技術
従来の技術を第２図とともに説明する。
まず第２図ａに示す様に、ガラス等よりなる配線基板２
１の導体配線２２を有した面の、第１の半導体チップが
搭載される領域に、光硬化性の接続樹脂２３ｆ、塗布す
る。次に第２図すのごとく、Ａｕ等よりなる突起電極２
６を有した、第１の半導体チップ２４を、突起電極２５
と導体配線２２が一致する様に配線基板２１に加圧ツー
ル２６により加圧する。
１の導体配線２２を有した面の、第１の半導体チップが
搭載される領域に、光硬化性の接続樹脂２３ｆ、塗布す
る。次に第２図すのごとく、Ａｕ等よりなる突起電極２
６を有した、第１の半導体チップ２４を、突起電極２５
と導体配線２２が一致する様に配線基板２１に加圧ツー
ル２６により加圧する。
次に半導体チップ２４を加圧した状態で配線基板２１の
裏面より第１の半導体チップより十分広い領域に光照射
２７し、接続樹脂２３を硬化し、第２図Ｃに示す様に、
第１の半導体チップ２４を配線基板２１に固着するとと
もに半導体チップ２４の突起電極２６と導体配線２２を
電気的に接続する。次に第２図ｄに示す様に、第１の半
導体チップ２４の接続と同様の方法で第２の半導体チツ
ブ２８を配線基板２１に接続しマルチチップの実装を行
うものである。
裏面より第１の半導体チップより十分広い領域に光照射
２７し、接続樹脂２３を硬化し、第２図Ｃに示す様に、
第１の半導体チップ２４を配線基板２１に固着するとと
もに半導体チップ２４の突起電極２６と導体配線２２を
電気的に接続する。次に第２図ｄに示す様に、第１の半
導体チップ２４の接続と同様の方法で第２の半導体チツ
ブ２８を配線基板２１に接続しマルチチップの実装を行
うものである。
発明が解決しようとする問題点
前述した従来の技術では、接続樹脂の硬化時に。
半導体チップより十分広い領域に光照射するため。
次に示す問題点がある。
（１）半導体チップの周囲にはみ出した接続樹脂も硬化
される為、隣接する半導体テップとのギャップ（第２図
ｄの２９）ｆｒ、１Ｈ〜２１１Ｉ１以上にする必要が、
半導体チップの実装密度が低い。
される為、隣接する半導体テップとのギャップ（第２図
ｄの２９）ｆｒ、１Ｈ〜２１１Ｉ１以上にする必要が、
半導体チップの実装密度が低い。
（２） （１）の理由により配線基板が大きくなり、
コストの高いものとなる。
コストの高いものとなる。
（３）第１の半導体チップからはみ出た接続樹脂が、隣
接する半導体チップと接続する導体配線に達した場合は
その部分まで硬化される為、そこに接続された半導体チ
ップの接続部は接触抵抗が高く、信頼性が低い。
接する半導体チップと接続する導体配線に達した場合は
その部分まで硬化される為、そこに接続された半導体チ
ップの接続部は接触抵抗が高く、信頼性が低い。
（４） ＬＥＤ プリンターのＬＥＤ アレー等で
は、半導体チップ間を、数十ミクロン以下にする必要が
あり、適用が困難である。
は、半導体チップ間を、数十ミクロン以下にする必要が
あり、適用が困難である。
問題点を解決するための手段
本発明は前記問題点を解決するために、接続樹脂に光照
射する時にマスクを用い、半導体チップの周囲にはみ出
した樹脂は硬化しないようにしたものである。
射する時にマスクを用い、半導体チップの周囲にはみ出
した樹脂は硬化しないようにしたものである。
すなわち１本発明の半導体装置の製造方法は、第１の主
面に導体配線を有した絶縁性透明基板の半導体素子を設
置する領域に光硬化性絶縁樹脂と塗布する工程と、前記
導体配線と前記半導体素子の電極を一致させかつ前記電
極が前記導体配線に接触するように前記半導体素子を前
記絶縁性透明基板に加圧する工程と、前記半導体素子を
前記絶縁性透明基板に加圧した状態で、前記絶縁性透明
基板の第２の主面工り、マスクを用いて前記半導体素子
の面積以下の領域に光照射し、前記光硬化性絶縁樹脂を
硬化し、前記半導体素子を前記絶縁性透明基板に固着す
ると共に、前記半導体素子の電極と前記導体配線を電気
的に接続する工程を備えてなるものである。
面に導体配線を有した絶縁性透明基板の半導体素子を設
置する領域に光硬化性絶縁樹脂と塗布する工程と、前記
導体配線と前記半導体素子の電極を一致させかつ前記電
極が前記導体配線に接触するように前記半導体素子を前
記絶縁性透明基板に加圧する工程と、前記半導体素子を
前記絶縁性透明基板に加圧した状態で、前記絶縁性透明
基板の第２の主面工り、マスクを用いて前記半導体素子
の面積以下の領域に光照射し、前記光硬化性絶縁樹脂を
硬化し、前記半導体素子を前記絶縁性透明基板に固着す
ると共に、前記半導体素子の電極と前記導体配線を電気
的に接続する工程を備えてなるものである。
作 用
本発明においては、半導体素子の周囲にはみ出した樹脂
は硬化しないため、隣接する半導体素子を非常に狭い間
隔で配線基板に接続できる。
は硬化しないため、隣接する半導体素子を非常に狭い間
隔で配線基板に接続できる。
実施例
本発明の一実施例を第１図とともに説明する。
まず、第１図ａに示す様に、ガラス、エポキシ。
アクリル等よりなる配線基板１の導体配線２を有する面
の後に半導体チップが搭載される領域に光硬化性の接続
樹脂３ｆ、塗布する。導体配線２は。
の後に半導体チップが搭載される領域に光硬化性の接続
樹脂３ｆ、塗布する。導体配線２は。
Ｉ Ｔｏ 、 Ｃｒ −Ａｕ 、 Ａｌ１等よりなり、
厚みは０．１μｍ〜１ｏＩＩｘｎ程度である。接続樹脂
３は、アクリル、エポキシ、シリコーン等であり導体配
線２が。
厚みは０．１μｍ〜１ｏＩＩｘｎ程度である。接続樹脂
３は、アクリル、エポキシ、シリコーン等であり導体配
線２が。
ＩＴＯ以外の場合は不透明である為、光硬化と常温硬化
または加熱硬化の併用タイプを用いる。
または加熱硬化の併用タイプを用いる。
接続樹脂３の塗布の方法は、ディスペンス、印刷等を用
いる。この時、接続樹脂３が隣接する半導体チップを接
続する導体配線２′に達してもかまわない。また、本実
施例では、接続する半導体チップ毎に接続樹脂３を塗布
する方法であるが、最初に配線基板１内の半導体チップ
を搭載する領域全部に塗布する方法でもよい。
いる。この時、接続樹脂３が隣接する半導体チップを接
続する導体配線２′に達してもかまわない。また、本実
施例では、接続する半導体チップ毎に接続樹脂３を塗布
する方法であるが、最初に配線基板１内の半導体チップ
を搭載する領域全部に塗布する方法でもよい。
次に第１図すに示す様に、突起電極６を有した第１の半
導体チップ４を突起電極５と導体配線２が一致する様に
配線基板１に設置し、加圧ツール６に加圧する。突起電
極６は、１０ ｐｍＪ３〜６０μｍロ程度であり、厚み
は１μｍ〜３０μｍ程度である。
導体チップ４を突起電極５と導体配線２が一致する様に
配線基板１に設置し、加圧ツール６に加圧する。突起電
極６は、１０ ｐｍＪ３〜６０μｍロ程度であり、厚み
は１μｍ〜３０μｍ程度である。
材質はＡｕ 、 Ｃｕ 、 Ａ１等を用いる。半導体チ
ップ４の加圧力は６〜１６ｏｆ／電極である。半導体テ
ップ４の加圧時に、導体配線２上にあった接続樹脂３は
周囲に押し出され、突起電極６と導体配線２は電気的に
接触する。また、第１の半導体テップ４の周囲にはみ出
した接続樹脂３は隣接する半導体チップの搭載領域にま
で達する。
ップ４の加圧力は６〜１６ｏｆ／電極である。半導体テ
ップ４の加圧時に、導体配線２上にあった接続樹脂３は
周囲に押し出され、突起電極６と導体配線２は電気的に
接触する。また、第１の半導体テップ４の周囲にはみ出
した接続樹脂３は隣接する半導体チップの搭載領域にま
で達する。
次に、配線基板１の半導体チップを設置しない面に、第
１の半導体チップ４の周囲にはみ出した接続樹脂３に、
後に照射する光があたらない様なしゃへい部を有したマ
スク７を設置した後、たとえば紫外光８′ｆ、照射し、
第１の半導体チップ４の接続樹脂３を硬化し、第１の半
導体チップ４ｆｒ、配線基板１に固着するとともに第１
の半導体チップ４の突起電極５と導体配線２全電気的に
接続する。
１の半導体チップ４の周囲にはみ出した接続樹脂３に、
後に照射する光があたらない様なしゃへい部を有したマ
スク７を設置した後、たとえば紫外光８′ｆ、照射し、
第１の半導体チップ４の接続樹脂３を硬化し、第１の半
導体チップ４ｆｒ、配線基板１に固着するとともに第１
の半導体チップ４の突起電極５と導体配線２全電気的に
接続する。
この時、第１の半導体チップ４の周囲にはみ出した接続
樹脂３は、マスク７により光を遮閉される為、硬化され
ない。マスク７は、Ｎ１ やステンレス等の金属枚ある
いはフォトマスク等を用いる。
樹脂３は、マスク７により光を遮閉される為、硬化され
ない。マスク７は、Ｎ１ やステンレス等の金属枚ある
いはフォトマスク等を用いる。
光照射の時間は、０．５秒〜５秒程度である。また導体
配線がＣｒ −Ａｕ等の不透明な場合は、光と常温硬化
の併用タイプを用いることにより完全に硬化する。
配線がＣｒ −Ａｕ等の不透明な場合は、光と常温硬化
の併用タイプを用いることにより完全に硬化する。
次に第１図ｄに示す様に、第２の半導体チップ９を、第
１の半導体チップと同様の方法で接続する。この時、第
１の半導体チップ４の周囲にはみ出た接続樹脂３は硬化
していない為、第１の半導体チップ４と第２の半導体チ
ップ９の間隔は従来のように広くする必要がなく、半導
体チップの外形寸法に制約されるだけであり、５μｍ程
度まで小さくすることができる。
１の半導体チップと同様の方法で接続する。この時、第
１の半導体チップ４の周囲にはみ出た接続樹脂３は硬化
していない為、第１の半導体チップ４と第２の半導体チ
ップ９の間隔は従来のように広くする必要がなく、半導
体チップの外形寸法に制約されるだけであり、５μｍ程
度まで小さくすることができる。
発明の効果
本発明では、半導体チップの周囲にはみ出した接続樹脂
は、マスクにより光を遮閉し、硬化しない方法であるた
め、次に示す効果がある。
は、マスクにより光を遮閉し、硬化しない方法であるた
め、次に示す効果がある。
（１） 隣接する半導体チップとの間隔を数μｍ程度
まで小さくすることができる為実装密度が高い。
まで小さくすることができる為実装密度が高い。
（２） （１）の理由に工り、配線基板を小さくする
ことができコストが安い。
ことができコストが安い。
（３）隣接する半導体チップの間隔を狭くすることがで
きる為、半導体チップ間の導体配線長を短くすることが
でき、信号のスピードが速い。
きる為、半導体チップ間の導体配線長を短くすることが
でき、信号のスピードが速い。
したがって、メモリーモジュールやコンピュータ用のモ
ジュールに有効である。
ジュールに有効である。
（４） 半導体チップの間隔全数十ミクロン以下にす
る必要のあるＬＥＤプリンターのＬＥＤアレー等への適
用が可能となり、適用範囲が広い。
る必要のあるＬＥＤプリンターのＬＥＤアレー等への適
用が可能となり、適用範囲が広い。
第１図は本発明の一実施例方法を示す工程断面図、第２
図は従来の方法を示す工程断面図である。 １・・・・・・配線基板、２．２’ ・・・・・・導体
配線、３・・・・・・接続樹脂、４，９・・・・・・半
導体チップ、５，１０・・・・・・突起電極、６・・・
・・・加圧ツール、了・・・・・・マスク、８・・・・
・・光照射。
図は従来の方法を示す工程断面図である。 １・・・・・・配線基板、２．２’ ・・・・・・導体
配線、３・・・・・・接続樹脂、４，９・・・・・・半
導体チップ、５，１０・・・・・・突起電極、６・・・
・・・加圧ツール、了・・・・・・マスク、８・・・・
・・光照射。
Claims (1)
- 第１の主面に導体配線を有した絶縁性透明基板の半導体
素子を設置する領域に光硬化性絶縁樹脂を塗布する工程
と、前記導体配線と前記半導体素子の電極を一致させか
つ前記電極が前記導体配線に接触する様に前記半導体素
子を前記絶縁性透明基板に加圧する工程と、前記半導体
素子と前記絶縁性透明基板に加圧した状態で、前記絶縁
性透明基板の第２の主面より、マスクを用いて前記半導
体素子の面積以下の領域に光照射し、前記光硬化性絶縁
樹脂を硬化し、前記半導体素子を前記絶縁性透明基板に
固着すると共に、前記半導体素子の電極と前記導体配線
を電気的に接続する工程を備えてなる半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7464787A JPH0656862B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7464787A JPH0656862B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63240036A true JPS63240036A (ja) | 1988-10-05 |
| JPH0656862B2 JPH0656862B2 (ja) | 1994-07-27 |
Family
ID=13553224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7464787A Expired - Fee Related JPH0656862B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0656862B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03159197A (ja) * | 1989-11-16 | 1991-07-09 | Matsushita Electric Ind Co Ltd | フリップチップのボンディング装置およびボンディング方法 |
| JP2015061008A (ja) * | 2013-09-20 | 2015-03-30 | パナソニック株式会社 | ボンディング装置 |
-
1987
- 1987-03-27 JP JP7464787A patent/JPH0656862B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03159197A (ja) * | 1989-11-16 | 1991-07-09 | Matsushita Electric Ind Co Ltd | フリップチップのボンディング装置およびボンディング方法 |
| JP2015061008A (ja) * | 2013-09-20 | 2015-03-30 | パナソニック株式会社 | ボンディング装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0656862B2 (ja) | 1994-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2985640B2 (ja) | 電極接続体及びその製造方法 | |
| KR100244047B1 (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JPS63240036A (ja) | 半導体装置の製造方法 | |
| JPS62281360A (ja) | 半導体装置の製造方法 | |
| JPH05102343A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| JP2663649B2 (ja) | マルチチップ実装方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| KR960001811A (ko) | 이방성 도전 접착제를 사용한 집적회로 실장 방법 | |
| JPH012331A (ja) | 半導体装置の製造方法 | |
| JPH084101B2 (ja) | 半導体装置の製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPH01160029A (ja) | 半導体装置 | |
| JP3031134B2 (ja) | 電極の接続方法 | |
| JP2523641B2 (ja) | 半導体装置 | |
| JPH0671027B2 (ja) | 半導体素子の実装方法 | |
| JPH07283269A (ja) | 回路基板の電極パタ−ンとバンプ電極パタ−ンとのボンディング方法 | |
| JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
| JP2827565B2 (ja) | 半導体装置の製造方法 | |
| JP2712654B2 (ja) | 電子部品の実装構造及び製造方法 | |
| JP2596633B2 (ja) | 半導体素子の実装方法 | |
| JPH0642502B2 (ja) | 半導体装置の製造方法および装置 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JP2567866B2 (ja) | 半導体装置 | |
| JPS63227029A (ja) | 半導体装置の製造方法 | |
| JPH0671028B2 (ja) | 半導体素子の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |