JPH034542A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH034542A JPH034542A JP14047889A JP14047889A JPH034542A JP H034542 A JPH034542 A JP H034542A JP 14047889 A JP14047889 A JP 14047889A JP 14047889 A JP14047889 A JP 14047889A JP H034542 A JPH034542 A JP H034542A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- elements
- wiring
- board
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000011347 resin Substances 0.000 claims abstract description 32
- 229920005989 resin Polymers 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000009461 vacuum packaging Methods 0.000 claims abstract description 7
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 abstract description 8
- 230000001070 adhesive effect Effects 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000012423 maintenance Methods 0.000 abstract 1
- 238000001723 curing Methods 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 4
- 239000004677 Nylon Substances 0.000 description 3
- 239000004743 Polypropylene Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920001778 nylon Polymers 0.000 description 3
- -1 polypropylene Polymers 0.000 description 3
- 229920001155 polypropylene Polymers 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、各種電子機器に利用される半導体装置の製造
方法に関するものである。
方法に関するものである。
従来の技術
従来の技術を第２図（ａ）・〜（ｃ）とともに説明する
。
。
まず、第２図（ａ）に示すように、セラミック、ガラス
、エポキシ等よりなる配線基板１の半導体素子３を固着
する部分に（導体配線２上を含んで）エポキシ、シリコ
ーン、アクリル等よりなる絶縁性のある樹脂６を塗布す
る。導体配線２は、０ｒ−４ｕ。
、エポキシ等よりなる配線基板１の半導体素子３を固着
する部分に（導体配線２上を含んで）エポキシ、シリコ
ーン、アクリル等よりなる絶縁性のある樹脂６を塗布す
る。導体配線２は、０ｒ−４ｕ。
ムｌ 、 ｉｔｏ 等よりなる。次に第２図（ｂ）に示
すように、半導体素子３の突起状の電極４と導体配線２
を一致させ、半導体素子３を配線基板１に加圧体６によ
り加圧する。電極４はに７１．ムｕ 、 Ｃｕ 等で
ある。この時、導体配線２上の樹脂６は周囲に押し出さ
れ、上部より紫外線８を照射することによって半導体素
子３の周縁部の樹脂６を硬化させ反固定する。上記の方
法で複数個の半導体素子３が仮固定された配線基板１を
第２図（０）に示すように、ナイロン、ポリプロピレン
等からなる真空袋７に入れ、真空包装し、複数個の半導
体素子３全てに大気圧による均等な圧力を６口える。こ
の状態のまま加熱することによって樹脂６全体を硬化さ
せ、その接着力により半導体素子３の電極４と導体配線
２の電気的接続と半導体素子３の機械的保持が完了され
る。
すように、半導体素子３の突起状の電極４と導体配線２
を一致させ、半導体素子３を配線基板１に加圧体６によ
り加圧する。電極４はに７１．ムｕ 、 Ｃｕ 等で
ある。この時、導体配線２上の樹脂６は周囲に押し出さ
れ、上部より紫外線８を照射することによって半導体素
子３の周縁部の樹脂６を硬化させ反固定する。上記の方
法で複数個の半導体素子３が仮固定された配線基板１を
第２図（０）に示すように、ナイロン、ポリプロピレン
等からなる真空袋７に入れ、真空包装し、複数個の半導
体素子３全てに大気圧による均等な圧力を６口える。こ
の状態のまま加熱することによって樹脂６全体を硬化さ
せ、その接着力により半導体素子３の電極４と導体配線
２の電気的接続と半導体素子３の機械的保持が完了され
る。
発明が解決しようとする課題
以上のように従来の技術では、半導体素子３の電極４を
配線基板１の導体配線２に直接接触させる方法であるた
め、多端子、狭ピッチの半導体素子３のパッケージング
に有利な方法である。また、樹脂を熱硬化させる時、真
空包装状態で作用する大気圧の力で配線基板１上に仮固
定された複数個の半導体素子３全てに対して均等に加圧
しているので、簡易に加圧できるので量産性に優れ、か
つ高温時にいったん樹脂５の接着力が低下する際の導体
配線２と半導体素子３の電極４の電気的な接触が保持で
き、さらに、半導体素子３が加圧体６により加圧された
時生じたひずみを樹脂５の接着力の低下により解消する
事ができ、しかも大気圧の均等加圧で半導体素子３にひ
ずみを生じさせないので、真空包装の開封後も安定な導
体配線２と半導体素子３の電気的な接触が保持できる。
配線基板１の導体配線２に直接接触させる方法であるた
め、多端子、狭ピッチの半導体素子３のパッケージング
に有利な方法である。また、樹脂を熱硬化させる時、真
空包装状態で作用する大気圧の力で配線基板１上に仮固
定された複数個の半導体素子３全てに対して均等に加圧
しているので、簡易に加圧できるので量産性に優れ、か
つ高温時にいったん樹脂５の接着力が低下する際の導体
配線２と半導体素子３の電極４の電気的な接触が保持で
き、さらに、半導体素子３が加圧体６により加圧された
時生じたひずみを樹脂５の接着力の低下により解消する
事ができ、しかも大気圧の均等加圧で半導体素子３にひ
ずみを生じさせないので、真空包装の開封後も安定な導
体配線２と半導体素子３の電気的な接触が保持できる。
樹脂６は紫外線硬化に加え熱硬化性でもあるので硬化温
度が高い程、収縮力が増加する性質があるのであるが、
ナイロン、ポリプロピレン等の真空袋７は、耐熱性が低
いため、樹脂６の十分な収縮力が得られず、この結果導
体配線と半導体素子３の電気的接読の信頼性が悪いとい
う問題があった。
度が高い程、収縮力が増加する性質があるのであるが、
ナイロン、ポリプロピレン等の真空袋７は、耐熱性が低
いため、樹脂６の十分な収縮力が得られず、この結果導
体配線と半導体素子３の電気的接読の信頼性が悪いとい
う問題があった。
課題を解決するための手段
そこで、前記問題点を解決する本発明の技術的な手段は
、真空包装状態で半導体素子のひずみをなくし硬化させ
た後、真空包装を開梱して樹脂の十分な収縮力を得られ
る高温で再び熱硬化を行うものである。
、真空包装状態で半導体素子のひずみをなくし硬化させ
た後、真空包装を開梱して樹脂の十分な収縮力を得られ
る高温で再び熱硬化を行うものである。
作用
上記方法により、配線基板と半導体素子の電気的接触を
保持するに十分な樹脂の収縮力を得る事ができ、電気的
接続の信頼性に優れたものＫなる。
保持するに十分な樹脂の収縮力を得る事ができ、電気的
接続の信頼性に優れたものＫなる。
実施例
以下、本発明の一実施例を第１図（ＩＬ）〜（ｄ）とと
もに説明する。
もに説明する。
まず、第１図ｅ）に示すように、セラミック、ガラス、
エポキシ等よりなる配線基板１１の後に半導体素子１３
を固着する部分に（導体配線１２上を含んで）エポキシ
、シリコーン、アクリル等よりなる絶縁性のある樹脂１
６を塗布する。導体配線１２はＣｒ−ムｕ 、 ｈ６
、 ｉｔｏ 等よりなる。次に第１図（′ｂ）に示す
ように、半導体素子１３の突起状の電極１４と導体配線
１２を一致させ半導体素子１３を配線基板１１に加圧体
１６により加圧する。
エポキシ等よりなる配線基板１１の後に半導体素子１３
を固着する部分に（導体配線１２上を含んで）エポキシ
、シリコーン、アクリル等よりなる絶縁性のある樹脂１
６を塗布する。導体配線１２はＣｒ−ムｕ 、 ｈ６
、 ｉｔｏ 等よりなる。次に第１図（′ｂ）に示す
ように、半導体素子１３の突起状の電極１４と導体配線
１２を一致させ半導体素子１３を配線基板１１に加圧体
１６により加圧する。
電極１４はＡ７Ｉ、 Ａｕ 、 Ｃｕ 等である。この
時、導体配線１２上の樹脂１５は周囲に押し出され、上
部より紫外、腺１８を照射することによって半導体素子
１３０周縁部の樹脂１６を硬化させ仮固定する。上記の
方法で複数個の半導体素子１３が仮固定された配線基板
１１を第１図（Ｃ）に示すように、ナイロン、ポリプロ
ピレン等からなる真空袋１７に入れ、真空包装し、複数
個の半導体素子１３全てに大気圧による均等な圧力を加
える。この状態のまま加熱することによって樹脂１６全
体１［化させ、その接着力により半導体素子１３の電匣
１４と導体配線１２の電気的接、続と半導体素子１３の
機械的保持を行ったのち、真空包装を開梱し、第１図ｆ
ｄｌのような真空袋を除去した状態で再びより高温にて
硬化を行い、その接着力を強くする。尚、硬化する温度
は真空包装状態での硬化温度と同温度もしくは低温でも
可能であるが、高温にて行う。
時、導体配線１２上の樹脂１５は周囲に押し出され、上
部より紫外、腺１８を照射することによって半導体素子
１３０周縁部の樹脂１６を硬化させ仮固定する。上記の
方法で複数個の半導体素子１３が仮固定された配線基板
１１を第１図（Ｃ）に示すように、ナイロン、ポリプロ
ピレン等からなる真空袋１７に入れ、真空包装し、複数
個の半導体素子１３全てに大気圧による均等な圧力を加
える。この状態のまま加熱することによって樹脂１６全
体１［化させ、その接着力により半導体素子１３の電匣
１４と導体配線１２の電気的接、続と半導体素子１３の
機械的保持を行ったのち、真空包装を開梱し、第１図ｆ
ｄｌのような真空袋を除去した状態で再びより高温にて
硬化を行い、その接着力を強くする。尚、硬化する温度
は真空包装状態での硬化温度と同温度もしくは低温でも
可能であるが、高温にて行う。
発明の効果
本発明の効果を以下に示す。
（１）真空包装により複数個の半導体素子を大気圧を利
用して、簡易に、均等に加圧した状態で熱硬化すること
により、半導体素子に与えるひずみをなくすことができ
、さらに真空袋を開梱後に、真空包装状態のままでの硬
化温度よりさらに高温で硬化することで、樹脂の接着力
が強くなるので、高信頼性を得ることができ、かつ、高
温硬化する事により、硬化時間が短縮でき生産性が向上
する。
用して、簡易に、均等に加圧した状態で熱硬化すること
により、半導体素子に与えるひずみをなくすことができ
、さらに真空袋を開梱後に、真空包装状態のままでの硬
化温度よりさらに高温で硬化することで、樹脂の接着力
が強くなるので、高信頼性を得ることができ、かつ、高
温硬化する事により、硬化時間が短縮でき生産性が向上
する。
（２） 真空包装材の熱容量が小さく、また再加熱時
は真空包装材のような加圧治具が不要であるため、熱硬
化時の昇温時間、冷却時間を短かくでき、生産性が向上
する。
は真空包装材のような加圧治具が不要であるため、熱硬
化時の昇温時間、冷却時間を短かくでき、生産性が向上
する。
第１図（ａｌ〜（ｄ）は、本発明の半導体装置の製造方
法の一実施例を示す各工程の断面図で、第２図（ＩＬ）
・〜（ｃ）ｆｉ従来の技術を示す各工程の断面図である
。 １１・・・・・・配線基板、１２・・・・・・導体配線
、１３・・・・・半導体素子、１４・・・・・・半導体
素子の７層、１６・・・・・・絶縁性の樹脂、１６・・
・・・加圧体、１７・・・・・真空袋、１８・・・・・
・紫外線。
法の一実施例を示す各工程の断面図で、第２図（ＩＬ）
・〜（ｃ）ｆｉ従来の技術を示す各工程の断面図である
。 １１・・・・・・配線基板、１２・・・・・・導体配線
、１３・・・・・半導体素子、１４・・・・・・半導体
素子の７層、１６・・・・・・絶縁性の樹脂、１６・・
・・・加圧体、１７・・・・・真空袋、１８・・・・・
・紫外線。
Claims (2)
- （１）導体配線を有した配線基板上に樹脂により半導体
素子を接着し、前記半導体素子の電極と前記配線基板の
導体配線を圧接させた状態で前記半導体素子と配線基板
を真空包装して気圧により加圧し、この加圧状態で前記
樹脂の熱硬化を行い、さらに前記真空包装を開梱後、前
記熱硬化の温度より高い温度で前記樹脂の熱硬化を行う
半導体装置の製造方法。 - （２）半導体素子の電極が突起電極である請求項１記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14047889A JPH034542A (ja) | 1989-06-01 | 1989-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14047889A JPH034542A (ja) | 1989-06-01 | 1989-06-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH034542A true JPH034542A (ja) | 1991-01-10 |
Family
ID=15269543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14047889A Pending JPH034542A (ja) | 1989-06-01 | 1989-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034542A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03195033A (ja) * | 1989-12-25 | 1991-08-26 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2010153434A (ja) * | 2008-12-24 | 2010-07-08 | Murata Mfg Co Ltd | 電子部品の製造方法及び製造装置 |
| WO2015053149A1 (ja) * | 2013-10-10 | 2015-04-16 | 日東電工株式会社 | 電子デバイスパッケージの製造方法及び電子デバイスの封止方法 |
| JP2017105527A (ja) * | 2015-12-01 | 2017-06-15 | 信越化学工業株式会社 | 半導体封止用硬化性樹脂シートの梱包方法及び半導体封止用硬化性樹脂シートの梱包体 |
-
1989
- 1989-06-01 JP JP14047889A patent/JPH034542A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03195033A (ja) * | 1989-12-25 | 1991-08-26 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2010153434A (ja) * | 2008-12-24 | 2010-07-08 | Murata Mfg Co Ltd | 電子部品の製造方法及び製造装置 |
| WO2015053149A1 (ja) * | 2013-10-10 | 2015-04-16 | 日東電工株式会社 | 電子デバイスパッケージの製造方法及び電子デバイスの封止方法 |
| JP2017105527A (ja) * | 2015-12-01 | 2017-06-15 | 信越化学工業株式会社 | 半導体封止用硬化性樹脂シートの梱包方法及び半導体封止用硬化性樹脂シートの梱包体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW513898B (en) | Method of manufacturing bump-component mounted body and device for manufacturing the same | |
| US5221642A (en) | Lead-on-chip integrated circuit fabrication method | |
| US5654877A (en) | Lead-on-chip integrated circuit apparatus | |
| US6080603A (en) | Fixtures and methods for lead bonding and deformation | |
| MY116860A (en) | Thermocompressing bonding method and thermocompressing bonding apparatus | |
| JPH034542A (ja) | 半導体装置の製造方法 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JPH0519306B2 (ja) | ||
| JP2903697B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPH034546A (ja) | 半導体実装装置 | |
| JP2001126851A (ja) | 半導体ウエハーにおけるヒータ装置およびその製造方法 | |
| JPS6389313A (ja) | 電子部品の金型樹脂成形法 | |
| JP2597244B2 (ja) | 半導体装置の製造方法 | |
| JP2569781B2 (ja) | ヒートシンク用加圧治具 | |
| JPH0244742A (ja) | 半導体装置の製造方法 | |
| JPH04254343A (ja) | 半導体装置の実装方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JP2847954B2 (ja) | 半導体装置の製造方法 | |
| JPH10163799A (ja) | 弾性表面波装置及びその製造方法 | |
| JPH0482240A (ja) | 半導体装置の製造方法 | |
| JPS61180465A (ja) | リ−ド接続方法 | |
| JPS63293839A (ja) | 半導体装置 | |
| JPH03290983A (ja) | Ｌｅｄ表示素子の製造方法 | |
| TW301792B (en) | Tape automated bonding method and structure thereof | |
| JPH03129843A (ja) | マルチチップ実装方法 |