JPH0642502B2 - 半導体装置の製造方法および装置 - Google Patents
半導体装置の製造方法および装置Info
- Publication number
- JPH0642502B2 JPH0642502B2 JP63264368A JP26436888A JPH0642502B2 JP H0642502 B2 JPH0642502 B2 JP H0642502B2 JP 63264368 A JP63264368 A JP 63264368A JP 26436888 A JP26436888 A JP 26436888A JP H0642502 B2 JPH0642502 B2 JP H0642502B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- tool
- pressurizing
- elastic body
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロコンピュータ、ゲートアレイ、サー
マルヘッドドライバーＩＣなどの多電極、狭ピッチのＬ
ＳＩチップの実装に利用される半導体装置の製造方法お
よび装置に関するものである。
マルヘッドドライバーＩＣなどの多電極、狭ピッチのＬ
ＳＩチップの実装に利用される半導体装置の製造方法お
よび装置に関するものである。
従来の技術 この種の半導体装置の製造方法に関する従来の技術を第
２図にもとづいて説明する。
２図にもとづいて説明する。
まず第２図(a)に示すように、セラミック、ガラスなど
よりなる配線基板３を基台４に設置する。次に配線基板
３の導体配線２を有した面に、紫外線硬化性あるいは熱
硬化性などの接着樹脂１を塗布する。導体配線２は、Ｃ
ｒ−Ａｕ，Ａｌ，ＩＴＯ、厚膜Ａｕペーストなどを利用
する。次に第２図(b)に示すようにＡｕなどよりなる突
起電極６を有したＬＳＩチップ５を、突起電極６と導体
配線２が一致するように、配線基板３における接着樹脂
１が塗布された領域に設置する。次に第２図(c)に示す
ように、ＬＳＩチップ５より十分大きい寸法のガラスな
どの板状の加圧ツール11にてＬＳＩチップ５を加圧す
る。このとき、導体配線２の上の接着樹脂１は周囲に押
し出され、ＬＳＩチップ５の突起電極６と導体配線２は
接触する。この状態で接着樹脂１を硬化し、ＬＳＩチッ
プ５の配線基板３への固着と、ＬＳＩチップ５の突起電
極６と導体配線２との電気的接続を同時に行うものであ
る。
よりなる配線基板３を基台４に設置する。次に配線基板
３の導体配線２を有した面に、紫外線硬化性あるいは熱
硬化性などの接着樹脂１を塗布する。導体配線２は、Ｃ
ｒ−Ａｕ，Ａｌ，ＩＴＯ、厚膜Ａｕペーストなどを利用
する。次に第２図(b)に示すようにＡｕなどよりなる突
起電極６を有したＬＳＩチップ５を、突起電極６と導体
配線２が一致するように、配線基板３における接着樹脂
１が塗布された領域に設置する。次に第２図(c)に示す
ように、ＬＳＩチップ５より十分大きい寸法のガラスな
どの板状の加圧ツール11にてＬＳＩチップ５を加圧す
る。このとき、導体配線２の上の接着樹脂１は周囲に押
し出され、ＬＳＩチップ５の突起電極６と導体配線２は
接触する。この状態で接着樹脂１を硬化し、ＬＳＩチッ
プ５の配線基板３への固着と、ＬＳＩチップ５の突起電
極６と導体配線２との電気的接続を同時に行うものであ
る。
接着樹脂１の硬化は、配線基板３および基台４が透明な
材質の場合は、基台４側から紫外線を照射することによ
り行う。配線基板３および基台４が不透明な材質の場合
は、加圧ツール11にガラスなどの透明な材質のものを用
い、加圧ツール11側から紫外線を照射して、まず接着樹
脂１におけるＬＳＩチップ５の周囲にはみ出た部分の硬
化を行い、後に加熱硬化あるいは常温硬化により接着樹
脂１全面の硬化を行う。
材質の場合は、基台４側から紫外線を照射することによ
り行う。配線基板３および基台４が不透明な材質の場合
は、加圧ツール11にガラスなどの透明な材質のものを用
い、加圧ツール11側から紫外線を照射して、まず接着樹
脂１におけるＬＳＩチップ５の周囲にはみ出た部分の硬
化を行い、後に加熱硬化あるいは常温硬化により接着樹
脂１全面の硬化を行う。
発明が解決しようとする課題 前述した従来の技術では、加圧ツール11の剛性がＬＳＩ
チップ５の大きさや加圧力に比べ不充分な場合に、ＬＳ
Ｉチップ５の加圧時に加圧ツール11に第２図(c)に示す
ごとく凸方向のたわみが生じ、固着後のＬＳＩチップ５
も第２図(d)に示すような凸方向の変形が生じる。この
とき、ＬＳＩチップ５の変形は弾性変形であるため、常
に復元力が作用する。しかしＬＳＩチップ５の変形が凸
変形であるため、ＬＳＩチップ５の端に近い突起電極６
ほど、導体配線２から引き離される方向の復元力が強く
働き、高温時や吸湿時の接着樹脂１の強度の低下時に容
易に剥離し、信頼性が低いという第１の問題点がある。
チップ５の大きさや加圧力に比べ不充分な場合に、ＬＳ
Ｉチップ５の加圧時に加圧ツール11に第２図(c)に示す
ごとく凸方向のたわみが生じ、固着後のＬＳＩチップ５
も第２図(d)に示すような凸方向の変形が生じる。この
とき、ＬＳＩチップ５の変形は弾性変形であるため、常
に復元力が作用する。しかしＬＳＩチップ５の変形が凸
変形であるため、ＬＳＩチップ５の端に近い突起電極６
ほど、導体配線２から引き離される方向の復元力が強く
働き、高温時や吸湿時の接着樹脂１の強度の低下時に容
易に剥離し、信頼性が低いという第１の問題点がある。
また、加圧ツール11が第２図(e)に示すように加圧ツー
ル11の支持台12に固定された構造の場合は、配線基板３
の厚みむらなどにより、配線基板３におけるＬＳＩチッ
プ５が固着される面の傾きがＬＳＩチップの突起電極６
の高さよりも大きくなると、突起電極６だけでは傾きを
吸収しきれなくなる。このため、第２図(f)に示すよう
に、突起電極６と導体配線２とが接触しないままＬＳＩ
チップ５が配線基板３へ固着され、電気的接続がとれな
いという第２の問題点が生じる。このため、配線基板３
ごとに平行度の調整が必要となり、生産性が低くなる。
また、電気的接続がとれた場合でも、第２図(g)に示す
ようにＬＳＩチップ５に凸状のひずみを生じ、結果とし
て前述の第１の問題点が生じる。
ル11の支持台12に固定された構造の場合は、配線基板３
の厚みむらなどにより、配線基板３におけるＬＳＩチッ
プ５が固着される面の傾きがＬＳＩチップの突起電極６
の高さよりも大きくなると、突起電極６だけでは傾きを
吸収しきれなくなる。このため、第２図(f)に示すよう
に、突起電極６と導体配線２とが接触しないままＬＳＩ
チップ５が配線基板３へ固着され、電気的接続がとれな
いという第２の問題点が生じる。このため、配線基板３
ごとに平行度の調整が必要となり、生産性が低くなる。
また、電気的接続がとれた場合でも、第２図(g)に示す
ようにＬＳＩチップ５に凸状のひずみを生じ、結果とし
て前述の第１の問題点が生じる。
そこで本発明はこのような問題点を解決し、ＬＳＩチッ
プなどの半導体素子の突起電極と導体配線との剥離を防
止できるようにし、かつ基板と半導体素子とが互いに傾
いた場合であっても確実に電気的接続をとれるようにす
ることを目的とする。
プなどの半導体素子の突起電極と導体配線との剥離を防
止できるようにし、かつ基板と半導体素子とが互いに傾
いた場合であっても確実に電気的接続をとれるようにす
ることを目的とする。
課題を解決するための手段 上記目的を達成するため本発明の方法は、導体配線を有
する絶縁性基板上に、接着樹脂層を介して突起電極を有
する半導体素子を電気的に接続を行うに際し、前記半導
体素子の上面に、弾性体を介在させて前記半導体素子の
大きさや加圧力に比べて充分な剛性を有した加圧ツール
で前記半導体素子を凹方向に変形を生じるように加圧し
ながら前記接着樹脂層を硬化させて絶縁性基板へ固着す
る。
する絶縁性基板上に、接着樹脂層を介して突起電極を有
する半導体素子を電気的に接続を行うに際し、前記半導
体素子の上面に、弾性体を介在させて前記半導体素子の
大きさや加圧力に比べて充分な剛性を有した加圧ツール
で前記半導体素子を凹方向に変形を生じるように加圧し
ながら前記接着樹脂層を硬化させて絶縁性基板へ固着す
る。
本発明にもとづく第１の装置は、半導体素子を加圧する
ための加圧ツールを有し、この加圧ツールは半導体素子
の大きさや加圧力に比べて充分な剛性を有し、前記半導
体素子と加圧ツールの加圧面との間に弾性体が介在され
た構成としたものである。
ための加圧ツールを有し、この加圧ツールは半導体素子
の大きさや加圧力に比べて充分な剛性を有し、前記半導
体素子と加圧ツールの加圧面との間に弾性体が介在され
た構成としたものである。
本発明にもとづく第２の装置は、半導体素子を加圧する
ための加圧ツールを有し、この加圧ツールが、半導体素
子の大きさや加圧力に比べて充分な剛性を有するととも
に、弾性体を介してこの加圧ツールの支持台に固着され
ている構成としたものである。
ための加圧ツールを有し、この加圧ツールが、半導体素
子の大きさや加圧力に比べて充分な剛性を有するととも
に、弾性体を介してこの加圧ツールの支持台に固着され
ている構成としたものである。
作用 上記本発明の方法によると、加圧ツールのたわみによる
半導体素子の凸変形を防止できかつ弾性体の圧縮応力に
より半導体素子をわずかな凹変形を生じた状態で絶縁性
基板に固着できる。これにより、半導体素子の外周部に
設けられた突起電極には常に絶縁性基板に押しつけられ
る復元力が働くため、高温度や吸湿時に接着樹脂の強度
が低下しても突起電極と導体配線の接続不良が発生する
ことなく高い信頼性を得られる。
半導体素子の凸変形を防止できかつ弾性体の圧縮応力に
より半導体素子をわずかな凹変形を生じた状態で絶縁性
基板に固着できる。これにより、半導体素子の外周部に
設けられた突起電極には常に絶縁性基板に押しつけられ
る復元力が働くため、高温度や吸湿時に接着樹脂の強度
が低下しても突起電極と導体配線の接続不良が発生する
ことなく高い信頼性を得られる。
また、弾性体を介して半導体素子を加圧することによ
り、加圧ツールと半導体素子との間にゴミのかみ込みや
半導体素子の面に影響を受けずに半導体素子を加圧でき
る。
り、加圧ツールと半導体素子との間にゴミのかみ込みや
半導体素子の面に影響を受けずに半導体素子を加圧でき
る。
上記第１の装置によると、加圧ツールは充分な剛性を有
し、かつ半導体素子と加圧ツールの加圧面との間に弾性
体を介在させたため、半導体素子を容易に絶縁性基板と
平行な状態にしたり、あるいは凹方向に変形を与えるこ
とが可能である。
し、かつ半導体素子と加圧ツールの加圧面との間に弾性
体を介在させたため、半導体素子を容易に絶縁性基板と
平行な状態にしたり、あるいは凹方向に変形を与えるこ
とが可能である。
上記第２の装置によると、加圧ツールを弾性体を介して
支持台へ固着したことにより、配線基板の厚みむらなど
による、加圧ツールと配線基板との平行度の狂いが、弾
性体により吸収される。したがって、半導体素子は配線
基板に平行に加圧され、傾きにもとづく電気的接続不良
やひずみを生じることがなくなる。かつ、これにより、
半導体素子を絶縁性基板と平行な状態にしたり、あるい
は凹方向に変形させることを補助する。
支持台へ固着したことにより、配線基板の厚みむらなど
による、加圧ツールと配線基板との平行度の狂いが、弾
性体により吸収される。したがって、半導体素子は配線
基板に平行に加圧され、傾きにもとづく電気的接続不良
やひずみを生じることがなくなる。かつ、これにより、
半導体素子を絶縁性基板と平行な状態にしたり、あるい
は凹方向に変形させることを補助する。
実施例 本発明の一実施例を第１図にもとづいて説明する。
まず第１図(a)に示すように、セラミック、ガラスなど
よりなる配線基板３を基台４に設置する。配線基板３の
厚みは0.1〜3.0mm程度である。次に、配線基板３の導体
配線２を有した面に、紫外線硬化性あるいは熱硬化性な
どの接着樹脂を塗布する。導体配線２はＣｒ−Ａｕ，
Ａｌ，ＩＴＯ、厚膜Ａｕペーストなどが利用され、その
厚みは0.1〜35μｍ程度である。また接続樹脂１は、エ
ポキシ、シリコン、アクリルなどが利用される。接着樹
脂１の塗布方法は、ディスペンサ法、印刷法などを用い
る。基台４は、ステンレス、鉄などの金属、あるいは石
英などのガラスを用いる。
よりなる配線基板３を基台４に設置する。配線基板３の
厚みは0.1〜3.0mm程度である。次に、配線基板３の導体
配線２を有した面に、紫外線硬化性あるいは熱硬化性な
どの接着樹脂を塗布する。導体配線２はＣｒ−Ａｕ，
Ａｌ，ＩＴＯ、厚膜Ａｕペーストなどが利用され、その
厚みは0.1〜35μｍ程度である。また接続樹脂１は、エ
ポキシ、シリコン、アクリルなどが利用される。接着樹
脂１の塗布方法は、ディスペンサ法、印刷法などを用い
る。基台４は、ステンレス、鉄などの金属、あるいは石
英などのガラスを用いる。
次に第１図(b)に示すように、突起電極６を有した半導
体素子としてのＬＳＩチップ５を、突起電極６と導体配
線２が一致するように配線基板３に設置する。突起電極
６は、Ａｕ，Ｃｕ，Ａｌ、半田などで形成され、その厚
みは１〜30μｍ程度である。次に第１図(c)に示すよう
に、ＬＳＩチップ５の大きさと同等以上の大きさの加圧
面と、厚みとを有する加圧ツール７を弾性体９を介して
支持台10に固着し、かつ、この加圧ツール７とＬＳＩチ
ップ５との間に弾性体８を介在させた状態で、この加圧
ツール７でＬＳＩチップ５を加圧し、その状態で接着樹
脂１を硬化する。ＬＳＩチップ５の加圧時に、導体配線
２上にあった接着樹脂１は周囲に押し出され、突起電極
６と導体配線２は電気的に接触する。加圧力は１突起電
極当り５〜150ｇ程度である。
体素子としてのＬＳＩチップ５を、突起電極６と導体配
線２が一致するように配線基板３に設置する。突起電極
６は、Ａｕ，Ｃｕ，Ａｌ、半田などで形成され、その厚
みは１〜30μｍ程度である。次に第１図(c)に示すよう
に、ＬＳＩチップ５の大きさと同等以上の大きさの加圧
面と、厚みとを有する加圧ツール７を弾性体９を介して
支持台10に固着し、かつ、この加圧ツール７とＬＳＩチ
ップ５との間に弾性体８を介在させた状態で、この加圧
ツール７でＬＳＩチップ５を加圧し、その状態で接着樹
脂１を硬化する。ＬＳＩチップ５の加圧時に、導体配線
２上にあった接着樹脂１は周囲に押し出され、突起電極
６と導体配線２は電気的に接触する。加圧力は１突起電
極当り５〜150ｇ程度である。
接着樹脂１の硬化は、紫外線硬化の場合は、基台４およ
び配線基板３にガラスなどの透明なものを用い、かつ基
台４側から紫外線を照射することにより、容易に硬化す
ることができる。基台４、配線基板３が不透明な材質の
場合は、加圧ツール７の横から紫外線を照射して、まず
接着樹脂１におけるＬＳＩチップ５の周囲にはみ出た部
分の硬化を行い、後に加熱硬化あるいは常温硬化により
接着樹脂１の全面の硬化を行う。また熱硬化のみの場合
は、加圧ツール７に加熱機構を有することにより硬化す
る。
び配線基板３にガラスなどの透明なものを用い、かつ基
台４側から紫外線を照射することにより、容易に硬化す
ることができる。基台４、配線基板３が不透明な材質の
場合は、加圧ツール７の横から紫外線を照射して、まず
接着樹脂１におけるＬＳＩチップ５の周囲にはみ出た部
分の硬化を行い、後に加熱硬化あるいは常温硬化により
接着樹脂１の全面の硬化を行う。また熱硬化のみの場合
は、加圧ツール７に加熱機構を有することにより硬化す
る。
加圧ツール７およびその支持台10は、基台４と同様に、
ステンレス、鉄などの金属あるいは石英などのガラスを
用いる。加圧ツール７と支持台10との間の弾性体９およ
び加圧ツール７とＬＳＩチップ５との間の弾性体８には
アクリル、シリコンなどのゴムを用い、その厚みは0.05
〜0.5mmである。
ステンレス、鉄などの金属あるいは石英などのガラスを
用いる。加圧ツール７と支持台10との間の弾性体９およ
び加圧ツール７とＬＳＩチップ５との間の弾性体８には
アクリル、シリコンなどのゴムを用い、その厚みは0.05
〜0.5mmである。
このとき、加圧ツール７は、ＬＳＩチップ５を加圧する
際に受ける応力に対し充分な剛性を持つため、ＬＳＩチ
ップ５を凸方向に変形させるようなたわみを生じない。
かつ、加圧ツール７とＬＳＩチップ５との間に介在した
弾性体８が、加圧の際に生じる弾性体８自身の圧縮応力
により、ＬＳＩチップ５をわずかに凹方向に変形させ
る。また、第１図(e)に示すように、加圧ツール７を支
持台10へ固着するのに用いた弾性体９により、配線基板
３の厚みむらなどによる加圧ツール７と配線基板３との
平行度に狂いが生じた場合でも、これを吸収できる。こ
のため、ＬＳＩチップ５を配線基板３に対し平行に加圧
することが可能となって、加圧ツール７と配線基板３と
の平行度の狂いによる突起電極６と導体配線２との電気
的接続不良やＬＳＩチップ５におけるひずみの発生が防
止される。しかも、加圧ツール７と弾性体８とがＬＳＩ
チップ５にわずかな凹変形を与えるのを補助する。
際に受ける応力に対し充分な剛性を持つため、ＬＳＩチ
ップ５を凸方向に変形させるようなたわみを生じない。
かつ、加圧ツール７とＬＳＩチップ５との間に介在した
弾性体８が、加圧の際に生じる弾性体８自身の圧縮応力
により、ＬＳＩチップ５をわずかに凹方向に変形させ
る。また、第１図(e)に示すように、加圧ツール７を支
持台10へ固着するのに用いた弾性体９により、配線基板
３の厚みむらなどによる加圧ツール７と配線基板３との
平行度に狂いが生じた場合でも、これを吸収できる。こ
のため、ＬＳＩチップ５を配線基板３に対し平行に加圧
することが可能となって、加圧ツール７と配線基板３と
の平行度の狂いによる突起電極６と導体配線２との電気
的接続不良やＬＳＩチップ５におけるひずみの発生が防
止される。しかも、加圧ツール７と弾性体８とがＬＳＩ
チップ５にわずかな凹変形を与えるのを補助する。
接着樹脂１の硬化後、第１図(d)に示すように加圧ツー
ル７を取り除けば、ＬＳＩチップ５は配線基板３にやや
凹方向に変形した状態で固着されるとともに、ＬＳＩチ
ップ５の突起電極６と導体配線２とが電気的に接続され
る。
ル７を取り除けば、ＬＳＩチップ５は配線基板３にやや
凹方向に変形した状態で固着されるとともに、ＬＳＩチ
ップ５の突起電極６と導体配線２とが電気的に接続され
る。
発明の効果 以上述べたように本発明の方法によると、加圧ツールの
たわみによる半導体素子の凸変形を防止できかつ弾性体
の圧縮応力により半導体素子をわずかな凹変形を生じた
状態で絶縁性基板に固着できる。これにより、半導体素
子の外周部に設けられた突起電極には常に絶縁性基板に
押しつけられる復元力が働くため、高温度や吸湿時に接
着樹脂の強度が低下しても突起電極と導体配線の接続不
良が発生することなく高い信頼性を得られる。
たわみによる半導体素子の凸変形を防止できかつ弾性体
の圧縮応力により半導体素子をわずかな凹変形を生じた
状態で絶縁性基板に固着できる。これにより、半導体素
子の外周部に設けられた突起電極には常に絶縁性基板に
押しつけられる復元力が働くため、高温度や吸湿時に接
着樹脂の強度が低下しても突起電極と導体配線の接続不
良が発生することなく高い信頼性を得られる。
また、弾性体を介して半導体素子を加圧することによ
り、加圧ツールと半導体素子との間にゴミのかみ込みや
半導体素子の面に影響を受けずに半導体素子を加圧でき
る。
り、加圧ツールと半導体素子との間にゴミのかみ込みや
半導体素子の面に影響を受けずに半導体素子を加圧でき
る。
本発明の第１の装置によると、加圧ツールは充分な剛性
を有し、かつ半導体素子と加圧ツールの加圧面との間に
弾性体を介在させたため、加圧ツールのたわみによる半
導体素子の凸変形を防止でき、かつ弾性体の圧縮応力に
より半導体素子をわずかな凹変形を生じた状態で配線基
板に固着できる。また、弾性体を介して半導体素子を加
圧することにより、加圧ツールと半導体素子との間のゴ
ミのかみ込みや半導体素子の面の凹凸に影響を受けずに
半導体素子を加圧できる。
を有し、かつ半導体素子と加圧ツールの加圧面との間に
弾性体を介在させたため、加圧ツールのたわみによる半
導体素子の凸変形を防止でき、かつ弾性体の圧縮応力に
より半導体素子をわずかな凹変形を生じた状態で配線基
板に固着できる。また、弾性体を介して半導体素子を加
圧することにより、加圧ツールと半導体素子との間のゴ
ミのかみ込みや半導体素子の面の凹凸に影響を受けずに
半導体素子を加圧できる。
本発明の第２の装置によると、加圧ツールを弾性体を介
して支持台へ固着したため、配線基板の厚みむらなどに
よる加圧ツールと配線基板との平行度の狂いを吸収でき
る。このため、半導体素子を配線基板に平行に加圧する
ために従来は必要であった配線基板ごとの平行度の調整
が不要になり、高い生産性を得ることができる。
して支持台へ固着したため、配線基板の厚みむらなどに
よる加圧ツールと配線基板との平行度の狂いを吸収でき
る。このため、半導体素子を配線基板に平行に加圧する
ために従来は必要であった配線基板ごとの平行度の調整
が不要になり、高い生産性を得ることができる。
第１図(a)〜(d)は本発明の一実施例の工程を示した断面
図、第１図(e)は本発明にもとづく傾き吸収状態を表わ
した断面図、第２図(a)〜(d)は従来の技術における工程
別の断面図、第２図(e)〜(g)は従来の技術における平行
度の狂いによる接触不良の状態および半導体素子のひず
みの状態を表わした断面図である。 １…接着樹脂、２…導体配線、３…配線基板、５…ＬＳ
Ｉチップ（半導体素子）、６…突出電極、７…加圧ツー
ル、８，９…弾性体、10……支持台。
図、第１図(e)は本発明にもとづく傾き吸収状態を表わ
した断面図、第２図(a)〜(d)は従来の技術における工程
別の断面図、第２図(e)〜(g)は従来の技術における平行
度の狂いによる接触不良の状態および半導体素子のひず
みの状態を表わした断面図である。 １…接着樹脂、２…導体配線、３…配線基板、５…ＬＳ
Ｉチップ（半導体素子）、６…突出電極、７…加圧ツー
ル、８，９…弾性体、10……支持台。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 英夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 畑田 賢造 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭60−262430（ＪＰ，Ａ)
Claims (3)
- 【請求項１】導体配線を有する絶縁性基板上に、接着樹
脂層を介して突起電極を有する半導体素子を電気的に接
続を行うに際し、前記半導体素子の上面に、弾性体を介
在させて前記半導体素子の大きさや加圧力に比べて充分
な剛性を有した加圧ツールで前記半導体素子を凹方向に
変形を生じるように加圧しながら前記接着樹脂層を硬化
させて絶縁性基板へ固着する半導体装置の製造方法。 - 【請求項２】半導体素子を加圧するための加圧ツールを
有し、この加圧ツールは半導体素子の大きさや加圧力に
比べて充分な剛性を有し、前記半導体素子と加圧ツール
の加圧面との間に弾性体が介在された請求項１記載の方
法を実施するための半導体装置の製造装置。 - 【請求項３】半導体素子を加圧するための加圧ツールを
有し、この加圧ツールが、半導体素子の大きさや加圧力
に比べて充分な剛性を有するとともに、弾性体を介して
この加圧ツールの支持台に固着されている請求項１記載
の方法を実施するための半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264368A JPH0642502B2 (ja) | 1988-10-19 | 1988-10-19 | 半導体装置の製造方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264368A JPH0642502B2 (ja) | 1988-10-19 | 1988-10-19 | 半導体装置の製造方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02110951A JPH02110951A (ja) | 1990-04-24 |
| JPH0642502B2 true JPH0642502B2 (ja) | 1994-06-01 |
Family
ID=17402185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63264368A Expired - Fee Related JPH0642502B2 (ja) | 1988-10-19 | 1988-10-19 | 半導体装置の製造方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642502B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2532720B2 (ja) * | 1990-05-21 | 1996-09-11 | 松下電器産業株式会社 | 回路基板及び半導体装置 |
| DE10019443A1 (de) * | 2000-04-19 | 2001-10-31 | Texas Instruments Deutschland | Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60262430A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1988
- 1988-10-19 JP JP63264368A patent/JPH0642502B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02110951A (ja) | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2547895B2 (ja) | 半導体装置の実装方法 | |
| JPH0793342B2 (ja) | 電極の形成方法 | |
| JP2806348B2 (ja) | 半導体素子の実装構造及びその製造方法 | |
| JP2978390B2 (ja) | フレキシブルプリント基板と配線基板との接続体の製造方法 | |
| JPH0642502B2 (ja) | 半導体装置の製造方法および装置 | |
| JP2903697B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPH0671032B2 (ja) | 電子部品の実装装置 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JP2712757B2 (ja) | ボンディングツール | |
| JP2001189553A (ja) | 基板の接合装置及びその装置を用いた基板の接合方法 | |
| JP3267071B2 (ja) | Ｔａｂ−セル圧着装置及び圧着方法 | |
| JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
| JPH0671027B2 (ja) | 半導体素子の実装方法 | |
| JP2523641B2 (ja) | 半導体装置 | |
| JPS63240036A (ja) | 半導体装置の製造方法 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JP2712654B2 (ja) | 電子部品の実装構造及び製造方法 | |
| JP2003060114A (ja) | 半導体装置及び固体撮像装置 | |
| JPH06120464A (ja) | 半導体装置 | |
| JPS63227029A (ja) | 半導体装置の製造方法 | |
| JP2004128259A (ja) | 接合構造とこの接合構造を備えた電子機器 | |
| JP2596633B2 (ja) | 半導体素子の実装方法 | |
| JP3131246B2 (ja) | バンプを有するベアチップの実装方法 | |
| JPH0671028B2 (ja) | 半導体素子の実装方法 | |
| JPH02101753A (ja) | 半導体チップの取付構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |