JPH02122531A - 電子部品の実装装置 - Google Patents

電子部品の実装装置

Info

Publication number
JPH02122531A
JPH02122531A JP27436488A JP27436488A JPH02122531A JP H02122531 A JPH02122531 A JP H02122531A JP 27436488 A JP27436488 A JP 27436488A JP 27436488 A JP27436488 A JP 27436488A JP H02122531 A JPH02122531 A JP H02122531A
Authority
JP
Japan
Prior art keywords
electronic component
component mounting
larger
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27436488A
Other languages
English (en)
Other versions
JPH0671032B2 (ja
Inventor
Kenzo Hatada
畑田　賢造
Hiroaki Fujimoto
博昭 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27436488A priority Critical patent/JPH0671032B2/ja
Publication of JPH02122531A publication Critical patent/JPH02122531A/ja
Publication of JPH0671032B2 publication Critical patent/JPH0671032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電子部品を回路基板に搭載する実装装置に関
する。
（従来の技術） 近年、電子部品と回路基板間に絶縁性光硬化性樹脂を介
在させ、電子部品を加圧することにより電気的接続を行
うＭＢＢ（マイクロバンプボンディング）法といわれる
電子部品の高密度実装方法が行われている。
第５図はその従来装置の要部を示す断面図で。
電極１を有する電子部品２と回路基板３との間に絶縁性
の光硬化性樹脂４を塗布して、加圧治具５により電子部
品２を加圧力６により加圧し、照射光７を照射すること
により上記光硬化性樹脂４を硬化させ、その後、加圧治
具５を除去することにより、電子部品２に設けた電１’
ｉｌと回路基板３の電極８とを、上記光硬化性樹脂４の
硬化により発生した収縮応力によって圧接、接続する。
この装置は、加圧治具５の底面積は電子部品２の上面の
外寸法と同一またはそれ以上であって、加圧力６は電子
部品２の全底面積の領域に作用している。
（発明が解決しようとする課題） しかしながら、上述の従来の電子部品の実装装置は、電
子部品２の裏面（非電極側面）を加圧治具５の底面が直
接抑圧するから、それによって生ずる応力は電子部品２
の中央部に集中する。そのため、第６図のように電子部
品２は凹状に変形し、電極１は不均一な応力分布のため
、端縁部の電極１が中央部のそれより回路基板３の電極
８との間隙に差を生じ、中央部の電極１のみしか導通し
ない、接続上の問題点がある。
本発明は、上述した従来の問題点の解決を目的とする。
（課題を解決するための手段） 本発明は上記の目的を、電子部品の外寸法よりも大きい
板状の介在部材を介して、電子部品の外寸法より大きい
領域のみに加圧する構成を有して達成する。
（作　用） 本発明によれば、従来の方法の加圧による応力集中が電
子部品の中央部に発生せず、したがって、はぼ均一に応
力が分布し、均等な圧力で各電極を回路基板の電極に圧
着でき、それにより、電気的導通が完全になって上記目
的が達成される。
（実施例） 以下、本発明を実施例により図面を用いて説明する。な
お、前回までと同じ符号は同一または同機能のものであ
る。
さて、第１図は本発明の第１の実施例の断面図で、実装
する電子部品２の裏面から、その裏面領域よりも大きい
面積の板状の介在部材９を介して加圧する構成であり、
加圧治具５が介在部材９と接する領域は、電子部品２と
の圧着面と同一がそれ以上の大きい領域とする。そのよ
うな介在部材９を使用して加圧すると、応力は各電極１
に均等に作用する。
第２図は加圧治具５と介在部材９との関係を示し、同図
（ａ）は介在部材９および加圧治具５の端面が共に角形
の場合で、加圧領域は斜線で示すような角形となる。ま
た、同図（ｂ）は円板状の介在部材９および端部が円板
状の加圧治具５を用いる場合で、同じく斜線部分が加圧
される。なお、介在部材９は、例えば石英板、樹脂板、
金属板等を使用することができる。また、加圧治具５や
介在部材９を透明材料により構成すれば、介在させる光
硬化性樹脂４を硬化する光照射に好都合である。
第１図の装置により電子部品２を実装するには。
まず、電極８を有する回路基板３上に絶縁性の光硬化性
樹脂４を塗布する。この樹脂は、アクリル系、エポキシ
系あるいはシリコン系の樹脂材料からなり、紫外光のみ
による硬化性樹脂、あるいは紫外光と常温硬化または熱
硬化性の樹脂を併用したものが使用できる。
次に、電子部品２および回路基板３の電極１および８を
位置合わせした後、介在部材９を加圧治具５で加圧しな
がら光硬化性樹脂４を光硬化させる。このとき１回路基
板３が透明であれば、その下面から紫外外ＵＶ、を照射
し、あるいは回路基板３が不透明であれば、加圧治具５
や介在部材９の周辺から紫外光ＵＶ、をあて紫外光硬化
と常温硬化とを併用して硬化させ、その硬化後は、加圧
治具５を除去することによって電子部品２の回路基板３
への接続、実装が完了する。
第３図は、第２の実施例を示す断面図である。
同図（ａ）は光硬化性樹脂４を塗布し、位置合わせした
電子部品２を回路基板３に載置した断面図で、加圧治具
５′は電子部品２の外寸法よりも大きく、その厚さが電
子部品２のそれとほぼ同一かまたは大きい外枠１０と可
撓性部材１１とにより、一体にまたは個別に形成されて
いる。
この状態から、まず、加圧治具５′を下降させ、回路基
板３と外枠１０が接する状態とし、外枠１０とゴム系ま
たは樹脂系の弾性を有する材料によって形成される可撓
性部材１１により囲まれた領域を。
図示しない減圧手段により減圧する。この減圧により、
外枠１０の可撓性部材１１は変形し、同図（ｂ）に示す
ように電子部品２の裏面を押圧する形になる。このとき
、特に上記可撓性部材１１のＡ領域は最も大きい減圧を
受ける。したがって、電子部品２の中央部に応力は集中
せず、均一な加重を受けることになる。なお、上記減圧
は外枠１０または回路基板３に、図示しないが吸引孔を
設けて吸引させる。
第４図は、第３の実施例を示す断面図で、１２は加圧補
助治具であり、これは、第３図の加圧治具５′の加圧力
をガスの圧力を利用して強化させるもので、領域ａの部
分は第３図で説明した真空吸引によって、また領域すは
ガス孔１３からガスを圧入して可撓性部材１１を押圧さ
せる。すなわち、可撓性部材１１は領域ａの真空により
引下げられ、それは、さらに領域すのガス圧により押下
げられ、それらの力により電子部品２が回路基板３に圧
着されることになる。これは、第３図の減圧のみの実施
例よりも高い圧力で電子部品２に加圧可能となる。なお
、　１４は領域ａの部分を真空にするための吸引孔であ
る。
（発明の効果） 以上、詳細に説明して明らかなように、本発明は、ＭＢ
Ｂ法による電子部品実装装置において。
電子部品の外寸法より大きい領域を加圧させるものであ
り、従来例のように応力が電子部品の中央部に集中せず
、したがって、電子部品の電極への加圧が均一になり、
その電極の高さの不揃いがなくなって信頼性のある電極
接合が得られ、さらに、応力分布が一様であるから、加
圧される電子部品には応力歪が発生せず、そのため、損
傷の発生が抑制される等の効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例を説明する断面図、第２
図はその要部説明図、第３図は第２の実施例を説明する
断面図、第４図は第３の実施例を説明する断面図、第５
図は従来例を説明する断面図、第６図は従来例の動作説
明図である。 １・・・（電子部品の）電極、　２・・・電子部品、３
・・・回路基板、　４・・・光硬化性樹脂、　５゜５′
・・・加圧治具、　６・・・加圧力、　７・・・照射光
、８・・・（回路基板の）電極、　９・・・板状部材、
１０・・・外枠、　１１・・・可撓性部材、　１２・・
・加圧補助治具、１３・・・ガス孔、　１４・・・吸引
孔。 第 図 第 因 第 図

Claims (7)

    【特許請求の範囲】
  1. （１）それぞれに電極を設けた電子部品および回路基板
    間に、絶縁性の光硬化性樹脂を介在させて加圧し、上記
    の電極間を電気的に接続して実装するマイクロバンプボ
    ンディング法の電子部品の実装装置において、電子部品
    上面の外寸法よりも大きい面を有する板状の介在部材と
    、この介在部材の少なくとも電子部品上面の外寸法以上
    の領域部分を加圧させる加圧治具とを有し、上記介在部
    材を電子部品に載置し加圧する構成を特徴とする電子部
    品の実装装置。
  2. （２）介在部材は透明であることを特徴とする請求項（
    １）記載の電子部品の実装装置。
  3. （３）介在部材は円板状であることを特徴とする請求項
    （１）記載の電子部品の実装装置。
  4. （４）加圧治具は円筒状であることを特徴とする請求項
    （１）記載の電子部品の実装装置。
  5. （５）それぞれに電極を設けた電子部品および回路基板
    間に．絶縁性の光硬化性樹脂を介在させて加圧し、上記
    の電極間を電気的に接続して実装するマイクロバンプボ
    ンディング法の電子部品の実装装置において、上記電子
    部品を囲む部材枠と、その上に載置する電子部品上面の
    外寸法よりも大きい可撓性部材と、電子部品を囲む上記
    部材枠の内部を真空吸引する手段とから構成され、上記
    可撓性部材を前記真空吸引手段によって真空吸引し、電
    子部品を回路基板に圧着実装することを特徴とする電子
    部品の実装装置。
  6. （６）部材枠と可撓性部材が一体に構成されていること
    を特徴とする請求項（５）記載の電子部品の実装装置。
  7. （７）少なくとも部材枠および可撓性部材の一方が透明
    に形成され、その一方を経て光硬化性樹脂の硬化を可能
    にしたことを特徴とする請求項（５）記載の電子部品の
    実装装置。
JP27436488A 1988-11-01 1988-11-01 電子部品の実装装置 Expired - Fee Related JPH0671032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27436488A JPH0671032B2 (ja) 1988-11-01 1988-11-01 電子部品の実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27436488A JPH0671032B2 (ja) 1988-11-01 1988-11-01 電子部品の実装装置

Publications (2)

Publication Number Publication Date
JPH02122531A true JPH02122531A (ja) 1990-05-10
JPH0671032B2 JPH0671032B2 (ja) 1994-09-07

Family

ID=17540631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27436488A Expired - Fee Related JPH0671032B2 (ja) 1988-11-01 1988-11-01 電子部品の実装装置

Country Status (1)

Country Link
JP (1) JPH0671032B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425143A (ja) * 1990-05-21 1992-01-28 Matsushita Electric Ind Co Ltd 回路基板及び半導体装置
US5811317A (en) * 1995-08-25 1998-09-22 Texas Instruments Incorporated Process for reflow bonding a semiconductor die to a substrate and the product produced by the product
JP2002359264A (ja) * 2001-05-31 2002-12-13 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP2003077953A (ja) * 2001-09-06 2003-03-14 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP2006351778A (ja) * 2005-06-15 2006-12-28 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2007012641A (ja) * 2005-06-28 2007-01-18 Matsushita Electric Ind Co Ltd 半導体素子実装方法および半導体素子実装装置
JP2007189100A (ja) * 2006-01-13 2007-07-26 Sony Chemical & Information Device Corp 圧着装置及び実装方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0425143A (ja) * 1990-05-21 1992-01-28 Matsushita Electric Ind Co Ltd 回路基板及び半導体装置
US5811317A (en) * 1995-08-25 1998-09-22 Texas Instruments Incorporated Process for reflow bonding a semiconductor die to a substrate and the product produced by the product
JP2002359264A (ja) * 2001-05-31 2002-12-13 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP4513235B2 (ja) * 2001-05-31 2010-07-28 ソニー株式会社 フリップチップ実装装置
JP2003077953A (ja) * 2001-09-06 2003-03-14 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP4710205B2 (ja) * 2001-09-06 2011-06-29 ソニー株式会社 フリップチップ実装方法
JP2006351778A (ja) * 2005-06-15 2006-12-28 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4714510B2 (ja) * 2005-06-15 2011-06-29 日本特殊陶業株式会社 配線基板の製造方法
JP2007012641A (ja) * 2005-06-28 2007-01-18 Matsushita Electric Ind Co Ltd 半導体素子実装方法および半導体素子実装装置
JP4619209B2 (ja) * 2005-06-28 2011-01-26 パナソニック株式会社 半導体素子実装方法および半導体素子実装装置
JP2007189100A (ja) * 2006-01-13 2007-07-26 Sony Chemical & Information Device Corp 圧着装置及び実装方法

Also Published As

Publication number Publication date
JPH0671032B2 (ja) 1994-09-07

Similar Documents

Publication Publication Date Title
US6478909B1 (en) Method for surface mounting electrical components to a substrate
JPH02122531A (ja) 電子部品の実装装置
JPH036828A (ja) 半導体装置
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JPH0558660B2 (ja)
JP2780499B2 (ja) 半導体装置の実装方法
JPH10173007A (ja) ベアチップ搭載装置
JPH03209840A (ja) 半導体装置の製造方法
JPH0519306B2 (ja)
JPH02155257A (ja) 半導体実装装置
JP2558512B2 (ja) 半導体装置
JPH0797596B2 (ja) 半導体装置の製造方法
JP3267071B2 (ja) Ｔａｂ−セル圧着装置及び圧着方法
JPH01160029A (ja) 半導体装置
JP2986636B2 (ja) マルチチップモジュールの実装方法
JPH0429339A (ja) 半導体装置
JP3031134B2 (ja) 電極の接続方法
JPH02110951A (ja) 半導体装置の製造方法および装置
JPS62252946A (ja) 半導体装置の製造方法
JP2004128259A (ja) 接合構造とこの接合構造を備えた電子機器
JPH0629349A (ja) 半導体素子の実装方法
JPH05145002A (ja) 半導体装置
JPS63227029A (ja) 半導体装置の製造方法
JPS63151031A (ja) 半導体装置の接続方法
JPH065659A (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees