JPH0342123U - - Google Patents
Info
- Publication number
- JPH0342123U JPH0342123U JP10174389U JP10174389U JPH0342123U JP H0342123 U JPH0342123 U JP H0342123U JP 10174389 U JP10174389 U JP 10174389U JP 10174389 U JP10174389 U JP 10174389U JP H0342123 U JPH0342123 U JP H0342123U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- interface level
- gate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010408 film Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Description
第1図は本考案の一実施例を示す薄膜トランジ
スタの断面図、第2図は従来の薄膜トランジスタ
の断面図である。 11……基板、12……ゲート電極、13……
ゲート絶縁膜、14……半導体層、15……n型
半導体層、16……ソース電極、17……ドレイ
ン電極、18……画素電極、19……遮光膜、2
0……絶縁膜、21……高界面準位絶縁膜。
スタの断面図、第2図は従来の薄膜トランジスタ
の断面図である。 11……基板、12……ゲート電極、13……
ゲート絶縁膜、14……半導体層、15……n型
半導体層、16……ソース電極、17……ドレイ
ン電極、18……画素電極、19……遮光膜、2
0……絶縁膜、21……高界面準位絶縁膜。
Claims (1)
- ゲート電極とゲート絶縁膜と半導体層とソース
、ドレイン電極を積層し、かつ前記半導体層をは
さんで前記ゲート電極と対向する側に絶縁膜を介
して金属からなる遮光膜を設けた薄膜トランジス
タにおいて、前記半導体層と前記遮光膜側の絶縁
膜との間に、前記半導体層との間の界面準位が前
記半導体層と前記ゲート絶縁膜との間の界面準位
より高い絶縁膜を設けたことを特徴とする薄膜ト
ランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10174389U JPH0342123U (ja) | 1989-09-01 | 1989-09-01 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10174389U JPH0342123U (ja) | 1989-09-01 | 1989-09-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0342123U true JPH0342123U (ja) | 1991-04-22 |
Family
ID=31650676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10174389U Pending JPH0342123U (ja) | 1989-09-01 | 1989-09-01 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0342123U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012077527A1 (ja) * | 2010-12-10 | 2012-06-14 | シャープ株式会社 | 半導体装置および半導体装置の製造方法、ならびに液晶表示装置 |
-
1989
- 1989-09-01 JP JP10174389U patent/JPH0342123U/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012077527A1 (ja) * | 2010-12-10 | 2012-06-14 | シャープ株式会社 | 半導体装置および半導体装置の製造方法、ならびに液晶表示装置 |
JP5336005B2 (ja) * | 2010-12-10 | 2013-11-06 | シャープ株式会社 | 半導体装置および半導体装置の製造方法、ならびに液晶表示装置 |
US9030619B2 (en) | 2010-12-10 | 2015-05-12 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03101556U (ja) | ||
JPH0342123U (ja) | ||
JPH0390439U (ja) | ||
JPH0342124U (ja) | ||
JPH028055U (ja) | ||
JPH02118954U (ja) | ||
JPH03101557U (ja) | ||
JPH01104051U (ja) | ||
JPH0262419U (ja) | ||
JPH03101518U (ja) | ||
JPH0436255U (ja) | ||
JPH02137054U (ja) | ||
JPS6142860U (ja) | 相補型mos半導体装置 | |
JPS5918447U (ja) | アモルフアスシリコン電界効果型トランジスタ | |
JPH0176067U (ja) | ||
JPS6018558U (ja) | 薄膜トランジスタ素子 | |
JPS60141158U (ja) | シヨツトキ−障壁型電界効果トランジスタ | |
JPS6221558U (ja) | ||
JPS6134754U (ja) | 電界効果トランジスタ | |
JPS60153548U (ja) | ラテラル型トランジスタ | |
JPH02136340U (ja) | ||
JPS63118249U (ja) | ||
JPS6142863U (ja) | Mos半導体装置 | |
JPS60125748U (ja) | ラテラル型トランジスタ | |
JPS63128726U (ja) |