JPH0314050Y2 - - Google Patents
Info
- Publication number
- JPH0314050Y2 JPH0314050Y2 JP1981107945U JP10794581U JPH0314050Y2 JP H0314050 Y2 JPH0314050 Y2 JP H0314050Y2 JP 1981107945 U JP1981107945 U JP 1981107945U JP 10794581 U JP10794581 U JP 10794581U JP H0314050 Y2 JPH0314050 Y2 JP H0314050Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- oxide film
- polyimide film
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229920001721 polyimide Polymers 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【考案の詳細な説明】
本考案は半導体集積回路の多層配線構造の改良
に関する。
に関する。
従来より半導体集積回路においてはポリイミド
膜を用いた多層配線が巾広く利用され、集積度の
向上を図つている。
膜を用いた多層配線が巾広く利用され、集積度の
向上を図つている。
しかし第一層のアルミニウム電極はシリコン酸
化膜によつて接着され且つその上を被覆するポリ
イミド膜により保護されているが、ポリイミド膜
上に設けられる第２層のアルミニウム電極はシリ
コン酸化膜程の接着力が得られず且つ多層化のた
めにかなり長く延在される場合が多い。このため
に第２層のアルミニウム電極が剥離したり腐食す
る危惧があつた。
化膜によつて接着され且つその上を被覆するポリ
イミド膜により保護されているが、ポリイミド膜
上に設けられる第２層のアルミニウム電極はシリ
コン酸化膜程の接着力が得られず且つ多層化のた
めにかなり長く延在される場合が多い。このため
に第２層のアルミニウム電極が剥離したり腐食す
る危惧があつた。
本考案は斯点に鑑みてなされたものであり、従
来の欠点を大巾に改善した半導体集積回路の多層
配線構造を実現するものである。以下に図面を参
照して本考案の一実施例を詳述する。
来の欠点を大巾に改善した半導体集積回路の多層
配線構造を実現するものである。以下に図面を参
照して本考案の一実施例を詳述する。
本考案に依れば第１図に示す如く、半導体基板
１にはトランジスタやダイオード等の複数の素子
２が集積化して形成され、基板１表面はシリコン
酸化膜３で被覆されている。シリコン酸化膜３に
はエツチングにより電極孔が形成され、素子２の
所望の領域とオーミツク接触し且つ回路接続のた
めに延在される蒸着アルミニウムの第１の電極４
が形成される。このとき同時に本考案の特徴とす
るダミー電極５をシリコン酸化膜３上の第１の電
極４を設けないスペースに設ける。このダミー電
極５は第１の電極４とも基板１に設けた素子２と
も接続されない。ポリイミド膜６は第１の電極
４、ダミー電極５およびシリコン酸化膜３上を被
覆して約２〜4μ厚に形成される。ポリイミド膜
６上にはその端部を電極孔を介して第１の電極４
と接続された蒸着アルミニウムの第２の電極７が
形成され、この延在部分の中間をダミー電極５上
に通して電極孔を介してダミー電極５と接続す
る。
１にはトランジスタやダイオード等の複数の素子
２が集積化して形成され、基板１表面はシリコン
酸化膜３で被覆されている。シリコン酸化膜３に
はエツチングにより電極孔が形成され、素子２の
所望の領域とオーミツク接触し且つ回路接続のた
めに延在される蒸着アルミニウムの第１の電極４
が形成される。このとき同時に本考案の特徴とす
るダミー電極５をシリコン酸化膜３上の第１の電
極４を設けないスペースに設ける。このダミー電
極５は第１の電極４とも基板１に設けた素子２と
も接続されない。ポリイミド膜６は第１の電極
４、ダミー電極５およびシリコン酸化膜３上を被
覆して約２〜4μ厚に形成される。ポリイミド膜
６上にはその端部を電極孔を介して第１の電極４
と接続された蒸着アルミニウムの第２の電極７が
形成され、この延在部分の中間をダミー電極５上
に通して電極孔を介してダミー電極５と接続す
る。
斯上した本考案の構造に依れば、ダミー電極５
と第２の電極７とが強固に接着できるので、第２
の電極７はダミー電極５を介してシリコン酸化膜
３と接着したのと等価となり、第２の電極７の剥
離や腐食を防止できる。
と第２の電極７とが強固に接着できるので、第２
の電極７はダミー電極５を介してシリコン酸化膜
３と接着したのと等価となり、第２の電極７の剥
離や腐食を防止できる。
第２の電極７を巾を7.0μとし15mmほどポリイミ
ド膜６上を延在させた場合の従来のもの（点線で
示す）と本考案のもの（実線で示す）とについて
120℃ 15PSIの圧力釜試験を行つた結果を第２
図に示す。第２図を参照すると、従来のものは約
100時間で95％不良となるのに対して、本考案の
ものは約250時間で同じ不良率となつており、大
巾に改善されていることが明白である。
ド膜６上を延在させた場合の従来のもの（点線で
示す）と本考案のもの（実線で示す）とについて
120℃ 15PSIの圧力釜試験を行つた結果を第２
図に示す。第２図を参照すると、従来のものは約
100時間で95％不良となるのに対して、本考案の
ものは約250時間で同じ不良率となつており、大
巾に改善されていることが明白である。
以上に詳述した如く本考案に依ればダミー電極
５と第２の電極７とを延在部分で接続することに
より容易に接着力を向上でき第２の電極７の剥離
や腐食を大巾に低減できる有益なものである。
５と第２の電極７とを延在部分で接続することに
より容易に接着力を向上でき第２の電極７の剥離
や腐食を大巾に低減できる有益なものである。
第１図は本考案を説明する断面図、第２図は本
考案の効果を示す特性図である。 １は半導体基板、２は素子、３はシリコン酸化
膜、４は第１の電極、５はダミー電極、６はポリ
イミド膜、７は第２の電極である。
考案の効果を示す特性図である。 １は半導体基板、２は素子、３はシリコン酸化
膜、４は第１の電極、５はダミー電極、６はポリ
イミド膜、７は第２の電極である。
Claims (1)
- 半導体基板と該基板に形成された複数の素子と
前記基板表面を被覆する酸化膜と前記素子の各領
域とオーミツク接触し前記酸化膜上を延在される
第１の電極と前記酸化膜および第１の電極を被覆
するポリイミド膜と前記第１の電極と接続された
接続部を複数個有し前記ポリイミド膜上を延在さ
れる第２の電極とを具備する半導体集積回路の多
層配線構造に於いて、前記１つの接続部からこれ
と隣り合う他の接続部に至る前記第２の電極の延
在部分の中間の前記酸化膜上に前記第１の電極と
同層の他とは電気的に独立したダミー電極を設
け、前記ポリイミド膜に開孔したスルーホールを
介して前記第２の電極と前記ダミー電極を接続し
たことを特徴とする半導体集積回路の多層配線構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10794581U JPS5812949U (ja) | 1981-07-20 | 1981-07-20 | 半導体集積回路の多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10794581U JPS5812949U (ja) | 1981-07-20 | 1981-07-20 | 半導体集積回路の多層配線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5812949U JPS5812949U (ja) | 1983-01-27 |
| JPH0314050Y2 true JPH0314050Y2 (ja) | 1991-03-28 |
Family
ID=29902370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10794581U Granted JPS5812949U (ja) | 1981-07-20 | 1981-07-20 | 半導体集積回路の多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812949U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553441A (en) * | 1978-10-14 | 1980-04-18 | Sony Corp | Semiconductor device |
-
1981
- 1981-07-20 JP JP10794581U patent/JPS5812949U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553441A (en) * | 1978-10-14 | 1980-04-18 | Sony Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5812949U (ja) | 1983-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4151545A (en) | Semiconductor electric circuit device with plural-layer aluminum base metallization | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| JPH0314050Y2 (ja) | ||
| EP0177251A1 (en) | A semiconductor device having a reliable bonding pad structure | |
| JPH0555228A (ja) | 半導体装置 | |
| GB1228083A (ja) | ||
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPS5937576B2 (ja) | 半導体装置 | |
| JP3496372B2 (ja) | 半導体集積回路におけるボンディングパッドの構造 | |
| JPH0511661B2 (ja) | ||
| JPS5847713Y2 (ja) | 感熱記録ヘッド用薄膜混成回路 | |
| JPH0442938Y2 (ja) | ||
| JP2959186B2 (ja) | 半導体装置の製造方法 | |
| JP2781688B2 (ja) | 半導体装置 | |
| JPH05267303A (ja) | 半導体装置 | |
| JPS5965474A (ja) | 集積された検出器アレイと信号処理器 | |
| JPS62154768A (ja) | 半導体集積回路装置 | |
| JPH036817A (ja) | 半導体素子の多層電極の製造方法 | |
| JPS62144355A (ja) | 半導体集積回路 | |
| JPH0430531A (ja) | 半導体集積回路 | |
| JPS623981B2 (ja) | ||
| JPS63252445A (ja) | 半導体装置の製造方法 |