JP2622156B2 - 集積回路パッド用の接触方法とその構造 - Google Patents
集積回路パッド用の接触方法とその構造Info
- Publication number
- JP2622156B2 JP2622156B2 JP63175285A JP17528588A JP2622156B2 JP 2622156 B2 JP2622156 B2 JP 2622156B2 JP 63175285 A JP63175285 A JP 63175285A JP 17528588 A JP17528588 A JP 17528588A JP 2622156 B2 JP2622156 B2 JP 2622156B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- layer
- integrated circuit
- contact
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 43
- 229910052782 aluminium Inorganic materials 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、集積回路パッド用の接続方法とその構造に
係る。特に該パッド上に突出部を形成して接続を行なう
場合に関する。
係る。特に該パッド上に突出部を形成して接続を行なう
場合に関する。
[従来の技術] 半導体集積回路の分野では、アルミニウム層を配線層
として用いるのが一般的である。確かにアルミニウムは
優れた良導体であり、凹凸のある表面にも堆積しやす
く、エッチングが容易であり、しかも比較的安価であ
る。このようなアルミニウム配線層の端部に設けられる
のがパッドである。パッドは通常は正方形であり、集積
回路チップの周辺部に配置されて外部接続線との接点と
なる。
として用いるのが一般的である。確かにアルミニウムは
優れた良導体であり、凹凸のある表面にも堆積しやす
く、エッチングが容易であり、しかも比較的安価であ
る。このようなアルミニウム配線層の端部に設けられる
のがパッドである。パッドは通常は正方形であり、集積
回路チップの周辺部に配置されて外部接続線との接点と
なる。
アルミニウムは非常に酸化し易く、他の導電性材料と
絶縁性金属間化合物を形成することも多いと言う問題点
も有している。この問題を解決するために、いろいろな
接続技術が開発されて来ており、例えば最初に導電性多
層構造をアルミニウムパッド上に堆積する方法等もとら
れている。
絶縁性金属間化合物を形成することも多いと言う問題点
も有している。この問題を解決するために、いろいろな
接続技術が開発されて来ており、例えば最初に導電性多
層構造をアルミニウムパッド上に堆積する方法等もとら
れている。
アルミニウムパッド上に例えばTABと呼ばれる方法で
使用されるような導電性ボスを構成したい場合、その問
題はさらに深刻化する。TAB法によると、映画フィルム
と類似のフィルム上に外部接続用金属化層を形成し、次
にフィルムに形成された窓から露出している集積回路の
ボスに前記フィルム上の金属化部分またはビームを、前
記ボスが前記ビームの末端部の正面に来るように配設す
る。
使用されるような導電性ボスを構成したい場合、その問
題はさらに深刻化する。TAB法によると、映画フィルム
と類似のフィルム上に外部接続用金属化層を形成し、次
にフィルムに形成された窓から露出している集積回路の
ボスに前記フィルム上の金属化部分またはビームを、前
記ボスが前記ビームの末端部の正面に来るように配設す
る。
このようなボスを形成する際、公知技術の方法は集積
回路上に均等に堆積することから成り、アルミニウムパ
ッド上に開口を形成し、TiW、次いで金のスパッタリン
グを行なう。その後チップ上に樹脂層を均等に堆積し、
パッドの個所に窓を開口する。金を厚く(0.02〜0.03m
m)メッキする。樹脂をエッチング除去した後、ボス形
成領域以外のTiW+Au層をイオンエッチングで除去す
る。
回路上に均等に堆積することから成り、アルミニウムパ
ッド上に開口を形成し、TiW、次いで金のスパッタリン
グを行なう。その後チップ上に樹脂層を均等に堆積し、
パッドの個所に窓を開口する。金を厚く(0.02〜0.03m
m)メッキする。樹脂をエッチング除去した後、ボス形
成領域以外のTiW+Au層をイオンエッチングで除去す
る。
[発明が解決しようとする課題] このようなTiW+Auの堆積動作および抑制動作は、高
価な設備を要する非常に複雑な工程である。そのため半
導体集積回路の製造業者でTABのような突出接点(ボ
ス)を頻繁に使用しない者は、それに必要な設備投資を
行なうことを避けて、ボス製造作業を下請業者に請負わ
せるのが一般的になっている。このこともまた集積回路
の原価を高くする一因となっている。
価な設備を要する非常に複雑な工程である。そのため半
導体集積回路の製造業者でTABのような突出接点(ボ
ス)を頻繁に使用しない者は、それに必要な設備投資を
行なうことを避けて、ボス製造作業を下請業者に請負わ
せるのが一般的になっている。このこともまた集積回路
の原価を高くする一因となっている。
従って本発明の目的は、形成が容易であり従来の半導
体集積回路製造で一般に使用されて来た技術ほど複雑な
技術を要しない新規な接点をアルミニウムパッド上に形
成することにある。
体集積回路製造で一般に使用されて来た技術ほど複雑な
技術を要しない新規な接点をアルミニウムパッド上に形
成することにある。
本発明のさらに別の目的は、特に突出接点の形成に適
する接点構成方法を提供することである。
する接点構成方法を提供することである。
[課題を解決するための手段] 上記の目的を達成するために、本発明の基本概念では
公知技術と対照的に、アルミニウム層との接続が難かし
いということからこのアルミニウム層の下に接続をとり
やすい補助層を設け、この補助層を用いて接点を形成す
ることによりアルミニウム層との電気的接続を保証す
る。
公知技術と対照的に、アルミニウム層との接続が難かし
いということからこのアルミニウム層の下に接続をとり
やすい補助層を設け、この補助層を用いて接点を形成す
ることによりアルミニウム層との電気的接続を保証す
る。
従って本発明による集積回路のアルミニウムパッド上
に接触点を形成する方法は、アルミニウムパッドの下に
アルミニウムとの電気的接触性の良い材料から成る導電
性下地層を設ける段階と、アルミニウム層を部分的に除
去して下地層表面の一部を露出させる段階と下地層との
接続を導電性接着剤粒を介して行う段階とを含んで成る
ことを特徴とする。
に接触点を形成する方法は、アルミニウムパッドの下に
アルミニウムとの電気的接触性の良い材料から成る導電
性下地層を設ける段階と、アルミニウム層を部分的に除
去して下地層表面の一部を露出させる段階と下地層との
接続を導電性接着剤粒を介して行う段階とを含んで成る
ことを特徴とする。
[作用] この場合、前記下地層の表面積はパッドより小さくて
も、パッドと等しくても、あるいはパッドより大きくて
も良い。
も、パッドと等しくても、あるいはパッドより大きくて
も良い。
本発明の一実施態様によると、前記下地層はドープし
た多結晶ケイ素層で構成される。
た多結晶ケイ素層で構成される。
本発明の別の実施態様によると、露出した多結晶ケイ
素層表面との接続は導電性接着剤を滴下して行なわれ
る。
素層表面との接続は導電性接着剤を滴下して行なわれ
る。
従って本発明による集積回路の接点パッドは、集積回
路との接続を行なう伸長部を含むアルミニウム層で少な
くとも部分的に被覆されている多結晶ケイ素を含んで成
る。
路との接続を行なう伸長部を含むアルミニウム層で少な
くとも部分的に被覆されている多結晶ケイ素を含んで成
る。
[実施例] 以下図面により本発明の実施例を詳細に説明する。
以下の各図において、煩雑になるのを避けるため各層
の大きさおよび厚さは実寸通りとしていない。これは半
導体回路分野において慣行的な表現方法に従ったもので
ある。
の大きさおよび厚さは実寸通りとしていない。これは半
導体回路分野において慣行的な表現方法に従ったもので
ある。
第1図はアルミニウム製の接点パッド1,2を含む集積
回路の縁部を示す部分平面図である。アルミニウム製の
接点パッドは集積回路の所定個所で接続を行なうアルミ
ニウム配線3,4と一体形成されるのが普通である。但
し、ある種のパッドでは配線が設けられず、下層基板と
接続をとるように構成される場合もある。
回路の縁部を示す部分平面図である。アルミニウム製の
接点パッドは集積回路の所定個所で接続を行なうアルミ
ニウム配線3,4と一体形成されるのが普通である。但
し、ある種のパッドでは配線が設けられず、下層基板と
接続をとるように構成される場合もある。
第2図(a)並びに第2図(b)は第1図のII−II線
に沿って取った2種類の断面図である。
に沿って取った2種類の断面図である。
第2図(a)において、半導体基板10上に形成された
絶縁層11上にアルミニウム層1,3が堆積される。この絶
縁層は通常の場合酸化ケイ素から成る厚い層(1μm以
上)であり、酸化層とも呼ばれる。次に、ほとんどの集
積回路では絶縁材料、例えばリンをドープしたシリカ等
の厚い層(数μm)12が集積回路全体に堆積された後、
接点パッド1上に窓部が開口される。この窓部の中で外
部から集積回路へ向かう接続をとるものである。
絶縁層11上にアルミニウム層1,3が堆積される。この絶
縁層は通常の場合酸化ケイ素から成る厚い層(1μm以
上)であり、酸化層とも呼ばれる。次に、ほとんどの集
積回路では絶縁材料、例えばリンをドープしたシリカ等
の厚い層(数μm)12が集積回路全体に堆積された後、
接点パッド1上に窓部が開口される。この窓部の中で外
部から集積回路へ向かう接続をとるものである。
第2図(b)は第1図に示した構造の別の断面図であ
る。第2図(a)と第2図(b)の相違は、第2図
(b)では多結晶ケイ素の導電層がアルミニウム層の下
にある点である。このような構成を用いるのは、集積回
路製造技術上の理由によるものであるが、ここではそれ
について説明しないことにする。しかし、先行技術では
例えばアルミニウムパッド領域の下にこのような多結晶
ケイ素層14を設けていても、この下地層が無い場合と同
じく金属化工程によりアルミニウムとの接続を行なうの
である。
る。第2図(a)と第2図(b)の相違は、第2図
(b)では多結晶ケイ素の導電層がアルミニウム層の下
にある点である。このような構成を用いるのは、集積回
路製造技術上の理由によるものであるが、ここではそれ
について説明しないことにする。しかし、先行技術では
例えばアルミニウムパッド領域の下にこのような多結晶
ケイ素層14を設けていても、この下地層が無い場合と同
じく金属化工程によりアルミニウムとの接続を行なうの
である。
第3図(a)と第3図(b)は本発明による接点構造
の一例を示す。第3図(a)に示すように、この接点構
造は高不純物濃度の導電性多結晶ケイ素層20をアルミニ
ウム層21の下に含んでいる。このアルミニウム層は多結
晶ケイ素層20の実質的な表面部分を露出させるように開
口されている。多結晶ケイ素層20は基板22上に設けられ
るが、該基板と接続をとりたい場合はケ素基板上に直接
形成することができるし、あるいは例えば厚いSiO2層を
ケイ素ウエーハの上に堆積し、その上に形成しても良
い。
の一例を示す。第3図(a)に示すように、この接点構
造は高不純物濃度の導電性多結晶ケイ素層20をアルミニ
ウム層21の下に含んでいる。このアルミニウム層は多結
晶ケイ素層20の実質的な表面部分を露出させるように開
口されている。多結晶ケイ素層20は基板22上に設けられ
るが、該基板と接続をとりたい場合はケ素基板上に直接
形成することができるし、あるいは例えば厚いSiO2層を
ケイ素ウエーハの上に堆積し、その上に形成しても良
い。
次に、本発明によるパッドは従来の多結晶ケイ素との
接続方法によって接続することができる。この接続はア
ルミニウムを用いた場合に比べてはるかに容易である。
第3図(a)は接触をとりたい個所で開口した上部パッ
シベーション層23も示している。
接続方法によって接続することができる。この接続はア
ルミニウムを用いた場合に比べてはるかに容易である。
第3図(a)は接触をとりたい個所で開口した上部パッ
シベーション層23も示している。
第3図(b)は各種層の範囲が良く分かるように示し
た平面図である。参照番号23は上部パッシベーション層
の範囲を示しており、点線24はアルミニウム層21の外部
線を示している。この例ではアルミニウム層21の方がパ
ッシベーション層23の下でそれよりやや外側まで延びて
おり、接続線25が延設されている。さらに、第3図
(b)の例では、アルミニウム層21がマスク23によって
決定される外部線内部で完全にエッチング除去されてお
らず、中央アルミニウム領域26が残されており、多結晶
ケイ素20は斜線部27のみが見えている。内部アルミニウ
ム領域26は、ドープした多結晶ケイ素がアルミニウムほ
ど導電性が良くないことを考慮して、多結晶ケイ素とア
ルミニウム間の接触面積を大きくするために設けられた
ものである。この後、ドープした多結晶ケイ素上に任意
の接続方法を用いて接続することができる。
た平面図である。参照番号23は上部パッシベーション層
の範囲を示しており、点線24はアルミニウム層21の外部
線を示している。この例ではアルミニウム層21の方がパ
ッシベーション層23の下でそれよりやや外側まで延びて
おり、接続線25が延設されている。さらに、第3図
(b)の例では、アルミニウム層21がマスク23によって
決定される外部線内部で完全にエッチング除去されてお
らず、中央アルミニウム領域26が残されており、多結晶
ケイ素20は斜線部27のみが見えている。内部アルミニウ
ム領域26は、ドープした多結晶ケイ素がアルミニウムほ
ど導電性が良くないことを考慮して、多結晶ケイ素とア
ルミニウム間の接触面積を大きくするために設けられた
ものである。この後、ドープした多結晶ケイ素上に任意
の接続方法を用いて接続することができる。
第4図はボスとTABを形成したい場合の好適実施態様
を示す。
を示す。
第4図は本発明による接点パッドに対する特に簡単な
接続方法である。第3図(a)に示すと共に第4図でも
同じ参照番号で示した構造の上に、導電性接着剤30を滴
下して堆積する。これによって例えばTAB法により支持
フィルム32から突設したビーム31との接続を行なうこと
ができる。また、接着剤を用いることでビームとの固定
も保証される。この他この形式の回路の持つ利点は、ビ
ーム31を同一水平面に配置しない場合でも、接着剤がま
だ粘着性を保っている温度および状態で加工すればビー
ムを接着剤30のなかに多少侵入させることも可能な点に
ある。
接続方法である。第3図(a)に示すと共に第4図でも
同じ参照番号で示した構造の上に、導電性接着剤30を滴
下して堆積する。これによって例えばTAB法により支持
フィルム32から突設したビーム31との接続を行なうこと
ができる。また、接着剤を用いることでビームとの固定
も保証される。この他この形式の回路の持つ利点は、ビ
ーム31を同一水平面に配置しない場合でも、接着剤がま
だ粘着性を保っている温度および状態で加工すればビー
ムを接着剤30のなかに多少侵入させることも可能な点に
ある。
導電性接着剤30の担体として例えばケイ素ポリイミ
ド、ガラス等を使用し、導電性充填剤として銀、金、パ
ラジウム等を使用することができる。
ド、ガラス等を使用し、導電性充填剤として銀、金、パ
ラジウム等を使用することができる。
アルミニウム面が露出しているパッドや高抵効率の導
電性接着剤アルミニウム界面を有するパッドについて
は、このように簡単な接着剤滴下法を使用できないこと
が理解されよう。
電性接着剤アルミニウム界面を有するパッドについて
は、このように簡単な接着剤滴下法を使用できないこと
が理解されよう。
本発明に係る回路、例えば第4図に示した回路は、銀
行カード、テレフォンカードのような一般に「マイクロ
チップ付きカード」と呼ばれるメモリカードに使用され
る集積回路のような、端末数の少ない集積回路に特に適
するものである。
行カード、テレフォンカードのような一般に「マイクロ
チップ付きカード」と呼ばれるメモリカードに使用され
る集積回路のような、端末数の少ない集積回路に特に適
するものである。
言うまでもなく、第4図の好適実施態様は本発明の特
定の実施態様にすぎず、多結晶ケイ素上に任意の周知の
接続方法、例えば合金等を用いることができる。一般的
に言うと、本発明はアルミニウム層の下に導電性下地層
を含む接続パッドを設けるることから成る一般的な工程
も含んでいる。この導電性下地層を用いて有効な接続を
行なうのであるが、その材料として例えはニッケル、
銅、導電性ガラス等を用いることができる。
定の実施態様にすぎず、多結晶ケイ素上に任意の周知の
接続方法、例えば合金等を用いることができる。一般的
に言うと、本発明はアルミニウム層の下に導電性下地層
を含む接続パッドを設けるることから成る一般的な工程
も含んでいる。この導電性下地層を用いて有効な接続を
行なうのであるが、その材料として例えはニッケル、
銅、導電性ガラス等を用いることができる。
[発明の効果] 本発明によればアルミニウムパッド上に容易に接点を
形成することができ且つ、その形成技術は従来の半導体
集積回路製造で一般に使用されて来た技術ほど複雑な技
術を要しない新規な技術を提供したものである。この技
術によれば、突出接点の形成に適する接点の構成も容易
である。
形成することができ且つ、その形成技術は従来の半導体
集積回路製造で一般に使用されて来た技術ほど複雑な技
術を要しない新規な技術を提供したものである。この技
術によれば、突出接点の形成に適する接点の構成も容易
である。
第1図は従来の集積回路接点パッドを示す平面図であ
り、第2図(a)並びに第2図(b)は第1図のII−II
線に沿って取った2種類の断面図であり、第3図(a)
および第3図(b)は本発明による接点構造の断面図と
平面図であり、第3図(a)は第3図(b)のIII A−I
II A線に沿って取った断面図であり、第4図は本発明に
よる接点構造と関連する突出部の断面図である。 20……導電性多結晶ケイ素層、21……アルミニウム層、
22……基板、23……パッシベーション層、25……接続
線、30……導電性接着剤、32……支持フィルム、31……
ビーム。
り、第2図(a)並びに第2図(b)は第1図のII−II
線に沿って取った2種類の断面図であり、第3図(a)
および第3図(b)は本発明による接点構造の断面図と
平面図であり、第3図(a)は第3図(b)のIII A−I
II A線に沿って取った断面図であり、第4図は本発明に
よる接点構造と関連する突出部の断面図である。 20……導電性多結晶ケイ素層、21……アルミニウム層、
22……基板、23……パッシベーション層、25……接続
線、30……導電性接着剤、32……支持フィルム、31……
ビーム。
Claims (5)
- 【請求項1】集積回路のアルミニウムパッド上に接触点
を形成する方法であって、前記アルミニウムパッドの下
に、アルミニウムと電気的接触性の良い材料から成る導
電性下地層を設ける段階と、アルミニウム層を部分的に
除去して、前記下地層表面の一部を露呈させる段階と、
前記下地層との接続を導電性接着剤粒を介して行なう段
階とを含んで成ることを特徴とする集積回路パッド用の
接触方法。 - 【請求項2】前記下地層がドープした多結晶ケイ素下地
層であることを特徴とする請求項1記載の方法。 - 【請求項3】集積回路との接続を行なう伸長部(25)を
含む1つのアルミニウム層(21、26)で少なくとも部分
的に覆われており、且つ導電性接着剤粒(30)で覆われ
ている上記アルミニウムとの電気的接触性の良い材料か
ら成る所定広さの層(20)を有することを特徴とする集
積回路の接触パッド。 - 【請求項4】前記材料がドープした多結晶ケイ素から成
ることを特徴とする請求項3記載の接触パッド。 - 【請求項5】前記接着剤粒(30)が外部導電体(31)と
の電気的並びに機械的接続を行なうことを特徴とする請
求項3記載の接触パッド。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR87/10413 | 1987-07-16 | ||
FR8710413A FR2618254B1 (fr) | 1987-07-16 | 1987-07-16 | Procede et structure de prise de contact sur des plots de circuit integre. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6450446A JPS6450446A (en) | 1989-02-27 |
JP2622156B2 true JP2622156B2 (ja) | 1997-06-18 |
Family
ID=9353453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63175285A Expired - Lifetime JP2622156B2 (ja) | 1987-07-16 | 1988-07-15 | 集積回路パッド用の接触方法とその構造 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4914057A (ja) |
EP (1) | EP0299894B1 (ja) |
JP (1) | JP2622156B2 (ja) |
KR (1) | KR890003016A (ja) |
DE (1) | DE3875174T2 (ja) |
FR (1) | FR2618254B1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5310699A (en) * | 1984-08-28 | 1994-05-10 | Sharp Kabushiki Kaisha | Method of manufacturing a bump electrode |
US5611140A (en) * | 1989-12-18 | 1997-03-18 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
US5074947A (en) * | 1989-12-18 | 1991-12-24 | Epoxy Technology, Inc. | Flip chip technology using electrically conductive polymers and dielectrics |
JP2843658B2 (ja) * | 1990-08-02 | 1999-01-06 | 東レ・ダウコーニング・シリコーン株式会社 | フリップチップ型半導体装置 |
WO1994018701A1 (en) * | 1993-02-05 | 1994-08-18 | W.L. Gore & Associates, Inc. | Stress-resistant semiconductor chip-circuit board interconnect |
US5543585A (en) * | 1994-02-02 | 1996-08-06 | International Business Machines Corporation | Direct chip attachment (DCA) with electrically conductive adhesives |
US5581445A (en) * | 1994-02-14 | 1996-12-03 | Us3, Inc. | Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module |
DE69628018D1 (de) * | 1996-10-30 | 2003-06-12 | St Microelectronics Sa | Halbleiterpackung mit mechanisch und elektrisch verbundenen Trägerelementen |
US6137063A (en) | 1998-02-27 | 2000-10-24 | Micron Technology, Inc. | Electrical interconnections |
JP3514314B2 (ja) * | 2001-07-25 | 2004-03-31 | ローム株式会社 | 半導体装置およびその製造方法 |
US7759803B2 (en) * | 2001-07-25 | 2010-07-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
CA2548694C (en) * | 2005-08-31 | 2012-07-24 | Extreme Engineering Ltd. | Fluid erosion protection washer for rotating shaft in mwd tool |
JP2008277525A (ja) * | 2007-04-27 | 2008-11-13 | Shinko Electric Ind Co Ltd | ピン付き基板並びに配線基板および半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3667008A (en) * | 1970-10-29 | 1972-05-30 | Rca Corp | Semiconductor device employing two-metal contact and polycrystalline isolation means |
US3806361A (en) * | 1972-01-24 | 1974-04-23 | Motorola Inc | Method of making electrical contacts for and passivating a semiconductor device |
JPS5279773A (en) * | 1975-12-26 | 1977-07-05 | Seiko Epson Corp | Bonding method of ic |
JPS53101267A (en) * | 1977-02-16 | 1978-09-04 | Hitachi Ltd | Semiconductor device |
FR2492164B1 (fr) * | 1980-10-15 | 1987-01-23 | Radiotechnique Compelec | Procede de realisation simultanee de liaisons electriques multiples, notamment pour le raccordement electrique d'une micro-plaquette de semiconducteurs |
NL8202597A (nl) * | 1982-06-28 | 1984-01-16 | Philips Nv | Werkwijze voor het bevestigen van twee voorwerpen aan elkaar. |
JPS60116157A (ja) * | 1983-11-29 | 1985-06-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US4666737A (en) * | 1986-02-11 | 1987-05-19 | Harris Corporation | Via metallization using metal fillets |
-
1987
- 1987-07-16 FR FR8710413A patent/FR2618254B1/fr not_active Expired - Fee Related
-
1988
- 1988-07-11 KR KR1019880008598A patent/KR890003016A/ko not_active Application Discontinuation
- 1988-07-13 DE DE8888420246T patent/DE3875174T2/de not_active Expired - Fee Related
- 1988-07-13 EP EP88420246A patent/EP0299894B1/fr not_active Expired - Lifetime
- 1988-07-15 JP JP63175285A patent/JP2622156B2/ja not_active Expired - Lifetime
- 1988-07-15 US US07/323,604 patent/US4914057A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0299894A1 (fr) | 1989-01-18 |
KR890003016A (ko) | 1989-04-12 |
US4914057A (en) | 1990-04-03 |
DE3875174D1 (de) | 1992-11-12 |
EP0299894B1 (fr) | 1992-10-07 |
JPS6450446A (en) | 1989-02-27 |
DE3875174T2 (de) | 1993-05-06 |
FR2618254B1 (fr) | 1990-01-05 |
FR2618254A1 (fr) | 1989-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
US6077765A (en) | Structure of bump electrode and method of forming the same | |
KR100543481B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2943805B1 (ja) | 半導体装置及びその製造方法 | |
US3952404A (en) | Beam lead formation method | |
US5010389A (en) | Integrated circuit substrate with contacts thereon for a packaging structure | |
JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
US5403777A (en) | Semiconductor bond pad structure and method | |
JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
EP1003209A1 (en) | Process for manufacturing semiconductor device | |
JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
JP3702480B2 (ja) | 電極パッドの形成方法 | |
JP3032692B2 (ja) | 三次元実装モジュール及びその製造方法 | |
JP3733077B2 (ja) | 半導体装置およびその製造方法 | |
JP2002313930A (ja) | 半導体装置およびその製造方法 | |
JPH03268385A (ja) | はんだバンプとその製造方法 | |
JP3526529B2 (ja) | 半導体装置の製造方法 | |
JPS5863150A (ja) | 半導体装置の製造方法 | |
JP3351878B2 (ja) | 半導体装置およびその製造方法 | |
GB2244176A (en) | Method and apparatus for forming a conductive pattern on an integrated circuit | |
JPH03132036A (ja) | 半導体装置の製造方法 | |
JPH02170434A (ja) | バンプ電極を備える半導体集積回路装置 | |
JPH03190240A (ja) | 半導体装置の製造方法 | |
JPS62136857A (ja) | 半導体装置の製造方法 |