JPH05267303A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05267303A JPH05267303A JP5867892A JP5867892A JPH05267303A JP H05267303 A JPH05267303 A JP H05267303A JP 5867892 A JP5867892 A JP 5867892A JP 5867892 A JP5867892 A JP 5867892A JP H05267303 A JPH05267303 A JP H05267303A
- Authority
- JP
- Japan
- Prior art keywords
- bump electrode
- film
- bump
- pressure
- deformation amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【構成】半導体基板１上に酸化シリコン膜２を形成した
のち、アルミニウム配線（図示せず）に接続するバンプ
電極３を形成する。つぎにポリイミド膜４を形成したの
ち、ポジ型レジスト５を塗布・露光してから、現像する
と同時にバンプ電極３上のアルカリ可溶のポリイミドを
エッチングする。つぎにレジスト５を剥離したのち、プ
ラズマ酸化シリコン膜６を堆積してからエッチバックし
て、バンプ電極３に側壁絶縁膜４および６を形成する。 【効果】バンプ電極の側壁に変形量の大きいポリイミド
膜を形成して、その外周を変形量の小さいプラズマ酸化
シリコン膜で覆うことにより、ボンディング工程におけ
るバンプ電極の変形によるショートを抑えるとともに、
バンプ電極下部近傍の側壁絶縁膜のクラックを防止する
ことができる。
のち、アルミニウム配線（図示せず）に接続するバンプ
電極３を形成する。つぎにポリイミド膜４を形成したの
ち、ポジ型レジスト５を塗布・露光してから、現像する
と同時にバンプ電極３上のアルカリ可溶のポリイミドを
エッチングする。つぎにレジスト５を剥離したのち、プ
ラズマ酸化シリコン膜６を堆積してからエッチバックし
て、バンプ電極３に側壁絶縁膜４および６を形成する。 【効果】バンプ電極の側壁に変形量の大きいポリイミド
膜を形成して、その外周を変形量の小さいプラズマ酸化
シリコン膜で覆うことにより、ボンディング工程におけ
るバンプ電極の変形によるショートを抑えるとともに、
バンプ電極下部近傍の側壁絶縁膜のクラックを防止する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の電極構造に
関し、特にＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂ
ｏｎｄｉｎｇ）のバンプ電極に関するものである。
関し、特にＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂ
ｏｎｄｉｎｇ）のバンプ電極に関するものである。
【０００２】
【従来の技術】半導体集積回路の高集積化にともない入
出力端子数が増加し、５００ピンぐらいまで実用化され
ている。
出力端子数が増加し、５００ピンぐらいまで実用化され
ている。
【０００３】この多ピン半導体集積回路を外部リードに
接続する方法としては、主としてＴＡＢ方式が用いられ
ている。
接続する方法としては、主としてＴＡＢ方式が用いられ
ている。
【０００４】ＴＡＢ方式のバンプ電極について、図３を
参照して説明する。
参照して説明する。
【０００５】半導体素子（図示せず）形成済みの半導体
基板１上に酸化シリコン膜２を介して半導体素子と電気
的に接続された厚さ２０μｍの金または銅からなるバン
プ電極３を形成する。微細ピッチでバンプ電極３を形成
するため、バンプ電極３の側面は垂直に切り立ってい
る。
基板１上に酸化シリコン膜２を介して半導体素子と電気
的に接続された厚さ２０μｍの金または銅からなるバン
プ電極３を形成する。微細ピッチでバンプ電極３を形成
するため、バンプ電極３の側面は垂直に切り立ってい
る。
【０００６】さらにカバー膜（表面保護膜）として有機
系塗布膜であるポリイミド膜４がバンプ電極３の側面ま
で形成され、外部リード接続時の圧着によるバンプ電極
３の変形をある程度抑えることができる。
系塗布膜であるポリイミド膜４がバンプ電極３の側面ま
で形成され、外部リード接続時の圧着によるバンプ電極
３の変形をある程度抑えることができる。
【０００７】
【発明が解決しようとする課題】半導体集積回路のバン
プ電極に外部リードを圧着ボンディングするとき、加わ
る圧力に応じてバンプ電極および外部リードが変形す
る。カバー膜の変形に対する強度（応力）が大きいと、
バンプ電極自体の変形を抑えることができるが、外部リ
ードおよびバンプ電極下部の絶縁膜に過大な圧力が加わ
る。ついに外部リードが破損したり、絶縁膜にクラック
が生じる。
プ電極に外部リードを圧着ボンディングするとき、加わ
る圧力に応じてバンプ電極および外部リードが変形す
る。カバー膜の変形に対する強度（応力）が大きいと、
バンプ電極自体の変形を抑えることができるが、外部リ
ードおよびバンプ電極下部の絶縁膜に過大な圧力が加わ
る。ついに外部リードが破損したり、絶縁膜にクラック
が生じる。
【０００８】一方、カバー膜の変形に対する強度が小さ
いとバンプ電極の変形が大きくなり、隣接電極とショー
トしてしまう。
いとバンプ電極の変形が大きくなり、隣接電極とショー
トしてしまう。
【０００９】したがって、バンプ電極ピッチが小さくな
るにつれて隣接電極の間隔が狭くなると、ボンディング
圧力およびカバー膜強度の最適化が困難となる。信頼性
を損なうことなく外部リードとバンプ電極とを接続する
ことができなかった。
るにつれて隣接電極の間隔が狭くなると、ボンディング
圧力およびカバー膜強度の最適化が困難となる。信頼性
を損なうことなく外部リードとバンプ電極とを接続する
ことができなかった。
【００１０】
【課題を解決するための手段】本発明の半導体装置は半
導体基板の一主面にバンプ電極が形成され、前記バンプ
電極の側面に接して、圧力を加えたときの変形量が大き
い膜から小さい膜の順に少なくとも２種類以上の絶縁膜
を積層した側壁が形成されたものである。
導体基板の一主面にバンプ電極が形成され、前記バンプ
電極の側面に接して、圧力を加えたときの変形量が大き
い膜から小さい膜の順に少なくとも２種類以上の絶縁膜
を積層した側壁が形成されたものである。
【００１１】
【実施例】本発明の第１の実施例について、図１（ａ）
〜（ｃ）を参照して説明する。
〜（ｃ）を参照して説明する。
【００１２】はじめに図１（ａ）に示すように、半導体
素子が形成された半導体基板１上にコンタクト開口を有
する酸化シリコン膜２を形成する。つぎにスパッタ法に
より全面にアルミニウムを堆積してからパターニングし
てアルミニウム配線（図示せず）を形成する。つぎにＡ
ｕ（金）めっき法によりアルミニウム配線と電気的に接
続する、垂直な壁面をもつ厚さ２０μｍのバンプ電極３
を形成する。つぎに粘度１００ｃｐのポリイミド液を３
０００ｒｐｍで回転塗布したのち、１５０℃で熱処理し
てポリイミド膜４を形成する。つぎにポジ型レジスト５
を塗布したのち露光・現像することにより、露光部のレ
ジストとともにバンプ電極３上のアルカリ可溶のポリイ
ミドを除去する。
素子が形成された半導体基板１上にコンタクト開口を有
する酸化シリコン膜２を形成する。つぎにスパッタ法に
より全面にアルミニウムを堆積してからパターニングし
てアルミニウム配線（図示せず）を形成する。つぎにＡ
ｕ（金）めっき法によりアルミニウム配線と電気的に接
続する、垂直な壁面をもつ厚さ２０μｍのバンプ電極３
を形成する。つぎに粘度１００ｃｐのポリイミド液を３
０００ｒｐｍで回転塗布したのち、１５０℃で熱処理し
てポリイミド膜４を形成する。つぎにポジ型レジスト５
を塗布したのち露光・現像することにより、露光部のレ
ジストとともにバンプ電極３上のアルカリ可溶のポリイ
ミドを除去する。
【００１３】つぎに図１（ｂ）に示すように、レジスト
５を剥離したのち３００℃で熱処理して、ポリイミド膜
４を硬化する。つぎにステップカバレージ（段部被覆
性）の優れたプラズマＣＶＤ（気相成長）法により全面
にプラズマ酸化シリコン膜６を堆積する。
５を剥離したのち３００℃で熱処理して、ポリイミド膜
４を硬化する。つぎにステップカバレージ（段部被覆
性）の優れたプラズマＣＶＤ（気相成長）法により全面
にプラズマ酸化シリコン膜６を堆積する。
【００１４】つぎに図１（ｃ）に示すように、ＣＦ4 を
用いた異方性ドライエッチングによりプラズマ酸化シリ
コン膜６をエッチバックして、バンプ電極３の側壁のみ
を残す。
用いた異方性ドライエッチングによりプラズマ酸化シリ
コン膜６をエッチバックして、バンプ電極３の側壁のみ
を残す。
【００１５】本実施例では変形量の大きいポリイミド膜
４がバンプ電極３に接し、その外周を変形量の小さいプ
ラズマ酸化シリコン膜６が覆っている。
４がバンプ電極３に接し、その外周を変形量の小さいプ
ラズマ酸化シリコン膜６が覆っている。
【００１６】つぎに本発明の第２の実施例について、図
２（ａ）および（ｂ）を参照して説明する。
２（ａ）および（ｂ）を参照して説明する。
【００１７】はじめに図２（ａ）に示すように、半導体
基板１上に酸化シリコン膜２を形成したのち、アルミニ
ウム配線（図示せず）およびバンプ電極３を形成する。
つぎにポリイミド膜４を回転塗布したのち熱処理する。
つぎにポジ型レジスト（図示せず）を塗布・露光・現像
したのちレジストを剥離する。ここまでは第１の実施例
と同様である。
基板１上に酸化シリコン膜２を形成したのち、アルミニ
ウム配線（図示せず）およびバンプ電極３を形成する。
つぎにポリイミド膜４を回転塗布したのち熱処理する。
つぎにポジ型レジスト（図示せず）を塗布・露光・現像
したのちレジストを剥離する。ここまでは第１の実施例
と同様である。
【００１８】つぎに酸化シリコンおよびアルキル基を含
む有機シリコン化合物のアルコール溶液を回転塗布した
のち３００℃で熱処理して、ＳＯＧ（ｓｐｉｎ ｏｎ
ｇｌａｓｓ）膜７を形成する。つぎにプラズマＣＶＤ法
により、全面にプラズマ酸化シリコン膜６を堆積する。
む有機シリコン化合物のアルコール溶液を回転塗布した
のち３００℃で熱処理して、ＳＯＧ（ｓｐｉｎ ｏｎ
ｇｌａｓｓ）膜７を形成する。つぎにプラズマＣＶＤ法
により、全面にプラズマ酸化シリコン膜６を堆積する。
【００１９】つぎに図２（ｂ）に示すように、ＣＦ4 を
用いた異方性ドライエッチングによりプラズマ酸化シリ
コン膜６をエッチバックして、バンプ電極３の側壁のみ
を残す。
用いた異方性ドライエッチングによりプラズマ酸化シリ
コン膜６をエッチバックして、バンプ電極３の側壁のみ
を残す。
【００２０】本実施例ではポリイミド膜４とプラズマ酸
化シリコン膜６との間に圧力に対する変形量がポリイミ
ド膜４よりも小さいＳＯＧ膜７を挟んでいる。第１の実
施例に比べてＳＯＧ膜７の形成工程が追加されるが、バ
ンプ電極３の側壁膜４，７，６にクラックが発生する限
界圧力がさらに大きくなる。したがってリードを接続す
るための圧着工程において、充分なボンディング圧力マ
ージンを確保することができる。
化シリコン膜６との間に圧力に対する変形量がポリイミ
ド膜４よりも小さいＳＯＧ膜７を挟んでいる。第１の実
施例に比べてＳＯＧ膜７の形成工程が追加されるが、バ
ンプ電極３の側壁膜４，７，６にクラックが発生する限
界圧力がさらに大きくなる。したがってリードを接続す
るための圧着工程において、充分なボンディング圧力マ
ージンを確保することができる。
【００２１】Ａｕめっき法により厚さ２０μｍのバンプ
電極を形成し、ボンディング圧力を１〜２ｔｏｎ／ｃｍ
2 に設定すると、従来構造では１０μｍ以上の横拡がり
が発生し、横拡がりのばらつきも大きい。
電極を形成し、ボンディング圧力を１〜２ｔｏｎ／ｃｍ
2 に設定すると、従来構造では１０μｍ以上の横拡がり
が発生し、横拡がりのばらつきも大きい。
【００２２】これに対して本発明では圧力に対してほと
んど変形しない無機のプラズマＣＶＤ膜でバンプ電極間
の最外周を覆って、バンプ電極の横拡がりの最大値を規
定することができる。横拡がりは、第１の実施例ではポ
リイミド膜厚の３〜４μｍ、第２の実施例ではポリイミ
ド膜厚＋ＳＯＧ膜厚の４〜５μｍとなった。
んど変形しない無機のプラズマＣＶＤ膜でバンプ電極間
の最外周を覆って、バンプ電極の横拡がりの最大値を規
定することができる。横拡がりは、第１の実施例ではポ
リイミド膜厚の３〜４μｍ、第２の実施例ではポリイミ
ド膜厚＋ＳＯＧ膜厚の４〜５μｍとなった。
【００２３】
【発明の効果】圧力に対する変形量の小さい順に重ねた
積層膜をバンプ電極の側壁膜とした。その結果、バンプ
−リード間の充分な密着強度を得るための最小ボンディ
ング圧力と、バンプ電極の横方向拡がりを許容範囲内に
抑えることができる。さらにバンプ電極下部近傍の絶縁
膜にクラックを生じない最大ボンディング圧力との差を
大きくすることができる。ピッチが狭くなったバンプ電
極に対するリードボンディング工程を安定化して、半導
体集積回路の信頼性を高めることができた。
積層膜をバンプ電極の側壁膜とした。その結果、バンプ
−リード間の充分な密着強度を得るための最小ボンディ
ング圧力と、バンプ電極の横方向拡がりを許容範囲内に
抑えることができる。さらにバンプ電極下部近傍の絶縁
膜にクラックを生じない最大ボンディング圧力との差を
大きくすることができる。ピッチが狭くなったバンプ電
極に対するリードボンディング工程を安定化して、半導
体集積回路の信頼性を高めることができた。
【図１】本発明の第１の実施例を工程順に示す断面図で
ある。
ある。
【図２】本発明の第２の実施例を工程順に示す断面図で
ある。
ある。
【図３】従来のバンプ電極を示す断面図である。
１ 半導体基板 ２ 酸化シリコン膜 ３ バンプ電極 ４ ポリイミド膜 ５ レジスト ６ プラズマ酸シリコン膜 ７ ＳＯＧ膜
Claims (1)
- 【請求項１】 半導体基板の一主面にバンプ電極が形成
され、前記バンプ電極の側面に接して、圧力を加えたと
きの変形量が大きい膜から小さい膜の順に少なくとも２
種類以上の絶縁膜を積層した側壁が形成された半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5867892A JPH05267303A (ja) | 1992-03-17 | 1992-03-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5867892A JPH05267303A (ja) | 1992-03-17 | 1992-03-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267303A true JPH05267303A (ja) | 1993-10-15 |
Family
ID=13091233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5867892A Withdrawn JPH05267303A (ja) | 1992-03-17 | 1992-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267303A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4811194A (en) * | 1986-09-08 | 1989-03-07 | Canon Kabushiki Kaisha | Optical information processing apparatus |
| JP2010034601A (ja) * | 2009-11-16 | 2010-02-12 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
-
1992
- 1992-03-17 JP JP5867892A patent/JPH05267303A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4811194A (en) * | 1986-09-08 | 1989-03-07 | Canon Kabushiki Kaisha | Optical information processing apparatus |
| JP2010034601A (ja) * | 2009-11-16 | 2010-02-12 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
| US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
| US10163837B2 (en) | 2010-05-18 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006967B1 (ko) | 반도체 장치의 범프 전극 구조 및 그 형성 방법 | |
| US4742023A (en) | Method for producing a semiconductor device | |
| KR100526445B1 (ko) | 웨이퍼 패시베이션 구조 | |
| GB2184288A (en) | Oxidation inhibition of copper bonding pads using palladium | |
| JP2002319588A (ja) | 半導体素子のボンドパッド及びその形成方法 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPS60134442A (ja) | 半導体デバイス | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPH05267303A (ja) | 半導体装置 | |
| JP3446021B2 (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JPH0555228A (ja) | 半導体装置 | |
| JP2871222B2 (ja) | 配線基板の製造方法 | |
| JPH0786340A (ja) | 半導体素子の接続方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP3297688B2 (ja) | 半導体装置における突起電極形成方法 | |
| JPH02156640A (ja) | 半導体装置 | |
| JP2000357701A (ja) | 半導体装置及びその製造方法 | |
| JPH0682705B2 (ja) | 半導体装置の実装方法 | |
| JPH06232137A (ja) | バンプ形成方法及びバンプ | |
| JPS58192350A (ja) | 半導体装置 | |
| JPH0244145B2 (ja) | ||
| JP2621186B2 (ja) | 転写用バンプの形成方法 | |
| JP3496372B2 (ja) | 半導体集積回路におけるボンディングパッドの構造 | |
| JPS63252445A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |