JPH036817A - 半導体素子の多層電極の製造方法 - Google Patents
半導体素子の多層電極の製造方法Info
- Publication number
- JPH036817A JPH036817A JP14236389A JP14236389A JPH036817A JP H036817 A JPH036817 A JP H036817A JP 14236389 A JP14236389 A JP 14236389A JP 14236389 A JP14236389 A JP 14236389A JP H036817 A JPH036817 A JP H036817A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- aluminum
- oxide film
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 238000007740 vapor deposition Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 28
- 238000005530 etching Methods 0.000 abstract description 12
- 238000000151 deposition Methods 0.000 abstract description 8
- 230000007797 corrosion Effects 0.000 abstract description 7
- 238000005260 corrosion Methods 0.000 abstract description 7
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 6
- 229910004337 Ti-Ni Inorganic materials 0.000 description 5
- 229910011209 Ti—Ni Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000006104 solid solution Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダイオード、トランジスタ、ＩＣ等の半導体素
子の多層電極の製造方法に関する。
子の多層電極の製造方法に関する。
〔従来技術及び発明が解決しようとする課題〕シリコン
半導体素子（シリコン牛導体チップ〕上に、真空蒸着に
よってＡｌ （アルミニウム）層とＴｉ （チメンノ層
とＮｉ にニッケル）Ｎとから成る多層電極を形成する
ことは公知である。このＡＩ −Ｔｉ−Ｎｉ７１Ｌ極に
おいて、４１層はシリコン半導体素子との密着性が、接
続すべき半導体領域の導電型に関係なく良好に得られ、
かつシリコン半導体素子との間に良好なオーミック接触
が得られるコンタクト用金属層としての作用を有し、Ｎ
ｉ層は半田の付着性が良い半田付は用金属層としての作
用を有し、Ｔｉ層ｉＡＩ層とＮｉ層との間に介在して両
層の密着性を向上させるグリユー（糊〕金属層としての
作用を有する。このため、上記ＡＩ −Ｔｉ −Ｎｉ電
極は、リード電極の半田付けを良好に行うことができる
と共に、半導体素子に対して密着性の良い理想的な電極
である。
半導体素子（シリコン牛導体チップ〕上に、真空蒸着に
よってＡｌ （アルミニウム）層とＴｉ （チメンノ層
とＮｉ にニッケル）Ｎとから成る多層電極を形成する
ことは公知である。このＡＩ −Ｔｉ−Ｎｉ７１Ｌ極に
おいて、４１層はシリコン半導体素子との密着性が、接
続すべき半導体領域の導電型に関係なく良好に得られ、
かつシリコン半導体素子との間に良好なオーミック接触
が得られるコンタクト用金属層としての作用を有し、Ｎ
ｉ層は半田の付着性が良い半田付は用金属層としての作
用を有し、Ｔｉ層ｉＡＩ層とＮｉ層との間に介在して両
層の密着性を向上させるグリユー（糊〕金属層としての
作用を有する。このため、上記ＡＩ −Ｔｉ −Ｎｉ電
極は、リード電極の半田付けを良好に行うことができる
と共に、半導体素子に対して密着性の良い理想的な電極
である。
本願発明者は、上記ＡＩ −Ｔｉ−Ｎｉ電極をプレーナ
型ＰＮ接合ダイオードの電極に適用し、その−態様とし
てＮｉ層の外周側に下層の４１層を延伸させて、この人
１層を周知のフィールドプレートとして機能させたＡｌ
−Ｔｉ−Ｎｉ電極の製作を試みた。
型ＰＮ接合ダイオードの電極に適用し、その−態様とし
てＮｉ層の外周側に下層の４１層を延伸させて、この人
１層を周知のフィールドプレートとして機能させたＡｌ
−Ｔｉ−Ｎｉ電極の製作を試みた。
この場合、 ４１層は長期間の使用等により腐食され昌
いため、また絶Ｒ耐圧を損な５原因ともなり得るので、
フィールドプレートとして働＜ ４１層の外周部は保護
膜で被覆して信頼性を高めるのが望ましい。本願発明者
は、以下の２つの製造方法で上記ＡＩ Ｔｉ−Ｎｉ電
極を製作した。第１の方法では、まず半導体素子の上面
に熱酸化膜を形成した後、この熱酸化膜の素子中央部を
エツチング除去する。
いため、また絶Ｒ耐圧を損な５原因ともなり得るので、
フィールドプレートとして働＜ ４１層の外周部は保護
膜で被覆して信頼性を高めるのが望ましい。本願発明者
は、以下の２つの製造方法で上記ＡＩ Ｔｉ−Ｎｉ電
極を製作した。第１の方法では、まず半導体素子の上面
に熱酸化膜を形成した後、この熱酸化膜の素子中央部を
エツチング除去する。
次に、４１層とＴｉ層とＮｉ層とを順次真空蒸着した後
、Ｎｉ層とＴｉ層の周囲をエツチング除去してフィール
ドプレートとして機能する４１層を露出させる。次に、
露出したこの４１層の上面にＣＶＤ法（気相成長法〕等
でシリコン酸化膜等から成る保護膜（絶縁りを形成する
。第２の方法では、まず半導体素子の上面に熱酸化膜を
形成した後、その熱酸化膜の素子中央部をエツチングし
て除去する。
、Ｎｉ層とＴｉ層の周囲をエツチング除去してフィール
ドプレートとして機能する４１層を露出させる。次に、
露出したこの４１層の上面にＣＶＤ法（気相成長法〕等
でシリコン酸化膜等から成る保護膜（絶縁りを形成する
。第２の方法では、まず半導体素子の上面に熱酸化膜を
形成した後、その熱酸化膜の素子中央部をエツチングし
て除去する。
次に、４１層を真空蒸着した後、この人１層の素子周辺
側の上面にＣＶＤ法等でシリコン酸化膜等から成る保護
膜を形成する。次に、半導体素子の上面にＴｉ層とＮｉ
層を順次真空蒸着して、この蒸着層の素子周辺側をエツ
チングして除去する。しかしながら、上記の２つの製造
方法で形成されたＡＩ−Ｔｉ −Ｎｉ電極では以下のよ
うな問題のあることが判明した。即ち、第１の方法では
、保護膜形成時にＮｉ層の上面が酸化されて、その半田
付着性が損われてしま５゜そこで１本願発明者は、上記
Ｎｉ層の酸化を取除くべ（、Ｎｉ層の上面をエツチング
処理することを試みた。しかしながら、Ｎ１層１５００
０＾程度に薄く形成するのが一般的であるから、酸化膜
のみを選択的に除去することけ困難であり、付着性を十
分に高めるために酸化膜を十分に除去するとＮｉ層を必
要以上にエツチング除去してしま５ことがあった。また
１第２の方法では。
側の上面にＣＶＤ法等でシリコン酸化膜等から成る保護
膜を形成する。次に、半導体素子の上面にＴｉ層とＮｉ
層を順次真空蒸着して、この蒸着層の素子周辺側をエツ
チングして除去する。しかしながら、上記の２つの製造
方法で形成されたＡＩ−Ｔｉ −Ｎｉ電極では以下のよ
うな問題のあることが判明した。即ち、第１の方法では
、保護膜形成時にＮｉ層の上面が酸化されて、その半田
付着性が損われてしま５゜そこで１本願発明者は、上記
Ｎｉ層の酸化を取除くべ（、Ｎｉ層の上面をエツチング
処理することを試みた。しかしながら、Ｎ１層１５００
０＾程度に薄く形成するのが一般的であるから、酸化膜
のみを選択的に除去することけ困難であり、付着性を十
分に高めるために酸化膜を十分に除去するとＮｉ層を必
要以上にエツチング除去してしま５ことがあった。また
１第２の方法では。
４１層の上面が保護膜形成時に酸化されて、ＡＩ肩と上
層のＴｉ層との密着性が低下し、両層の間で剥離が生じ
ることがあった。この場合、Ｔｉ層を蒸着する前ＫＡＩ
層の上面をエツチング処理すれば良いと考えられる。し
かしながら、これによっても剥離は十分に防止できず１
歩留りけあまり増大しなかった。
層のＴｉ層との密着性が低下し、両層の間で剥離が生じ
ることがあった。この場合、Ｔｉ層を蒸着する前ＫＡＩ
層の上面をエツチング処理すれば良いと考えられる。し
かしながら、これによっても剥離は十分に防止できず１
歩留りけあまり増大しなかった。
そこで１本発明は上記問題を解決する一手段を提供する
ことをその目的とする。
ことをその目的とする。
［課題を解決するための手段］
上記目的を達成するだめの本発明け、少なくとも一方の
主面がシリコン半導体領域から底る半導体基板を用意す
る第１の工程と、前記半導体基板の一方の主面にアルミ
ニウムから成る第１の金属層を少なくともその一部が前
記シリコン半導体領域に接触するよ５に形成する第２の
工程と、前記第１の金属層の外周部を絶ＲＭ″′Ｃ被覆
する第３の工程と、前記第１の金属層の上面にアルミニ
ウムから成る第２の金属層と、アルミニウム層及びニッ
ケル層に対して良好な接着性を有する金属層であり且つ
アルミニウムとニッケル以外の金属から成る第３の金属
層と、ニッケルから成る第４の金属層とを順次に蒸着で
形成する第４の工程とを有することを特徴とする半導体
素子の多層電極の製造方法に係わるものである。
主面がシリコン半導体領域から底る半導体基板を用意す
る第１の工程と、前記半導体基板の一方の主面にアルミ
ニウムから成る第１の金属層を少なくともその一部が前
記シリコン半導体領域に接触するよ５に形成する第２の
工程と、前記第１の金属層の外周部を絶ＲＭ″′Ｃ被覆
する第３の工程と、前記第１の金属層の上面にアルミニ
ウムから成る第２の金属層と、アルミニウム層及びニッ
ケル層に対して良好な接着性を有する金属層であり且つ
アルミニウムとニッケル以外の金属から成る第３の金属
層と、ニッケルから成る第４の金属層とを順次に蒸着で
形成する第４の工程とを有することを特徴とする半導体
素子の多層電極の製造方法に係わるものである。
また、フィールドプレート構造にする場合には。
第１の金属層の外周部の下に第１の絶縁膜を設け、第１
の金属層の外周部の上に第２の絶縁膜を設けることが望
ましい。
の金属層の外周部の上に第２の絶縁膜を設けることが望
ましい。
請求項１に記載の発明によれば、アルミニウムから成る
第１の金属層の外周部が絶縁膜（保護膜〕によって被覆
されているので、第１の金ｔｔ４ｈの酸化及び腐食が防
止されると共に、第１の金属層の外周部における絶縁耐
圧が向上する。また、第１の金属層と第２の金属層がい
ずれもアルミニウムから放るので、第１の金属層と第２
の金属層の間に固溶層と呼べる層（固溶体領域］が形成
されて両層が良好に密着する。また、第２、第３及び第
４の金属層は異なった金属材料から成るが途中に絶縁膜
形成工程をはさむことなく順次形成するので、第２の金
属層と第３の金属層との間及び第３の金属層と第４の金
属層の間の密着性が良好に得られる。
第１の金属層の外周部が絶縁膜（保護膜〕によって被覆
されているので、第１の金ｔｔ４ｈの酸化及び腐食が防
止されると共に、第１の金属層の外周部における絶縁耐
圧が向上する。また、第１の金属層と第２の金属層がい
ずれもアルミニウムから放るので、第１の金属層と第２
の金属層の間に固溶層と呼べる層（固溶体領域］が形成
されて両層が良好に密着する。また、第２、第３及び第
４の金属層は異なった金属材料から成るが途中に絶縁膜
形成工程をはさむことなく順次形成するので、第２の金
属層と第３の金属層との間及び第３の金属層と第４の金
属層の間の密着性が良好に得られる。
請求項２に記載の発明によれば、第１の金属層の外周部
をフィールドプレートとして良好に機能させることがで
きる。
をフィールドプレートとして良好に機能させることがで
きる。
〔第１の実施例〕
以下１本発明の第１の実施例に係わるプレーナ型ＰＮ接
合ダイオードの製造方法について説明する。
合ダイオードの製造方法について説明する。
第１図■に示す本実施例のブレーナ型ＰＭ接合ダイオー
ドを形成するには、まず、第７図へに示すよ５なシリコ
ン（５１）から成る半導体基板１を用意する。この半導
体基板１は、第１の導電型の＋ Ｎ領域２と、その上面に形成されたＮ領域３と、その上
面が露出するようにＮ領域３内に形成された第２の導電
型のＰ領域４及びＮ領域５を有する。ここで、Ｎ領域３
及びＮ＋領域２はＰＮ接合ダイオードのカソード領域を
構成し、Ｐ領域４はアノード領域を構成する。Ｎ＋領域
５はＰ＋領域４から離間してそれを環状に包囲する。
ドを形成するには、まず、第７図へに示すよ５なシリコ
ン（５１）から成る半導体基板１を用意する。この半導
体基板１は、第１の導電型の＋ Ｎ領域２と、その上面に形成されたＮ領域３と、その上
面が露出するようにＮ領域３内に形成された第２の導電
型のＰ領域４及びＮ領域５を有する。ここで、Ｎ領域３
及びＮ＋領域２はＰＮ接合ダイオードのカソード領域を
構成し、Ｐ領域４はアノード領域を構成する。Ｎ＋領域
５はＰ＋領域４から離間してそれを環状に包囲する。
次に、半導体基板１に酸化雰囲ス中で熱処理を施して、
＃！−導体基板１の上面全域に厚さ約１μｍのシリコン
酸化膜を形成する。なお、このシリコン酸化膜はＰ＋領
域４及びＮ＋領域２の拡散の際に形成された熱酸化膜で
あってもよい。続いて、このシリコン酸化膜の素子中央
部及び素子周辺部をエツチングして除去し、第１図の）
に示すように第１の絶縁膜としての第１のシリコン酸化
！６ヲ３１状に残存させる。この第１のシリコン酸化Ｍ
６ＦｉＮ領域６とＰ領域４との間のＰＮ接合７０表面露
出部分を被覆している。
＃！−導体基板１の上面全域に厚さ約１μｍのシリコン
酸化膜を形成する。なお、このシリコン酸化膜はＰ＋領
域４及びＮ＋領域２の拡散の際に形成された熱酸化膜で
あってもよい。続いて、このシリコン酸化膜の素子中央
部及び素子周辺部をエツチングして除去し、第１図の）
に示すように第１の絶縁膜としての第１のシリコン酸化
！６ヲ３１状に残存させる。この第１のシリコン酸化Ｍ
６ＦｉＮ領域６とＰ領域４との間のＰＮ接合７０表面露
出部分を被覆している。
次に、半導体基板１の上面全域に周知の真空蒸着法によ
り第１の金属層としてのＡｌ＠を形成する。
り第１の金属層としてのＡｌ＠を形成する。
続いて、この蒸着Ａ１層を部分的にエツチング除去し、
第１図（Ｑに示すよ５に第１のＡ１層８とＥＱＲ（等電
位リング）用人１層９を残存させる。Ａ１層８．９の厚
さけどちらも約５μｍである。第１のＡ１層８の中央部
分は、半導体基板１の上面に露出したＰ領域４の上面に
オーミック接触している。
第１図（Ｑに示すよ５に第１のＡ１層８とＥＱＲ（等電
位リング）用人１層９を残存させる。Ａ１層８．９の厚
さけどちらも約５μｍである。第１のＡ１層８の中央部
分は、半導体基板１の上面に露出したＰ領域４の上面に
オーミック接触している。
第１０Ａ１層８の外周部分は、第１のシリコン酸化膜６
の上に延在し、且つＰＮ接合７の露出部を越えてＮ領域
３の上まで延在している。従って、第１のＡ１層８の外
周部分は第１のシリコン酸化膜６を介してＮ領域３に隣
接し、周知のフィールドプレートとして作用してＰＮ接
合７の周辺耐圧向上に寄与する。環状に残存しているＥ
ＱＲ用Ａ用層１層９半導体基板１の上面に露出している
環状のＮ＋領域５にオーミック接触している。このＡ１
層９とＮ領域５は周知のＥＱＲ（等電位リング〕として
作用し、ＰＮ接合７の耐圧安定に寄与する。
の上に延在し、且つＰＮ接合７の露出部を越えてＮ領域
３の上まで延在している。従って、第１のＡ１層８の外
周部分は第１のシリコン酸化膜６を介してＮ領域３に隣
接し、周知のフィールドプレートとして作用してＰＮ接
合７の周辺耐圧向上に寄与する。環状に残存しているＥ
ＱＲ用Ａ用層１層９半導体基板１の上面に露出している
環状のＮ＋領域５にオーミック接触している。このＡ１
層９とＮ領域５は周知のＥＱＲ（等電位リング〕として
作用し、ＰＮ接合７の耐圧安定に寄与する。
次に、Ａ１層８．９をシンクした後に又はしないまま、
半導体基板１の上面全域にＣＶＤ法により厚さ約１μｍ
のシリコン酸化膜を形成した後、このシリコン酸化膜の
素子中央部と素子周辺部な工ッチング除去して、第１図
０に示すような、第２の絶縁膜としての第２のシリコン
酸化膜１０を形成する。この第２のシリコン酸化膜１０
は等電位リング用Ａ１層９の上面全体とオーミック電極
用の第１のＡ１層８の外周部分の上面を被覆する。第２
のシリコン酸化膜１０の素子中央部にけオーミック電極
用の第１のＡ１層８を露出させるための開口１１が形成
されている。なお、開口１１はＰＮ接合７の表面露出部
よりも内側に配設されている。
半導体基板１の上面全域にＣＶＤ法により厚さ約１μｍ
のシリコン酸化膜を形成した後、このシリコン酸化膜の
素子中央部と素子周辺部な工ッチング除去して、第１図
０に示すような、第２の絶縁膜としての第２のシリコン
酸化膜１０を形成する。この第２のシリコン酸化膜１０
は等電位リング用Ａ１層９の上面全体とオーミック電極
用の第１のＡ１層８の外周部分の上面を被覆する。第２
のシリコン酸化膜１０の素子中央部にけオーミック電極
用の第１のＡ１層８を露出させるための開口１１が形成
されている。なお、開口１１はＰＮ接合７の表面露出部
よりも内側に配設されている。
次に、第１の４１層８の上面に第２の金属層を真空蒸着
するに先だって第１のＡ１層８の上面をＨＦ（弗化水素
酸）系のエツチング液でエツチング処理して、第２のシ
リコン酸化膜１０を形成する際に形成された酸化膜を除
去する。なお、第１の４１層８の上面の酸化膜が極薄で
あれば残存してもよい。
するに先だって第１のＡ１層８の上面をＨＦ（弗化水素
酸）系のエツチング液でエツチング処理して、第２のシ
リコン酸化膜１０を形成する際に形成された酸化膜を除
去する。なお、第１の４１層８の上面の酸化膜が極薄で
あれば残存してもよい。
次に、半導体基板１の上面全域に第２のＡ１層とＴｉ層
とＮｉ層を順次真空蒸着した後、これら蒸着層の素子周
辺部をエツチング除去して、第１１＝η■に示すように
、第２のＡ１層（第２の金属層）１２とＴｉ層（第３の
金属層）１６とＮｉ層（第４の金属層）１４を形成する
。なお、Ａ１層とＴｉ層とＮｉ層は低圧雰囲気を維持し
た中で蒸着物質をＡ１Ｔｉ、ＮｉＫ順次切換える方法、
いわゆる運１続蒸着方法で形成する。第２のＡＩ層１２
とＴｉ層１３と８１層１４の厚さは、それぞれ５０００
Ａ、１０００Ａ、５０００Ａとなっている。第２のＡＩ
層１２は開口１１を通じて第１のＡ１層８に接触してお
り。
とＮｉ層を順次真空蒸着した後、これら蒸着層の素子周
辺部をエツチング除去して、第１１＝η■に示すように
、第２のＡ１層（第２の金属層）１２とＴｉ層（第３の
金属層）１６とＮｉ層（第４の金属層）１４を形成する
。なお、Ａ１層とＴｉ層とＮｉ層は低圧雰囲気を維持し
た中で蒸着物質をＡ１Ｔｉ、ＮｉＫ順次切換える方法、
いわゆる運１続蒸着方法で形成する。第２のＡＩ層１２
とＴｉ層１３と８１層１４の厚さは、それぞれ５０００
Ａ、１０００Ａ、５０００Ａとなっている。第２のＡＩ
層１２は開口１１を通じて第１のＡ１層８に接触してお
り。
Ｔｉ層１３及び８１層１４と共に第１の４１層８に電気
的に接続され、これ等によってアノード電極１５が形成
されている。第２のＡＩ層１２、Ｔｉ層１６及び８１層
１４の外周端は第２のシリコン酸化膜１０の開口１１の
縁から離間している。従って、第２のＡＩ層１２、Ｔｉ
層１３及びＮ１層１４の外周側には第１のＡ１層８の表
面の一部が露出している。
的に接続され、これ等によってアノード電極１５が形成
されている。第２のＡＩ層１２、Ｔｉ層１６及び８１層
１４の外周端は第２のシリコン酸化膜１０の開口１１の
縁から離間している。従って、第２のＡＩ層１２、Ｔｉ
層１３及びＮ１層１４の外周側には第１のＡ１層８の表
面の一部が露出している。
しかしながら、この露出部分けわずかであるから。
この部分の酸化や腐食が電極の特性や信頼性に問題を与
えることば無い。その後、３００℃〜４００℃のシンク
を行って第１の４１層８と第２のＡＩ層１２との密着性
を高める。また１千尋体基板１の下面には、第１図■に
示すようにＴｉとＮｉを連続して蒸着してＮ領域２とオ
ーミック接触するカンード電極１６を形成する。
えることば無い。その後、３００℃〜４００℃のシンク
を行って第１の４１層８と第２のＡＩ層１２との密着性
を高める。また１千尋体基板１の下面には、第１図■に
示すようにＴｉとＮｉを連続して蒸着してＮ領域２とオ
ーミック接触するカンード電極１６を形成する。
本実施例の製造方法によれば以下の効果が得られる。
（１，１第２のＡＩ層１２、Ｔｉ層１３．８１層１４に
よって覆われていない第１のＡ１層８の外周部分が第２
のシリコン酸化膜１０によって被覆されてその腐食が防
止されている。従って、第１の４１層８はアノード電極
及びフィールドプレートとして良好に機能する。また、
第１の４１層８とＥＱＲ用Ａ用層１層９の絶縁耐圧を十
分に大きくでき、絶縁耐圧工区の問題は生じない。
よって覆われていない第１のＡ１層８の外周部分が第２
のシリコン酸化膜１０によって被覆されてその腐食が防
止されている。従って、第１の４１層８はアノード電極
及びフィールドプレートとして良好に機能する。また、
第１の４１層８とＥＱＲ用Ａ用層１層９の絶縁耐圧を十
分に大きくでき、絶縁耐圧工区の問題は生じない。
（２） 第１の４１層８を被覆する第２のシリコン酸
化膜１０を形成した後に８１層１４を形成するので、Ｎ
１層１４の酸化が生じない。従って、８１層１４の半田
付着性が良好に得られる。
化膜１０を形成した後に８１層１４を形成するので、Ｎ
１層１４の酸化が生じない。従って、８１層１４の半田
付着性が良好に得られる。
（３） 第２のＡＩ層１２とＴｉ層１３と８１層１４
を連続蒸着するので、ＡＩ層１２とＴｉＪｉ＠１３の密
着性及びＴｉ層１６と８１層１４の密着性が良好に得ら
れる。また、第１のＡ１層８の形成工程と第２のＡＩ層
１２の形成工程との間にシリコン酸化膜１０の形成工程
が介在しているが、第１及び第２のＡ１層８，１２は同
一の金属層であるから、両層は良好に密着する。即ち、
第２のＡＩ層１２の形成前に第１のＡ１層８の表面を化
学処理した時に、たとえ第１のＡＩ層８上に極薄の酸化
膜が残存していても、第１及び第２のＡ１層８．１２は
これが固溶してなる固溶体層によって結合されるので、
両層の密着性は十分に高い。結果として、第１のＡ１層
８と第２のＡ１層１２の間の剥離が防止されるし、４１
層８の化学処理工程を簡単化することができる。なお、
第２のＡＩ層１２ＶｉＴｉ層１６及び８１層１４の蒸着
工程を利用して連続蒸着で形成できるし、その厚さも５
０００Ａであるから、これを設けることによって製造工
程がさほど複雑にならない。
を連続蒸着するので、ＡＩ層１２とＴｉＪｉ＠１３の密
着性及びＴｉ層１６と８１層１４の密着性が良好に得ら
れる。また、第１のＡ１層８の形成工程と第２のＡＩ層
１２の形成工程との間にシリコン酸化膜１０の形成工程
が介在しているが、第１及び第２のＡ１層８，１２は同
一の金属層であるから、両層は良好に密着する。即ち、
第２のＡＩ層１２の形成前に第１のＡ１層８の表面を化
学処理した時に、たとえ第１のＡＩ層８上に極薄の酸化
膜が残存していても、第１及び第２のＡ１層８．１２は
これが固溶してなる固溶体層によって結合されるので、
両層の密着性は十分に高い。結果として、第１のＡ１層
８と第２のＡ１層１２の間の剥離が防止されるし、４１
層８の化学処理工程を簡単化することができる。なお、
第２のＡＩ層１２ＶｉＴｉ層１６及び８１層１４の蒸着
工程を利用して連続蒸着で形成できるし、その厚さも５
０００Ａであるから、これを設けることによって製造工
程がさほど複雑にならない。
（４） 平面的に見て、半田付着性の良い８１層１４
の外周側を半田付着性の悪い第１のＡ１層８が隣接して
包囲した形成となっている。従って、リード電極を８１
層１４に半田付けした場合、半田がＮｉ膚１４の上面に
のみ広がり、＃！ニー田がフィールドプレートとして働
く第１のＡ１層８の外周部には広がらない。結果として
、電極の周辺部（ここではＡ１層８の外周部〕が手出の
凝固に伴５引張応力等によって剥離する現象が生じない
ので、（３１項の効果と相俟って機械的強度の大きい多
層電極を形成することができる。
の外周側を半田付着性の悪い第１のＡ１層８が隣接して
包囲した形成となっている。従って、リード電極を８１
層１４に半田付けした場合、半田がＮｉ膚１４の上面に
のみ広がり、＃！ニー田がフィールドプレートとして働
く第１のＡ１層８の外周部には広がらない。結果として
、電極の周辺部（ここではＡ１層８の外周部〕が手出の
凝固に伴５引張応力等によって剥離する現象が生じない
ので、（３１項の効果と相俟って機械的強度の大きい多
層電極を形成することができる。
〔第２の実施例〕
次に１本発明に基づく第２の実施例のブレーナ型ＰＮ接
合ダイオードの製造方法を説明する。
合ダイオードの製造方法を説明する。
本実施例では第２図に示すＰＮ接合ダイオードを製造す
る。第２図のＰＮ接合ダイオードを形成するには、第１
の実施例と同様に、まず第１図囚に示す半導体基板１を
用意する。その後、この半導体基板１に第１の実施例と
同様の工程を施して第１図０に示す半導体基板１を用意
する。次に、この半導体基板１の上面全域にＡ１層とＴ
ｉ層とＮｉ層とを連続蒸着し、しかる後、これ等の蒸着
層をエツチングで選択的に除去し、第２図に示すように
、その外周側がシリコン酸化、［１０の上ｒｋＪに延在
する第２のＡ１層１２．１７層１３及びＮ７層１４を形
成する。なお、第２のＡ１層１２．Ｔｉ層１６及びＮ７
層１４の外周端は第１のＡ１層８の外周端よジも内側に
位置する。第１及び第２のＡ１層８゜１２．１７層１３
、Ｎ７層１４はアノード電極１５として機能し、第１１
のＡ１層８のＮ領域３上面に延在する部分はフィールド
プレートとして機能する。
る。第２図のＰＮ接合ダイオードを形成するには、第１
の実施例と同様に、まず第１図囚に示す半導体基板１を
用意する。その後、この半導体基板１に第１の実施例と
同様の工程を施して第１図０に示す半導体基板１を用意
する。次に、この半導体基板１の上面全域にＡ１層とＴ
ｉ層とＮｉ層とを連続蒸着し、しかる後、これ等の蒸着
層をエツチングで選択的に除去し、第２図に示すように
、その外周側がシリコン酸化、［１０の上ｒｋＪに延在
する第２のＡ１層１２．１７層１３及びＮ７層１４を形
成する。なお、第２のＡ１層１２．Ｔｉ層１６及びＮ７
層１４の外周端は第１のＡ１層８の外周端よジも内側に
位置する。第１及び第２のＡ１層８゜１２．１７層１３
、Ｎ７層１４はアノード電極１５として機能し、第１１
のＡ１層８のＮ領域３上面に延在する部分はフィールド
プレートとして機能する。
なお、半導体基板１の下面に、第１の実施例と同様にＴ
ｉとＮｉとを連続蒸着してカソード電極１６を形成する
。
ｉとＮｉとを連続蒸着してカソード電極１６を形成する
。
第２の実施例は、第１の実施例の（１）〜（３１項と同
一の効果を有する他に、第２のＡ１層１２．１７層１３
及びＮ７層１４を選択的に良好にエツチングすることが
できるという効果も有する。即ち、第１の実施例では第
１のＡ１層８とＮ２のＡ１層１２がエツチングされる領
域において連続しているので、Ｎ２のＡ１層１２をＮ１
のＡ１層８との境界部分まで正確にエツチングすること
が難かしい。これに対し、第２の実施例によれば、第１
のＡ１層８と第２のＡ１層１２との間の一部にシリコン
酸化Ｍ１゜が介在しているので、第２のＡ１層１２を酸
化膜１Ｄの界面まで制御よく容易にエツチングで除去す
ることができる。また、周辺での電極の剥離については
、第２のＡ１層１２と第２のシリコン酸化膜１Ｑとの密
着性が比較的良好に得られるため、実用上問題にはなら
ない。
一の効果を有する他に、第２のＡ１層１２．１７層１３
及びＮ７層１４を選択的に良好にエツチングすることが
できるという効果も有する。即ち、第１の実施例では第
１のＡ１層８とＮ２のＡ１層１２がエツチングされる領
域において連続しているので、Ｎ２のＡ１層１２をＮ１
のＡ１層８との境界部分まで正確にエツチングすること
が難かしい。これに対し、第２の実施例によれば、第１
のＡ１層８と第２のＡ１層１２との間の一部にシリコン
酸化Ｍ１゜が介在しているので、第２のＡ１層１２を酸
化膜１Ｄの界面まで制御よく容易にエツチングで除去す
ることができる。また、周辺での電極の剥離については
、第２のＡ１層１２と第２のシリコン酸化膜１Ｑとの密
着性が比較的良好に得られるため、実用上問題にはなら
ない。
〔変形例コ
本発Ｅ！Ａは上述の実施例に限定される・ものでなく、
例えば次の変形が可能なものである。
例えば次の変形が可能なものである。
（１１第１の実施例において、シリコン酸化Ｍ１０の開
口１１の縁に第２のＡ１層１２の外周端が隣接するよう
にしてもよい。
口１１の縁に第２のＡ１層１２の外周端が隣接するよう
にしてもよい。
（２）グリユー金属層として１７層１３の代わりにＣｒ
（クロム）層を設けてもよい。
（クロム）層を設けてもよい。
（３１第２の実施例において、１７層１３及びＮｉＮ１
４を第２のＡ１層１２よりも内側に形成し、平面的に見
て第２のＡＩ／ｉｉ！１２をＴｉ層１６及びＮ７層１４
の外周側に延在させてもよい。この場合、手出はＮ７層
１４の上面にのみ広がり、Ａ１層１２の上面には形成さ
れないので、Ａ１層１２と第２のシリコン酸化膜１０と
の界面での剥離をより確実に防止することができる。こ
の場合、第２のＡ１層１２の周囲が露出した構造となる
が、この第２のＡ１層１２の露出部分１ｊＴｉｉｉ極１
３と第１のＡ１層８の電気的接続あるいはフィールドプ
レートとして直接機能する部分ではないので、この部分
の腐食が特性に影響を与えることはほとんどない。また
、第１のＡ１層８の上面に第２のシリコン酸化膜１０で
被覆されているから、第２のＡ１層１２の腐食が第１の
ＡＩ層８’Ｐ半導体基板１表面に影響を及ぼすことはな
い。
４を第２のＡ１層１２よりも内側に形成し、平面的に見
て第２のＡＩ／ｉｉ！１２をＴｉ層１６及びＮ７層１４
の外周側に延在させてもよい。この場合、手出はＮ７層
１４の上面にのみ広がり、Ａ１層１２の上面には形成さ
れないので、Ａ１層１２と第２のシリコン酸化膜１０と
の界面での剥離をより確実に防止することができる。こ
の場合、第２のＡ１層１２の周囲が露出した構造となる
が、この第２のＡ１層１２の露出部分１ｊＴｉｉｉ極１
３と第１のＡ１層８の電気的接続あるいはフィールドプ
レートとして直接機能する部分ではないので、この部分
の腐食が特性に影響を与えることはほとんどない。また
、第１のＡ１層８の上面に第２のシリコン酸化膜１０で
被覆されているから、第２のＡ１層１２の腐食が第１の
ＡＩ層８’Ｐ半導体基板１表面に影響を及ぼすことはな
い。
ｆ４１ 第２のＡ１層１２＃：を第１のＡ１層８に固
溶層によって良好に密着しているので、厚く形成しなく
てもよい。真空蒸着工程の短縮化も加味すると第２のＡ
１層１２の厚さは２μｍ以下望ましくＰｉ１μｍ以下で
良い。
溶層によって良好に密着しているので、厚く形成しなく
てもよい。真空蒸着工程の短縮化も加味すると第２のＡ
１層１２の厚さは２μｍ以下望ましくＰｉ１μｍ以下で
良い。
（５） 第１のＡ１層８を平面的に見てＰ＠域４の内
側にのみ形成する場合（フィールドグレートを設けない
場合］にも、本発明を適用することができる。
側にのみ形成する場合（フィールドグレートを設けない
場合］にも、本発明を適用することができる。
以上のように、請求項１及び２の製造方法によれば、半
導体素子及び絶縁膜との密着性、半田の付着性、各層間
の密着性が良好に得られ、且つアルミニウムから成る第
１の金属層の外周部が絶縁膜によって被覆されてその酸
化及び腐食が確実に防止された信頼性の高い多層電極を
歩留り良く且つ比較的容易に形成することができる。請
求項２の製造方法によれば、フィールドプレート効果を
良好に得ることができる。
導体素子及び絶縁膜との密着性、半田の付着性、各層間
の密着性が良好に得られ、且つアルミニウムから成る第
１の金属層の外周部が絶縁膜によって被覆されてその酸
化及び腐食が確実に防止された信頼性の高い多層電極を
歩留り良く且つ比較的容易に形成することができる。請
求項２の製造方法によれば、フィールドプレート効果を
良好に得ることができる。
第１図囚〜■は本発明の第１の実施例の半導体装置の製
造方法を工程順に説明するだめの断面図、第２図は本発
明の第２の実施例の半導体装置を示す断面図である。 １・・・半導体基板、６・・・第１のシリコン酸化膜。 ８・・・第１のＡ１層、１０・・・第２のシリコン酸化
膜。 １２・・・第２のＡ１層、１６・・・Ｔｉ層、１４・・
・Ｎｉ層。
造方法を工程順に説明するだめの断面図、第２図は本発
明の第２の実施例の半導体装置を示す断面図である。 １・・・半導体基板、６・・・第１のシリコン酸化膜。 ８・・・第１のＡ１層、１０・・・第２のシリコン酸化
膜。 １２・・・第２のＡ１層、１６・・・Ｔｉ層、１４・・
・Ｎｉ層。
Claims (1)
- 【特許請求の範囲】 〔１〕少なくとも一方の主面がシリコン半導体領域から
成る半導体基板を用意する第１の工程と、前記半導体基
板の一方の主面にアルミニウムから成る第１の金属層を
少なくともその一部が前記シリコン半導体領域に接触す
るように形成する第２の工程と、 前記第１の金属層の外周部を絶縁膜で被覆する第３の工
程と、 前記第１の金属層の上面にアルミニウムから成る第２の
金属層と、アルミニウム層及びニッケル層に対して良好
な接着性を有する金属層であり且つアルミニウムとニッ
ケル以外の金属から成る第３の金属層と、ニッケルから
成る第４の金属層とを順次に蒸着で形成する第４の工程
と を有することを特徴とする半導体素子の多層電極の製造
方法。 〔２〕少なくとも一方の主面がシリコンから成る第１の
導電型の第１の半導体領域である半導体基板を用意する
第１の工程と、 その上面を除いて前記第１の半導体領域に囲まれた前記
第１の導電型と反対の第２の導電型の第２の半導体領域
を形成すると共に、少なくとも前記第１の半導体領域と
前記第２の半導体領域とのＰＮ接合の表面露出部及びそ
の近傍を被覆し、且つ前記第２の半導体領域を露出させ
る開口を有している第１の絶縁膜を形成する第２の工程
と、前記開口を通じて前記第２の半導体領域に接触する
と共に、前記第１の絶縁膜を介して少なくとも前記ＰＮ
接合の表面露出部及びその近傍の上部に位置するアルミ
ニウムから成る第１の金属層を形成する第３の工程と、 前記第１の金属層の外周部を被覆する第２の絶縁膜を形
成する第４の工程と、 前記第１の金属層の上面にアルミニウムから成る第２の
金属層と、アルミニウム層及びニッケル層に対して良好
な接着性を有する金属層であり且つアルミニウムとニッ
ケル以外の金属から成る第３の金属層と、ニッケルから
成る第４の金属層とを順次に形成する第５の工程と を有することを特徴とする半導体素子の多層電極の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14236389A JPH0682630B2 (ja) | 1989-06-05 | 1989-06-05 | 半導体素子の多層電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14236389A JPH0682630B2 (ja) | 1989-06-05 | 1989-06-05 | 半導体素子の多層電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036817A true JPH036817A (ja) | 1991-01-14 |
| JPH0682630B2 JPH0682630B2 (ja) | 1994-10-19 |
Family
ID=15313644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14236389A Expired - Fee Related JPH0682630B2 (ja) | 1989-06-05 | 1989-06-05 | 半導体素子の多層電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682630B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286197A (ja) * | 2004-03-30 | 2005-10-13 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
| JP2010171141A (ja) * | 2009-01-21 | 2010-08-05 | Toyota Motor Corp | 半導体装置とその半導体装置のハンダ付け方法 |
| CN110534564A (zh) * | 2019-08-30 | 2019-12-03 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种二极管芯片多层金属化层及其制作方法 |
-
1989
- 1989-06-05 JP JP14236389A patent/JPH0682630B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286197A (ja) * | 2004-03-30 | 2005-10-13 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
| JP2010171141A (ja) * | 2009-01-21 | 2010-08-05 | Toyota Motor Corp | 半導体装置とその半導体装置のハンダ付け方法 |
| CN110534564A (zh) * | 2019-08-30 | 2019-12-03 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种二极管芯片多层金属化层及其制作方法 |
| CN110534564B (zh) * | 2019-08-30 | 2023-08-04 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种二极管芯片多层金属化层的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682630B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8169063B2 (en) | Semiconductor component and method for producing the same | |
| TW561622B (en) | Schottky barrier diode and method of making same | |
| US5047833A (en) | Solderable front metal contact for MOS devices | |
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| US3939047A (en) | Method for fabricating electrode structure for a semiconductor device having a shallow junction | |
| US3848260A (en) | Electrode structure for a semiconductor device having a shallow junction and method for fabricating same | |
| JPS63177463A (ja) | 電力用半導体構成要素の微細構造にされた接触電極の製造方法 | |
| JPH036817A (ja) | 半導体素子の多層電極の製造方法 | |
| JPH0373573A (ja) | シヨットキバリア半導体装置 | |
| TWI284419B (en) | Schottky barrier diode and process | |
| TW548845B (en) | Schottky barrier diode and method for producing the same | |
| JP3466543B2 (ja) | ショットキーバリア型半導体装置とその製造方法 | |
| KR100612187B1 (ko) | 쇼트키 배리어 다이오드의 제조 방법 | |
| JPH05243323A (ja) | 半導体装置およびその製造方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5984468A (ja) | 半導体装置 | |
| JPS62219934A (ja) | 半導体装置 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPS6252962A (ja) | 半導体装置 | |
| JPH0677467A (ja) | ショットキバリア半導体装置 | |
| JPS61166070A (ja) | シヨツトキバリヤ型ダイオ−ド及びその製造方法 | |
| JPS6292340A (ja) | 半導体装置の製造方法 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPS5976437A (ja) | 半導体装置 | |
| JPS61141157A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |