JPH036817A - 半導体素子の多層電極の製造方法 - Google Patents
半導体素子の多層電極の製造方法Info
- Publication number
- JPH036817A JPH036817A JP14236389A JP14236389A JPH036817A JP H036817 A JPH036817 A JP H036817A JP 14236389 A JP14236389 A JP 14236389A JP 14236389 A JP14236389 A JP 14236389A JP H036817 A JPH036817 A JP H036817A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- aluminum
- oxide film
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 238000007740 vapor deposition Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 28
- 238000005530 etching Methods 0.000 abstract description 12
- 238000000151 deposition Methods 0.000 abstract description 8
- 230000007797 corrosion Effects 0.000 abstract description 7
- 238000005260 corrosion Methods 0.000 abstract description 7
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 6
- 229910004337 Ti-Ni Inorganic materials 0.000 description 5
- 229910011209 Ti—Ni Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000006104 solid solution Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はダイオード、トランジスタ、IC等の半導体素
子の多層電極の製造方法に関する。
子の多層電極の製造方法に関する。
〔従来技術及び発明が解決しようとする課題〕シリコン
半導体素子(シリコン牛導体チップ〕上に、真空蒸着に
よってAl (アルミニウム)層とTi (チメンノ層
とNi にニッケル)Nとから成る多層電極を形成する
ことは公知である。このAI −Ti−Ni71L極に
おいて、41層はシリコン半導体素子との密着性が、接
続すべき半導体領域の導電型に関係なく良好に得られ、
かつシリコン半導体素子との間に良好なオーミック接触
が得られるコンタクト用金属層としての作用を有し、N
i層は半田の付着性が良い半田付は用金属層としての作
用を有し、Ti層iAI層とNi層との間に介在して両
層の密着性を向上させるグリユー(糊〕金属層としての
作用を有する。このため、上記AI −Ti −Ni電
極は、リード電極の半田付けを良好に行うことができる
と共に、半導体素子に対して密着性の良い理想的な電極
である。
半導体素子(シリコン牛導体チップ〕上に、真空蒸着に
よってAl (アルミニウム)層とTi (チメンノ層
とNi にニッケル)Nとから成る多層電極を形成する
ことは公知である。このAI −Ti−Ni71L極に
おいて、41層はシリコン半導体素子との密着性が、接
続すべき半導体領域の導電型に関係なく良好に得られ、
かつシリコン半導体素子との間に良好なオーミック接触
が得られるコンタクト用金属層としての作用を有し、N
i層は半田の付着性が良い半田付は用金属層としての作
用を有し、Ti層iAI層とNi層との間に介在して両
層の密着性を向上させるグリユー(糊〕金属層としての
作用を有する。このため、上記AI −Ti −Ni電
極は、リード電極の半田付けを良好に行うことができる
と共に、半導体素子に対して密着性の良い理想的な電極
である。
本願発明者は、上記AI −Ti−Ni電極をプレーナ
型PN接合ダイオードの電極に適用し、その−態様とし
てNi層の外周側に下層の41層を延伸させて、この人
1層を周知のフィールドプレートとして機能させたAl
−Ti−Ni電極の製作を試みた。
型PN接合ダイオードの電極に適用し、その−態様とし
てNi層の外周側に下層の41層を延伸させて、この人
1層を周知のフィールドプレートとして機能させたAl
−Ti−Ni電極の製作を試みた。
この場合、 41層は長期間の使用等により腐食され昌
いため、また絶R耐圧を損な5原因ともなり得るので、
フィールドプレートとして働< 41層の外周部は保護
膜で被覆して信頼性を高めるのが望ましい。本願発明者
は、以下の2つの製造方法で上記AI Ti−Ni電
極を製作した。第1の方法では、まず半導体素子の上面
に熱酸化膜を形成した後、この熱酸化膜の素子中央部を
エツチング除去する。
いため、また絶R耐圧を損な5原因ともなり得るので、
フィールドプレートとして働< 41層の外周部は保護
膜で被覆して信頼性を高めるのが望ましい。本願発明者
は、以下の2つの製造方法で上記AI Ti−Ni電
極を製作した。第1の方法では、まず半導体素子の上面
に熱酸化膜を形成した後、この熱酸化膜の素子中央部を
エツチング除去する。
次に、41層とTi層とNi層とを順次真空蒸着した後
、Ni層とTi層の周囲をエツチング除去してフィール
ドプレートとして機能する41層を露出させる。次に、
露出したこの41層の上面にCVD法(気相成長法〕等
でシリコン酸化膜等から成る保護膜(絶縁りを形成する
。第2の方法では、まず半導体素子の上面に熱酸化膜を
形成した後、その熱酸化膜の素子中央部をエツチングし
て除去する。
、Ni層とTi層の周囲をエツチング除去してフィール
ドプレートとして機能する41層を露出させる。次に、
露出したこの41層の上面にCVD法(気相成長法〕等
でシリコン酸化膜等から成る保護膜(絶縁りを形成する
。第2の方法では、まず半導体素子の上面に熱酸化膜を
形成した後、その熱酸化膜の素子中央部をエツチングし
て除去する。
次に、41層を真空蒸着した後、この人1層の素子周辺
側の上面にCVD法等でシリコン酸化膜等から成る保護
膜を形成する。次に、半導体素子の上面にTi層とNi
層を順次真空蒸着して、この蒸着層の素子周辺側をエツ
チングして除去する。しかしながら、上記の2つの製造
方法で形成されたAI−Ti −Ni電極では以下のよ
うな問題のあることが判明した。即ち、第1の方法では
、保護膜形成時にNi層の上面が酸化されて、その半田
付着性が損われてしま5゜そこで1本願発明者は、上記
Ni層の酸化を取除くべ(、Ni層の上面をエツチング
処理することを試みた。しかしながら、N1層1500
0^程度に薄く形成するのが一般的であるから、酸化膜
のみを選択的に除去することけ困難であり、付着性を十
分に高めるために酸化膜を十分に除去するとNi層を必
要以上にエツチング除去してしま5ことがあった。また
1第2の方法では。
側の上面にCVD法等でシリコン酸化膜等から成る保護
膜を形成する。次に、半導体素子の上面にTi層とNi
層を順次真空蒸着して、この蒸着層の素子周辺側をエツ
チングして除去する。しかしながら、上記の2つの製造
方法で形成されたAI−Ti −Ni電極では以下のよ
うな問題のあることが判明した。即ち、第1の方法では
、保護膜形成時にNi層の上面が酸化されて、その半田
付着性が損われてしま5゜そこで1本願発明者は、上記
Ni層の酸化を取除くべ(、Ni層の上面をエツチング
処理することを試みた。しかしながら、N1層1500
0^程度に薄く形成するのが一般的であるから、酸化膜
のみを選択的に除去することけ困難であり、付着性を十
分に高めるために酸化膜を十分に除去するとNi層を必
要以上にエツチング除去してしま5ことがあった。また
1第2の方法では。
41層の上面が保護膜形成時に酸化されて、AI肩と上
層のTi層との密着性が低下し、両層の間で剥離が生じ
ることがあった。この場合、Ti層を蒸着する前KAI
層の上面をエツチング処理すれば良いと考えられる。し
かしながら、これによっても剥離は十分に防止できず1
歩留りけあまり増大しなかった。
層のTi層との密着性が低下し、両層の間で剥離が生じ
ることがあった。この場合、Ti層を蒸着する前KAI
層の上面をエツチング処理すれば良いと考えられる。し
かしながら、これによっても剥離は十分に防止できず1
歩留りけあまり増大しなかった。
そこで1本発明は上記問題を解決する一手段を提供する
ことをその目的とする。
ことをその目的とする。
[課題を解決するための手段]
上記目的を達成するだめの本発明け、少なくとも一方の
主面がシリコン半導体領域から底る半導体基板を用意す
る第1の工程と、前記半導体基板の一方の主面にアルミ
ニウムから成る第1の金属層を少なくともその一部が前
記シリコン半導体領域に接触するよ5に形成する第2の
工程と、前記第1の金属層の外周部を絶RM″′C被覆
する第3の工程と、前記第1の金属層の上面にアルミニ
ウムから成る第2の金属層と、アルミニウム層及びニッ
ケル層に対して良好な接着性を有する金属層であり且つ
アルミニウムとニッケル以外の金属から成る第3の金属
層と、ニッケルから成る第4の金属層とを順次に蒸着で
形成する第4の工程とを有することを特徴とする半導体
素子の多層電極の製造方法に係わるものである。
主面がシリコン半導体領域から底る半導体基板を用意す
る第1の工程と、前記半導体基板の一方の主面にアルミ
ニウムから成る第1の金属層を少なくともその一部が前
記シリコン半導体領域に接触するよ5に形成する第2の
工程と、前記第1の金属層の外周部を絶RM″′C被覆
する第3の工程と、前記第1の金属層の上面にアルミニ
ウムから成る第2の金属層と、アルミニウム層及びニッ
ケル層に対して良好な接着性を有する金属層であり且つ
アルミニウムとニッケル以外の金属から成る第3の金属
層と、ニッケルから成る第4の金属層とを順次に蒸着で
形成する第4の工程とを有することを特徴とする半導体
素子の多層電極の製造方法に係わるものである。
また、フィールドプレート構造にする場合には。
第1の金属層の外周部の下に第1の絶縁膜を設け、第1
の金属層の外周部の上に第2の絶縁膜を設けることが望
ましい。
の金属層の外周部の上に第2の絶縁膜を設けることが望
ましい。
請求項1に記載の発明によれば、アルミニウムから成る
第1の金属層の外周部が絶縁膜(保護膜〕によって被覆
されているので、第1の金tt4hの酸化及び腐食が防
止されると共に、第1の金属層の外周部における絶縁耐
圧が向上する。また、第1の金属層と第2の金属層がい
ずれもアルミニウムから放るので、第1の金属層と第2
の金属層の間に固溶層と呼べる層(固溶体領域]が形成
されて両層が良好に密着する。また、第2、第3及び第
4の金属層は異なった金属材料から成るが途中に絶縁膜
形成工程をはさむことなく順次形成するので、第2の金
属層と第3の金属層との間及び第3の金属層と第4の金
属層の間の密着性が良好に得られる。
第1の金属層の外周部が絶縁膜(保護膜〕によって被覆
されているので、第1の金tt4hの酸化及び腐食が防
止されると共に、第1の金属層の外周部における絶縁耐
圧が向上する。また、第1の金属層と第2の金属層がい
ずれもアルミニウムから放るので、第1の金属層と第2
の金属層の間に固溶層と呼べる層(固溶体領域]が形成
されて両層が良好に密着する。また、第2、第3及び第
4の金属層は異なった金属材料から成るが途中に絶縁膜
形成工程をはさむことなく順次形成するので、第2の金
属層と第3の金属層との間及び第3の金属層と第4の金
属層の間の密着性が良好に得られる。
請求項2に記載の発明によれば、第1の金属層の外周部
をフィールドプレートとして良好に機能させることがで
きる。
をフィールドプレートとして良好に機能させることがで
きる。
〔第1の実施例〕
以下1本発明の第1の実施例に係わるプレーナ型PN接
合ダイオードの製造方法について説明する。
合ダイオードの製造方法について説明する。
第1図■に示す本実施例のブレーナ型PM接合ダイオー
ドを形成するには、まず、第7図へに示すよ5なシリコ
ン(51)から成る半導体基板1を用意する。この半導
体基板1は、第1の導電型の+ N領域2と、その上面に形成されたN領域3と、その上
面が露出するようにN領域3内に形成された第2の導電
型のP領域4及びN領域5を有する。ここで、N領域3
及びN+領域2はPN接合ダイオードのカソード領域を
構成し、P領域4はアノード領域を構成する。N+領域
5はP+領域4から離間してそれを環状に包囲する。
ドを形成するには、まず、第7図へに示すよ5なシリコ
ン(51)から成る半導体基板1を用意する。この半導
体基板1は、第1の導電型の+ N領域2と、その上面に形成されたN領域3と、その上
面が露出するようにN領域3内に形成された第2の導電
型のP領域4及びN領域5を有する。ここで、N領域3
及びN+領域2はPN接合ダイオードのカソード領域を
構成し、P領域4はアノード領域を構成する。N+領域
5はP+領域4から離間してそれを環状に包囲する。
次に、半導体基板1に酸化雰囲ス中で熱処理を施して、
#!−導体基板1の上面全域に厚さ約1μmのシリコン
酸化膜を形成する。なお、このシリコン酸化膜はP+領
域4及びN+領域2の拡散の際に形成された熱酸化膜で
あってもよい。続いて、このシリコン酸化膜の素子中央
部及び素子周辺部をエツチングして除去し、第1図の)
に示すように第1の絶縁膜としての第1のシリコン酸化
!6ヲ31状に残存させる。この第1のシリコン酸化M
6FiN領域6とP領域4との間のPN接合70表面露
出部分を被覆している。
#!−導体基板1の上面全域に厚さ約1μmのシリコン
酸化膜を形成する。なお、このシリコン酸化膜はP+領
域4及びN+領域2の拡散の際に形成された熱酸化膜で
あってもよい。続いて、このシリコン酸化膜の素子中央
部及び素子周辺部をエツチングして除去し、第1図の)
に示すように第1の絶縁膜としての第1のシリコン酸化
!6ヲ31状に残存させる。この第1のシリコン酸化M
6FiN領域6とP領域4との間のPN接合70表面露
出部分を被覆している。
次に、半導体基板1の上面全域に周知の真空蒸着法によ
り第1の金属層としてのAl@を形成する。
り第1の金属層としてのAl@を形成する。
続いて、この蒸着A1層を部分的にエツチング除去し、
第1図(Qに示すよ5に第1のA1層8とEQR(等電
位リング)用人1層9を残存させる。A1層8.9の厚
さけどちらも約5μmである。第1のA1層8の中央部
分は、半導体基板1の上面に露出したP領域4の上面に
オーミック接触している。
第1図(Qに示すよ5に第1のA1層8とEQR(等電
位リング)用人1層9を残存させる。A1層8.9の厚
さけどちらも約5μmである。第1のA1層8の中央部
分は、半導体基板1の上面に露出したP領域4の上面に
オーミック接触している。
第10A1層8の外周部分は、第1のシリコン酸化膜6
の上に延在し、且つPN接合7の露出部を越えてN領域
3の上まで延在している。従って、第1のA1層8の外
周部分は第1のシリコン酸化膜6を介してN領域3に隣
接し、周知のフィールドプレートとして作用してPN接
合7の周辺耐圧向上に寄与する。環状に残存しているE
QR用A用層1層9半導体基板1の上面に露出している
環状のN+領域5にオーミック接触している。このA1
層9とN領域5は周知のEQR(等電位リング〕として
作用し、PN接合7の耐圧安定に寄与する。
の上に延在し、且つPN接合7の露出部を越えてN領域
3の上まで延在している。従って、第1のA1層8の外
周部分は第1のシリコン酸化膜6を介してN領域3に隣
接し、周知のフィールドプレートとして作用してPN接
合7の周辺耐圧向上に寄与する。環状に残存しているE
QR用A用層1層9半導体基板1の上面に露出している
環状のN+領域5にオーミック接触している。このA1
層9とN領域5は周知のEQR(等電位リング〕として
作用し、PN接合7の耐圧安定に寄与する。
次に、A1層8.9をシンクした後に又はしないまま、
半導体基板1の上面全域にCVD法により厚さ約1μm
のシリコン酸化膜を形成した後、このシリコン酸化膜の
素子中央部と素子周辺部な工ッチング除去して、第1図
0に示すような、第2の絶縁膜としての第2のシリコン
酸化膜10を形成する。この第2のシリコン酸化膜10
は等電位リング用A1層9の上面全体とオーミック電極
用の第1のA1層8の外周部分の上面を被覆する。第2
のシリコン酸化膜10の素子中央部にけオーミック電極
用の第1のA1層8を露出させるための開口11が形成
されている。なお、開口11はPN接合7の表面露出部
よりも内側に配設されている。
半導体基板1の上面全域にCVD法により厚さ約1μm
のシリコン酸化膜を形成した後、このシリコン酸化膜の
素子中央部と素子周辺部な工ッチング除去して、第1図
0に示すような、第2の絶縁膜としての第2のシリコン
酸化膜10を形成する。この第2のシリコン酸化膜10
は等電位リング用A1層9の上面全体とオーミック電極
用の第1のA1層8の外周部分の上面を被覆する。第2
のシリコン酸化膜10の素子中央部にけオーミック電極
用の第1のA1層8を露出させるための開口11が形成
されている。なお、開口11はPN接合7の表面露出部
よりも内側に配設されている。
次に、第1の41層8の上面に第2の金属層を真空蒸着
するに先だって第1のA1層8の上面をHF(弗化水素
酸)系のエツチング液でエツチング処理して、第2のシ
リコン酸化膜10を形成する際に形成された酸化膜を除
去する。なお、第1の41層8の上面の酸化膜が極薄で
あれば残存してもよい。
するに先だって第1のA1層8の上面をHF(弗化水素
酸)系のエツチング液でエツチング処理して、第2のシ
リコン酸化膜10を形成する際に形成された酸化膜を除
去する。なお、第1の41層8の上面の酸化膜が極薄で
あれば残存してもよい。
次に、半導体基板1の上面全域に第2のA1層とTi層
とNi層を順次真空蒸着した後、これら蒸着層の素子周
辺部をエツチング除去して、第11=η■に示すように
、第2のA1層(第2の金属層)12とTi層(第3の
金属層)16とNi層(第4の金属層)14を形成する
。なお、A1層とTi層とNi層は低圧雰囲気を維持し
た中で蒸着物質をA1Ti、NiK順次切換える方法、
いわゆる運1続蒸着方法で形成する。第2のAI層12
とTi層13と81層14の厚さは、それぞれ5000
A、1000A、5000Aとなっている。第2のAI
層12は開口11を通じて第1のA1層8に接触してお
り。
とNi層を順次真空蒸着した後、これら蒸着層の素子周
辺部をエツチング除去して、第11=η■に示すように
、第2のA1層(第2の金属層)12とTi層(第3の
金属層)16とNi層(第4の金属層)14を形成する
。なお、A1層とTi層とNi層は低圧雰囲気を維持し
た中で蒸着物質をA1Ti、NiK順次切換える方法、
いわゆる運1続蒸着方法で形成する。第2のAI層12
とTi層13と81層14の厚さは、それぞれ5000
A、1000A、5000Aとなっている。第2のAI
層12は開口11を通じて第1のA1層8に接触してお
り。
Ti層13及び81層14と共に第1の41層8に電気
的に接続され、これ等によってアノード電極15が形成
されている。第2のAI層12、Ti層16及び81層
14の外周端は第2のシリコン酸化膜10の開口11の
縁から離間している。従って、第2のAI層12、Ti
層13及びN1層14の外周側には第1のA1層8の表
面の一部が露出している。
的に接続され、これ等によってアノード電極15が形成
されている。第2のAI層12、Ti層16及び81層
14の外周端は第2のシリコン酸化膜10の開口11の
縁から離間している。従って、第2のAI層12、Ti
層13及びN1層14の外周側には第1のA1層8の表
面の一部が露出している。
しかしながら、この露出部分けわずかであるから。
この部分の酸化や腐食が電極の特性や信頼性に問題を与
えることば無い。その後、300℃〜400℃のシンク
を行って第1の41層8と第2のAI層12との密着性
を高める。また1千尋体基板1の下面には、第1図■に
示すようにTiとNiを連続して蒸着してN領域2とオ
ーミック接触するカンード電極16を形成する。
えることば無い。その後、300℃〜400℃のシンク
を行って第1の41層8と第2のAI層12との密着性
を高める。また1千尋体基板1の下面には、第1図■に
示すようにTiとNiを連続して蒸着してN領域2とオ
ーミック接触するカンード電極16を形成する。
本実施例の製造方法によれば以下の効果が得られる。
(1,1第2のAI層12、Ti層13.81層14に
よって覆われていない第1のA1層8の外周部分が第2
のシリコン酸化膜10によって被覆されてその腐食が防
止されている。従って、第1の41層8はアノード電極
及びフィールドプレートとして良好に機能する。また、
第1の41層8とEQR用A用層1層9の絶縁耐圧を十
分に大きくでき、絶縁耐圧工区の問題は生じない。
よって覆われていない第1のA1層8の外周部分が第2
のシリコン酸化膜10によって被覆されてその腐食が防
止されている。従って、第1の41層8はアノード電極
及びフィールドプレートとして良好に機能する。また、
第1の41層8とEQR用A用層1層9の絶縁耐圧を十
分に大きくでき、絶縁耐圧工区の問題は生じない。
(2) 第1の41層8を被覆する第2のシリコン酸
化膜10を形成した後に81層14を形成するので、N
1層14の酸化が生じない。従って、81層14の半田
付着性が良好に得られる。
化膜10を形成した後に81層14を形成するので、N
1層14の酸化が生じない。従って、81層14の半田
付着性が良好に得られる。
(3) 第2のAI層12とTi層13と81層14
を連続蒸着するので、AI層12とTiJi@13の密
着性及びTi層16と81層14の密着性が良好に得ら
れる。また、第1のA1層8の形成工程と第2のAI層
12の形成工程との間にシリコン酸化膜10の形成工程
が介在しているが、第1及び第2のA1層8,12は同
一の金属層であるから、両層は良好に密着する。即ち、
第2のAI層12の形成前に第1のA1層8の表面を化
学処理した時に、たとえ第1のAI層8上に極薄の酸化
膜が残存していても、第1及び第2のA1層8.12は
これが固溶してなる固溶体層によって結合されるので、
両層の密着性は十分に高い。結果として、第1のA1層
8と第2のA1層12の間の剥離が防止されるし、41
層8の化学処理工程を簡単化することができる。なお、
第2のAI層12ViTi層16及び81層14の蒸着
工程を利用して連続蒸着で形成できるし、その厚さも5
000Aであるから、これを設けることによって製造工
程がさほど複雑にならない。
を連続蒸着するので、AI層12とTiJi@13の密
着性及びTi層16と81層14の密着性が良好に得ら
れる。また、第1のA1層8の形成工程と第2のAI層
12の形成工程との間にシリコン酸化膜10の形成工程
が介在しているが、第1及び第2のA1層8,12は同
一の金属層であるから、両層は良好に密着する。即ち、
第2のAI層12の形成前に第1のA1層8の表面を化
学処理した時に、たとえ第1のAI層8上に極薄の酸化
膜が残存していても、第1及び第2のA1層8.12は
これが固溶してなる固溶体層によって結合されるので、
両層の密着性は十分に高い。結果として、第1のA1層
8と第2のA1層12の間の剥離が防止されるし、41
層8の化学処理工程を簡単化することができる。なお、
第2のAI層12ViTi層16及び81層14の蒸着
工程を利用して連続蒸着で形成できるし、その厚さも5
000Aであるから、これを設けることによって製造工
程がさほど複雑にならない。
(4) 平面的に見て、半田付着性の良い81層14
の外周側を半田付着性の悪い第1のA1層8が隣接して
包囲した形成となっている。従って、リード電極を81
層14に半田付けした場合、半田がNi膚14の上面に
のみ広がり、#!ニー田がフィールドプレートとして働
く第1のA1層8の外周部には広がらない。結果として
、電極の周辺部(ここではA1層8の外周部〕が手出の
凝固に伴5引張応力等によって剥離する現象が生じない
ので、(31項の効果と相俟って機械的強度の大きい多
層電極を形成することができる。
の外周側を半田付着性の悪い第1のA1層8が隣接して
包囲した形成となっている。従って、リード電極を81
層14に半田付けした場合、半田がNi膚14の上面に
のみ広がり、#!ニー田がフィールドプレートとして働
く第1のA1層8の外周部には広がらない。結果として
、電極の周辺部(ここではA1層8の外周部〕が手出の
凝固に伴5引張応力等によって剥離する現象が生じない
ので、(31項の効果と相俟って機械的強度の大きい多
層電極を形成することができる。
〔第2の実施例〕
次に1本発明に基づく第2の実施例のブレーナ型PN接
合ダイオードの製造方法を説明する。
合ダイオードの製造方法を説明する。
本実施例では第2図に示すPN接合ダイオードを製造す
る。第2図のPN接合ダイオードを形成するには、第1
の実施例と同様に、まず第1図囚に示す半導体基板1を
用意する。その後、この半導体基板1に第1の実施例と
同様の工程を施して第1図0に示す半導体基板1を用意
する。次に、この半導体基板1の上面全域にA1層とT
i層とNi層とを連続蒸着し、しかる後、これ等の蒸着
層をエツチングで選択的に除去し、第2図に示すように
、その外周側がシリコン酸化、[10の上rkJに延在
する第2のA1層12.17層13及びN7層14を形
成する。なお、第2のA1層12.Ti層16及びN7
層14の外周端は第1のA1層8の外周端よジも内側に
位置する。第1及び第2のA1層8゜12.17層13
、N7層14はアノード電極15として機能し、第11
のA1層8のN領域3上面に延在する部分はフィールド
プレートとして機能する。
る。第2図のPN接合ダイオードを形成するには、第1
の実施例と同様に、まず第1図囚に示す半導体基板1を
用意する。その後、この半導体基板1に第1の実施例と
同様の工程を施して第1図0に示す半導体基板1を用意
する。次に、この半導体基板1の上面全域にA1層とT
i層とNi層とを連続蒸着し、しかる後、これ等の蒸着
層をエツチングで選択的に除去し、第2図に示すように
、その外周側がシリコン酸化、[10の上rkJに延在
する第2のA1層12.17層13及びN7層14を形
成する。なお、第2のA1層12.Ti層16及びN7
層14の外周端は第1のA1層8の外周端よジも内側に
位置する。第1及び第2のA1層8゜12.17層13
、N7層14はアノード電極15として機能し、第11
のA1層8のN領域3上面に延在する部分はフィールド
プレートとして機能する。
なお、半導体基板1の下面に、第1の実施例と同様にT
iとNiとを連続蒸着してカソード電極16を形成する
。
iとNiとを連続蒸着してカソード電極16を形成する
。
第2の実施例は、第1の実施例の(1)〜(31項と同
一の効果を有する他に、第2のA1層12.17層13
及びN7層14を選択的に良好にエツチングすることが
できるという効果も有する。即ち、第1の実施例では第
1のA1層8とN2のA1層12がエツチングされる領
域において連続しているので、N2のA1層12をN1
のA1層8との境界部分まで正確にエツチングすること
が難かしい。これに対し、第2の実施例によれば、第1
のA1層8と第2のA1層12との間の一部にシリコン
酸化M1゜が介在しているので、第2のA1層12を酸
化膜1Dの界面まで制御よく容易にエツチングで除去す
ることができる。また、周辺での電極の剥離については
、第2のA1層12と第2のシリコン酸化膜1Qとの密
着性が比較的良好に得られるため、実用上問題にはなら
ない。
一の効果を有する他に、第2のA1層12.17層13
及びN7層14を選択的に良好にエツチングすることが
できるという効果も有する。即ち、第1の実施例では第
1のA1層8とN2のA1層12がエツチングされる領
域において連続しているので、N2のA1層12をN1
のA1層8との境界部分まで正確にエツチングすること
が難かしい。これに対し、第2の実施例によれば、第1
のA1層8と第2のA1層12との間の一部にシリコン
酸化M1゜が介在しているので、第2のA1層12を酸
化膜1Dの界面まで制御よく容易にエツチングで除去す
ることができる。また、周辺での電極の剥離については
、第2のA1層12と第2のシリコン酸化膜1Qとの密
着性が比較的良好に得られるため、実用上問題にはなら
ない。
〔変形例コ
本発E!Aは上述の実施例に限定される・ものでなく、
例えば次の変形が可能なものである。
例えば次の変形が可能なものである。
(11第1の実施例において、シリコン酸化M10の開
口11の縁に第2のA1層12の外周端が隣接するよう
にしてもよい。
口11の縁に第2のA1層12の外周端が隣接するよう
にしてもよい。
(2)グリユー金属層として17層13の代わりにCr
(クロム)層を設けてもよい。
(クロム)層を設けてもよい。
(31第2の実施例において、17層13及びNiN1
4を第2のA1層12よりも内側に形成し、平面的に見
て第2のAI/ii!12をTi層16及びN7層14
の外周側に延在させてもよい。この場合、手出はN7層
14の上面にのみ広がり、A1層12の上面には形成さ
れないので、A1層12と第2のシリコン酸化膜10と
の界面での剥離をより確実に防止することができる。こ
の場合、第2のA1層12の周囲が露出した構造となる
が、この第2のA1層12の露出部分1jTiii極1
3と第1のA1層8の電気的接続あるいはフィールドプ
レートとして直接機能する部分ではないので、この部分
の腐食が特性に影響を与えることはほとんどない。また
、第1のA1層8の上面に第2のシリコン酸化膜10で
被覆されているから、第2のA1層12の腐食が第1の
AI層8’P半導体基板1表面に影響を及ぼすことはな
い。
4を第2のA1層12よりも内側に形成し、平面的に見
て第2のAI/ii!12をTi層16及びN7層14
の外周側に延在させてもよい。この場合、手出はN7層
14の上面にのみ広がり、A1層12の上面には形成さ
れないので、A1層12と第2のシリコン酸化膜10と
の界面での剥離をより確実に防止することができる。こ
の場合、第2のA1層12の周囲が露出した構造となる
が、この第2のA1層12の露出部分1jTiii極1
3と第1のA1層8の電気的接続あるいはフィールドプ
レートとして直接機能する部分ではないので、この部分
の腐食が特性に影響を与えることはほとんどない。また
、第1のA1層8の上面に第2のシリコン酸化膜10で
被覆されているから、第2のA1層12の腐食が第1の
AI層8’P半導体基板1表面に影響を及ぼすことはな
い。
f41 第2のA1層12#:を第1のA1層8に固
溶層によって良好に密着しているので、厚く形成しなく
てもよい。真空蒸着工程の短縮化も加味すると第2のA
1層12の厚さは2μm以下望ましくPi1μm以下で
良い。
溶層によって良好に密着しているので、厚く形成しなく
てもよい。真空蒸着工程の短縮化も加味すると第2のA
1層12の厚さは2μm以下望ましくPi1μm以下で
良い。
(5) 第1のA1層8を平面的に見てP@域4の内
側にのみ形成する場合(フィールドグレートを設けない
場合]にも、本発明を適用することができる。
側にのみ形成する場合(フィールドグレートを設けない
場合]にも、本発明を適用することができる。
以上のように、請求項1及び2の製造方法によれば、半
導体素子及び絶縁膜との密着性、半田の付着性、各層間
の密着性が良好に得られ、且つアルミニウムから成る第
1の金属層の外周部が絶縁膜によって被覆されてその酸
化及び腐食が確実に防止された信頼性の高い多層電極を
歩留り良く且つ比較的容易に形成することができる。請
求項2の製造方法によれば、フィールドプレート効果を
良好に得ることができる。
導体素子及び絶縁膜との密着性、半田の付着性、各層間
の密着性が良好に得られ、且つアルミニウムから成る第
1の金属層の外周部が絶縁膜によって被覆されてその酸
化及び腐食が確実に防止された信頼性の高い多層電極を
歩留り良く且つ比較的容易に形成することができる。請
求項2の製造方法によれば、フィールドプレート効果を
良好に得ることができる。
第1図囚〜■は本発明の第1の実施例の半導体装置の製
造方法を工程順に説明するだめの断面図、第2図は本発
明の第2の実施例の半導体装置を示す断面図である。 1・・・半導体基板、6・・・第1のシリコン酸化膜。 8・・・第1のA1層、10・・・第2のシリコン酸化
膜。 12・・・第2のA1層、16・・・Ti層、14・・
・Ni層。
造方法を工程順に説明するだめの断面図、第2図は本発
明の第2の実施例の半導体装置を示す断面図である。 1・・・半導体基板、6・・・第1のシリコン酸化膜。 8・・・第1のA1層、10・・・第2のシリコン酸化
膜。 12・・・第2のA1層、16・・・Ti層、14・・
・Ni層。
Claims (1)
- 【特許請求の範囲】 〔1〕少なくとも一方の主面がシリコン半導体領域から
成る半導体基板を用意する第1の工程と、前記半導体基
板の一方の主面にアルミニウムから成る第1の金属層を
少なくともその一部が前記シリコン半導体領域に接触す
るように形成する第2の工程と、 前記第1の金属層の外周部を絶縁膜で被覆する第3の工
程と、 前記第1の金属層の上面にアルミニウムから成る第2の
金属層と、アルミニウム層及びニッケル層に対して良好
な接着性を有する金属層であり且つアルミニウムとニッ
ケル以外の金属から成る第3の金属層と、ニッケルから
成る第4の金属層とを順次に蒸着で形成する第4の工程
と を有することを特徴とする半導体素子の多層電極の製造
方法。 〔2〕少なくとも一方の主面がシリコンから成る第1の
導電型の第1の半導体領域である半導体基板を用意する
第1の工程と、 その上面を除いて前記第1の半導体領域に囲まれた前記
第1の導電型と反対の第2の導電型の第2の半導体領域
を形成すると共に、少なくとも前記第1の半導体領域と
前記第2の半導体領域とのPN接合の表面露出部及びそ
の近傍を被覆し、且つ前記第2の半導体領域を露出させ
る開口を有している第1の絶縁膜を形成する第2の工程
と、前記開口を通じて前記第2の半導体領域に接触する
と共に、前記第1の絶縁膜を介して少なくとも前記PN
接合の表面露出部及びその近傍の上部に位置するアルミ
ニウムから成る第1の金属層を形成する第3の工程と、 前記第1の金属層の外周部を被覆する第2の絶縁膜を形
成する第4の工程と、 前記第1の金属層の上面にアルミニウムから成る第2の
金属層と、アルミニウム層及びニッケル層に対して良好
な接着性を有する金属層であり且つアルミニウムとニッ
ケル以外の金属から成る第3の金属層と、ニッケルから
成る第4の金属層とを順次に形成する第5の工程と を有することを特徴とする半導体素子の多層電極の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14236389A JPH0682630B2 (ja) | 1989-06-05 | 1989-06-05 | 半導体素子の多層電極の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14236389A JPH0682630B2 (ja) | 1989-06-05 | 1989-06-05 | 半導体素子の多層電極の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH036817A true JPH036817A (ja) | 1991-01-14 |
JPH0682630B2 JPH0682630B2 (ja) | 1994-10-19 |
Family
ID=15313644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14236389A Expired - Fee Related JPH0682630B2 (ja) | 1989-06-05 | 1989-06-05 | 半導体素子の多層電極の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0682630B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286197A (ja) * | 2004-03-30 | 2005-10-13 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
JP2010171141A (ja) * | 2009-01-21 | 2010-08-05 | Toyota Motor Corp | 半導体装置とその半導体装置のハンダ付け方法 |
CN110534564A (zh) * | 2019-08-30 | 2019-12-03 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种二极管芯片多层金属化层及其制作方法 |
-
1989
- 1989-06-05 JP JP14236389A patent/JPH0682630B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286197A (ja) * | 2004-03-30 | 2005-10-13 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
JP2010171141A (ja) * | 2009-01-21 | 2010-08-05 | Toyota Motor Corp | 半導体装置とその半導体装置のハンダ付け方法 |
CN110534564A (zh) * | 2019-08-30 | 2019-12-03 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种二极管芯片多层金属化层及其制作方法 |
CN110534564B (zh) * | 2019-08-30 | 2023-08-04 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种二极管芯片多层金属化层的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0682630B2 (ja) | 1994-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8169063B2 (en) | Semiconductor component and method for producing the same | |
TW561622B (en) | Schottky barrier diode and method of making same | |
US5047833A (en) | Solderable front metal contact for MOS devices | |
JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
US3939047A (en) | Method for fabricating electrode structure for a semiconductor device having a shallow junction | |
US3848260A (en) | Electrode structure for a semiconductor device having a shallow junction and method for fabricating same | |
JPS63177463A (ja) | 電力用半導体構成要素の微細構造にされた接触電極の製造方法 | |
JPH036817A (ja) | 半導体素子の多層電極の製造方法 | |
JPH0373573A (ja) | シヨットキバリア半導体装置 | |
TWI284419B (en) | Schottky barrier diode and process | |
TW548845B (en) | Schottky barrier diode and method for producing the same | |
JP3466543B2 (ja) | ショットキーバリア型半導体装置とその製造方法 | |
KR100612187B1 (ko) | 쇼트키 배리어 다이오드의 제조 방법 | |
JPH05243323A (ja) | 半導体装置およびその製造方法 | |
JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
JPS5984468A (ja) | 半導体装置 | |
JPS62219934A (ja) | 半導体装置 | |
JPS62281356A (ja) | 半導体装置の製造方法 | |
JPS6252962A (ja) | 半導体装置 | |
JPH0677467A (ja) | ショットキバリア半導体装置 | |
JPS61166070A (ja) | シヨツトキバリヤ型ダイオ−ド及びその製造方法 | |
JPS6292340A (ja) | 半導体装置の製造方法 | |
JPS6037150A (ja) | 半導体装置の製造方法 | |
JPS5976437A (ja) | 半導体装置 | |
JPS61141157A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |