JPS5847713Y2 - 感熱記録ヘッド用薄膜混成回路 - Google Patents

感熱記録ヘッド用薄膜混成回路

Info

Publication number
JPS5847713Y2
JPS5847713Y2 JP6333182U JP6333182U JPS5847713Y2 JP S5847713 Y2 JPS5847713 Y2 JP S5847713Y2 JP 6333182 U JP6333182 U JP 6333182U JP 6333182 U JP6333182 U JP 6333182U JP S5847713 Y2 JPS5847713 Y2 JP S5847713Y2
Authority
JP
Japan
Prior art keywords
thin film
glass layer
hybrid circuit
thermal recording
recording head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6333182U
Other languages
English (en)
Other versions
JPS57203564U (ja
Inventor
正行 浅香
光彦 田代
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP6333182U priority Critical patent/JPS5847713Y2/ja
Publication of JPS57203564U publication Critical patent/JPS57203564U/ja
Application granted granted Critical
Publication of JPS5847713Y2 publication Critical patent/JPS5847713Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【考案の詳細な説明】 この考案は発熱素子としての薄膜抵抗体および他の能動
あるいは受動素子を同一基板上で薄膜配線導体にて配線
した感熱記録ヘッド用薄膜混成回路に関する。
一般に、感熱記録用ヘッドのような薄膜抵抗体を有する
薄膜混成回路においては、薄膜抵抗体部分の抵抗値の均
一性、再現性等の点から、基板としてガラス層で被覆さ
れたセラミック基板が用いられる。
第1図は従来の薄膜混成回路の断面図であり、セラミッ
ク基板1上にガラス層2を形威し、その上に真空蒸着法
、メッキ法等により薄膜抵抗層および薄膜金属層を被着
し化学蝕刻法等により薄膜抵抗体3および薄膜配線導体
4を形成する。
そして、薄膜抵抗体3の周辺部においてダイオード、ト
ランジスタ等の半導体能動素子やチップコンテ゛ンサ、
チップ抵抗等の受動素子5を、半田付け、熱圧着、超音
波ボンディング等の方法で薄膜配線導体4上に接続して
いる。
ところが、このように形成される薄膜混成回路では、上
記素子5の取付は時における熱、機械的圧力によりガラ
ス層2が破壊することがあり、その結果これら素子5の
接続部の薄膜配線導体4′の剥離、断線さらには半導体
能動素子の破壊を招くおそれがある。
この考案は上記問題点に鑑みなされたもので、その目的
は半導体能動素子等の薄膜抵抗体以外の素子部品の取付
は時におけるセラミック基板上のガラス層の破壊を防ぎ
、もって薄膜配線導体の剥離や断線、素子の破壊を防ぐ
と共に、感熱記録ヘッドとして有用な構造とした感熱記
録ヘッド用薄膜混成回路を提供するにある。
この考案は、発熱素子としての薄膜抵抗体およびその接
続部の薄膜配線導体とセミツク基板との間にはガラス層
を介在させるが、薄膜配線導体のうち薄膜抵抗体以外の
能動あるいは受動素子の接続部の導体はガラス層を介さ
ずに直接セラミック基板上に形成することにより、これ
らの素子の取付は時に上記ガラス層に熱や圧力が加わら
ないようにしたものである。
このようなすることで、ガラス層の破壊を防止すること
ができる。
また、このガラス層は本来、前述した如く薄膜抵抗体の
抵抗値の均一性、再現性を得るためのものであるから、
上記のように薄膜抵抗体以外の接続部における薄膜配線
導体下部のガラス層を除去することに何ら問題はない。
またこの考案においては、セラミック基板のガラス層で
被覆された領域を凸部としてここに薄膜抵抗体を形成す
る。
従って薄膜抵抗体を発熱抵抗体として用いる感熱記録ヘ
ッドを構成した場合に、ヘッドに摺接して走行する感熱
記録紙をそれ程わん曲させなくても、これに対して発熱
抵抗体の部分のみを良好な接触圧で対向されることがで
きる。
以下第2図を参照してこの考案の一実施例を説明する。
第2図はこの考案に係る薄膜混成回路の断面図を示した
ものである。
すなわち、セラミック基板1にはガラス層2が被覆され
て凸部を形威しており、薄膜抵抗体3およびその接続部
の薄膜配線導体4はこのガラス層2上に形成されている
が、薄膜配線導体のうちダイオード、1−ランジスタ等
の半導体能動素子あるいはチップコンテ゛ンサ、チップ
抵抗等の受動素子(以下単に素子という)5の接続部の
導体4′は、セラミック基板1上に直接形成されている
このような薄膜混成回路を形成するには、まずセラミッ
ク基板1上の上記素子5の配線領域以外の部分にのみガ
ラス層2を最初から形成するか、あるいは基板1上に全
面にガラス層2を形成した後上記配線領域のみ化学蝕刻
法等によりガラス層を除去して基板1を露出させる。
次に真空蒸着法、メッキ法等により薄膜抵抗層および薄
膜金属層を形威し、この各薄膜層を化学蝕刻法等により
薄膜抵抗体3および薄膜配線導体4とする。
そしてセラミック基板1が露出している前記配線領域の
薄膜配線導体4′上に、素子5を半田付け、熱圧着、超
音波ポンチ゛イング等の方法で接続する。
このように形成された薄膜混成回路においては、素子5
がセラミック基板1の露出部分に形成された薄膜配線導
体4′上に接続されるため、素子5の取付時における熱
や圧力によって、ガラス層2が破壊することがない。
従って、ガラス層2の破壊に起因する素子5の接続部の
薄膜配線導体4′の剥離、断線、半導体素子の破壊等の
ない薄膜混成回路が容易に再現性良く得られる。
また、引張り強度の点でもガラスの150kg/cm2
に対し、セラミックは1500 kg/cm2と約10
倍の差があるので、この発明の如くセラミック基板上に
直接薄膜抵抗体以外の能動素子および受動素子を取付け
た方が機械的に安定であるという利点も有する。
また、薄膜抵抗体3を発熱抵抗体として用いる感熱記録
ヘッドを構成した場合には、記録紙とヘッドの無用な摩
擦を防止して信頼性の高い感熱記録を行うことが可能と
なる。
なお、この考案は図示したような単層配線のみならず、
多層配線構造の薄膜混成回路にも適用し得る。
【図面の簡単な説明】
第1図は従来の薄膜混成回路の断面図、第2図はこの考
案の一実施例を示す薄膜混成回路の断面図である。 1・・・・・・セラミック基板、2・・・・・・ガラス
層、3・・・・・・薄膜抵抗体、4,4′・・・・・・
薄膜配線導体、5・・・・・・薄膜抵抗体以外の能動あ
るいは受動素子。

Claims (1)

    【実用新案登録請求の範囲】
  1. セラミック基板上に薄膜配線導体および発熱素子として
    の薄膜抵抗体と共に他の能動あるいは受動素子を集積し
    てなる感熱記録ヘッド用薄膜混成回路において、前記セ
    ラミック基板にガラス層で被覆された凸部とガラス層の
    ない領域とを設け、前記薄膜抵抗体および薄膜配線導体
    を前記ガラス層で被覆された凸部に形成し、前記薄膜配
    線導体の一部を前記ガラス層のない領域に延在させてこ
    の延在部を前記薄膜抵抗体以外の能動あるいは受動素子
    の端子との接続部としたことを特徴とする感熱記録ヘッ
    ド用薄膜混成回路。
JP6333182U 1982-04-30 1982-04-30 感熱記録ヘッド用薄膜混成回路 Expired JPS5847713Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6333182U JPS5847713Y2 (ja) 1982-04-30 1982-04-30 感熱記録ヘッド用薄膜混成回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6333182U JPS5847713Y2 (ja) 1982-04-30 1982-04-30 感熱記録ヘッド用薄膜混成回路

Publications (2)

Publication Number Publication Date
JPS57203564U JPS57203564U (ja) 1982-12-24
JPS5847713Y2 true JPS5847713Y2 (ja) 1983-10-31

Family

ID=29859456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6333182U Expired JPS5847713Y2 (ja) 1982-04-30 1982-04-30 感熱記録ヘッド用薄膜混成回路

Country Status (1)

Country Link
JP (1) JPS5847713Y2 (ja)

Also Published As

Publication number Publication date
JPS57203564U (ja) 1982-12-24

Similar Documents

Publication Publication Date Title
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
JPS6139741B2 (ja)
KR930024140A (ko) 반도체장치 및 그 제조방법
JP2772157B2 (ja) 半導体装置の配線方法
JP2000195861A (ja) 半導体装置およびその製造方法
JPS60134442A (ja) 半導体デバイス
JPS5847713Y2 (ja) 感熱記録ヘッド用薄膜混成回路
JPS6359535B2 (ja)
JP2000294593A (ja) 集積回路の端子構造
JPH0436114Y2 (ja)
JPH03101233A (ja) 電極構造及びその製造方法
JP2546342Y2 (ja) 混成集積回路
JPS63308924A (ja) 半導体装置
JPH0519975Y2 (ja)
JP3565872B2 (ja) 薄膜多層配線基板
JPH0636592Y2 (ja) 混成集積回路装置
JP2685900B2 (ja) フィルムキャリア
JPH0511661B2 (ja)
JPS62237748A (ja) 半導体装置の製造方法
JPH0314050Y2 (ja)
JPH0719797B2 (ja) 半導体装置の実装具
JPH041731Y2 (ja)
JPH0414833A (ja) 半導体装置
JP2797269B2 (ja) 半導体装置
JPS62140775U (ja)