JPH0430531A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0430531A JPH0430531A JP13875290A JP13875290A JPH0430531A JP H0430531 A JPH0430531 A JP H0430531A JP 13875290 A JP13875290 A JP 13875290A JP 13875290 A JP13875290 A JP 13875290A JP H0430531 A JPH0430531 A JP H0430531A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- potential
- insulating film
- side wiring
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229920001721 polyimide Polymers 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000009719 polyimide resin Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 2
- 230000007797 corrosion Effects 0.000 abstract description 10
- 238000005260 corrosion Methods 0.000 abstract description 10
- 150000002500 ions Chemical class 0.000 abstract description 8
- 238000002161 passivation Methods 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 239000008151 electrolyte solution Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 229910001679 gibbsite Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はアルミ配線の電解腐食による不良発生を防止で
きる半導体集積回路に関する。
きる半導体集積回路に関する。
（ロ）従来の技術
半導体素子の配線金属として、アルミニウムはオーミッ
ク性が容易に得られる、電気伝導性が良い、低コストで
あるなどの点でもっとも多く用いられている。素子内部
の構造は、第３図に示す如＜ Ｓｉｎ、やポリイミド系
樹脂から成る絶縁膜（１）表面をアルミ（Ａｌ）又はア
ルミ・シリフン（Ａｌ−５ｉ）から成る配線（２）（３
）を延在きせたもので、配線（２）（３）は絶縁膜（１
）に開けられたコンタクトホールを介してその下の基板
表面に設けられた拡散領域とオーミックコンタクトし、
所望の回路接続を行なうようになっている。多層配線構
造では、配線（２）（３）の絶縁膜（１）に開けられた
スルーホールを介してその下の配線層と電気接続するこ
とになる。そして、配線（２＞（３）の表面はＳｉｎ、
やポリイミド系樹脂等のパッシベーション被膜（４）で
覆われている。
ク性が容易に得られる、電気伝導性が良い、低コストで
あるなどの点でもっとも多く用いられている。素子内部
の構造は、第３図に示す如＜ Ｓｉｎ、やポリイミド系
樹脂から成る絶縁膜（１）表面をアルミ（Ａｌ）又はア
ルミ・シリフン（Ａｌ−５ｉ）から成る配線（２）（３
）を延在きせたもので、配線（２）（３）は絶縁膜（１
）に開けられたコンタクトホールを介してその下の基板
表面に設けられた拡散領域とオーミックコンタクトし、
所望の回路接続を行なうようになっている。多層配線構
造では、配線（２）（３）の絶縁膜（１）に開けられた
スルーホールを介してその下の配線層と電気接続するこ
とになる。そして、配線（２＞（３）の表面はＳｉｎ、
やポリイミド系樹脂等のパッシベーション被膜（４）で
覆われている。
（ハ〉発明が解決しようとする課題
しかしながら、隣接する配線（２）（３）間に例えばｙ
ｃｃとＧＮＤの如きバイアス電圧が印加された場合、
樹脂中に含まれる又は外部より侵入した水分と、樹脂中
に含まれる可動イオンにより配線り２）（３）間に電解
質溶液が生じ、前記バイアス印加に伴うリーク電流の作
用によって電気分解が生じることに起因し、 高電位側配線（３）では ＡＮ ＋４Ｃ１−→ＡｊＩＣｊ２４−＋３ｅＡＩＣ１ｍ
−＋５ｕｚｏ−Ａｆｆｉ （ＯＨ）、＋３Ｈ“＋４Ｃ！
−・・・（１）なる反応式で、低電位側配線（２）では
Ａｊ！＋３（ＯＨ＞−＝Ａｊ！（ＯＨ）ｓ＋３ｅ ・
＝・”・””・”＜２）なる反応式で電解腐食が発生す
るのである。このようなＡｆｆｉの腐食は、ポンディン
グパッド部の例であるが例えば特開昭６３−１７９５３
８号に記載されている。
ｃｃとＧＮＤの如きバイアス電圧が印加された場合、
樹脂中に含まれる又は外部より侵入した水分と、樹脂中
に含まれる可動イオンにより配線り２）（３）間に電解
質溶液が生じ、前記バイアス印加に伴うリーク電流の作
用によって電気分解が生じることに起因し、 高電位側配線（３）では ＡＮ ＋４Ｃ１−→ＡｊＩＣｊ２４−＋３ｅＡＩＣ１ｍ
−＋５ｕｚｏ−Ａｆｆｉ （ＯＨ）、＋３Ｈ“＋４Ｃ！
−・・・（１）なる反応式で、低電位側配線（２）では
Ａｊ！＋３（ＯＨ＞−＝Ａｊ！（ＯＨ）ｓ＋３ｅ ・
＝・”・””・”＜２）なる反応式で電解腐食が発生す
るのである。このようなＡｆｆｉの腐食は、ポンディン
グパッド部の例であるが例えば特開昭６３−１７９５３
８号に記載されている。
また、絶縁膜（１）やパッシベーション被膜（４）とし
て段差の被覆性、コスト、および工程の簡素化に優れた
ポリイミド系樹脂を用いると、上述した腐食が著しい。
て段差の被覆性、コスト、および工程の簡素化に優れた
ポリイミド系樹脂を用いると、上述した腐食が著しい。
理由は、第１にポリイミド系樹脂の耐湿性自体がシリコ
ン窒化膜（ＳｉＮ）等のものより劣ること、第２にポリ
イミド系樹脂表面にアルミとの密着性を向上する目的で
アルミ堆積前に処す粗面処理（逆スパッタ等）によって
絶縁膜（１〉表面に導電層（カーボン等）が形成され、
前記電解イオンが移動しやすい状態であること、である
。
ン窒化膜（ＳｉＮ）等のものより劣ること、第２にポリ
イミド系樹脂表面にアルミとの密着性を向上する目的で
アルミ堆積前に処す粗面処理（逆スパッタ等）によって
絶縁膜（１〉表面に導電層（カーボン等）が形成され、
前記電解イオンが移動しやすい状態であること、である
。
このような電解腐食による断線を防止するため、従来は
低電位側配線（２〉と高電位側配線（３）との距離を広
くとることで対応していたが、チップサイズが大きくな
る欠点を有していた。
低電位側配線（２〉と高電位側配線（３）との距離を広
くとることで対応していたが、チップサイズが大きくな
る欠点を有していた。
（ニ）課題を解決するための手段
本発明は上記従来の欠点に鑑み成されたもので、低電位
側配線（２）と高電位側配線（３〉との間の絶縁膜（１
〉上に、何の電位も印加しないフローティング状態とし
た遮断配線（５）を配置することにより、腐食による断
線を防止できる半導体集積回路を提供するものである。
側配線（２）と高電位側配線（３〉との間の絶縁膜（１
〉上に、何の電位も印加しないフローティング状態とし
た遮断配線（５）を配置することにより、腐食による断
線を防止できる半導体集積回路を提供するものである。
（＊〉作用
本発明によれば、遮断配線（５）のＡ２表面は通常の条
件下で表面が酸化物被膜で不働態化されており、且つ絶
縁膜（１）との密着力は絶縁膜（１）とパッシベーショ
ン被膜（４）のものより強固である。そのため、主に絶
縁膜（１）表面を流れるリーク電流の導通路に遮断配線
（５）による絶縁物が配置きれたのに等しく、前記リー
ク電流を抑制できるので、腐食反応も抑制できる。
件下で表面が酸化物被膜で不働態化されており、且つ絶
縁膜（１）との密着力は絶縁膜（１）とパッシベーショ
ン被膜（４）のものより強固である。そのため、主に絶
縁膜（１）表面を流れるリーク電流の導通路に遮断配線
（５）による絶縁物が配置きれたのに等しく、前記リー
ク電流を抑制できるので、腐食反応も抑制できる。
〈へ）実施例
以下に本発明の一実施例を図面を参照しながら詳細に説
明する。
明する。
第１図と第２図は夫々本発明の配線構造を示す平面図と
断面図である。以下、配線層が多層配線の２層目配線で
ある構造を例にとる。
断面図である。以下、配線層が多層配線の２層目配線で
ある構造を例にとる。
図示せぬ半導体チップの表面には選択拡散によって多数
の回路素子（トランジスタ、抵抗等）が作り込まれ、チ
ップ表面を覆う酸化膜を開孔したコンタクトホールを介
して第１層の配線層が不純物拡散領域とフンタクトする
。前記第１層目配線を覆うようにして層間絶縁膜（１）
が形成され、層間絶縁膜（１）上に第２の配線層によっ
て低電位側配線（２）と高電位側配線（３）とが形成き
れる。前記第１の配線層と第２の配線層とは、層間絶縁
膜（１）を開口したスルーホールを介してコンタクトし
、前記回路素子の相互接続をとる。前記第２の配線層の
表面は、パッシベーション被膜（４）で覆われる。
の回路素子（トランジスタ、抵抗等）が作り込まれ、チ
ップ表面を覆う酸化膜を開孔したコンタクトホールを介
して第１層の配線層が不純物拡散領域とフンタクトする
。前記第１層目配線を覆うようにして層間絶縁膜（１）
が形成され、層間絶縁膜（１）上に第２の配線層によっ
て低電位側配線（２）と高電位側配線（３）とが形成き
れる。前記第１の配線層と第２の配線層とは、層間絶縁
膜（１）を開口したスルーホールを介してコンタクトし
、前記回路素子の相互接続をとる。前記第２の配線層の
表面は、パッシベーション被膜（４）で覆われる。
前記層間絶縁膜（１）は、ＣＶＤ法によるシリコン酸化
膜を用いる他、スピンオン塗布法によるポリイミド系絶
縁膜を用いることもできる。この場合、アルミとの密着
性を向上する目的で層間絶縁膜（１）表面に粗面化処理
を処す。手法は逆スパッタ等である。そして粗面化いれ
た層間絶縁膜（１）上に蒸着又はスパッタ法により八！
又はＡＮ −５ｉを堆積し、これをバターニングするこ
とで前記第２の配線層を形成する。層間絶縁膜（１）が
ポリイミドであれば、最終パッシベーション被膜（４〉
もボッイミド系絶縁膜とする。
膜を用いる他、スピンオン塗布法によるポリイミド系絶
縁膜を用いることもできる。この場合、アルミとの密着
性を向上する目的で層間絶縁膜（１）表面に粗面化処理
を処す。手法は逆スパッタ等である。そして粗面化いれ
た層間絶縁膜（１）上に蒸着又はスパッタ法により八！
又はＡＮ −５ｉを堆積し、これをバターニングするこ
とで前記第２の配線層を形成する。層間絶縁膜（１）が
ポリイミドであれば、最終パッシベーション被膜（４〉
もボッイミド系絶縁膜とする。
上記第２の配線による低電位側配線（２）と高電位側配
線（３）は、動作時に夫々接地電位（ＧＮＤ）と電源電
位（ＶｃＣ）の如き電位が印加され、両者間に電位差が
生ずるものである。このように電位差がある配線が近接
配置されることは、半導体チップのパターン設計上比較
的多くみられる。
線（３）は、動作時に夫々接地電位（ＧＮＤ）と電源電
位（ＶｃＣ）の如き電位が印加され、両者間に電位差が
生ずるものである。このように電位差がある配線が近接
配置されることは、半導体チップのパターン設計上比較
的多くみられる。
近接配置を全く無くすことは、パターン設計に多大な制
約を与えることになる。
約を与えることになる。
そして、近接配置された低電位側配線（２）と高電位側
配線（３）との間の絶縁膜（１）表面に、前記第２の配
線層のパターニングと同時に遮断配線（５）を形成する
。遮断配線（５）はどこにも結線せず、何の電位も印加
しないフローティング状態とする。線幅は任意である。
配線（３）との間の絶縁膜（１）表面に、前記第２の配
線層のパターニングと同時に遮断配線（５）を形成する
。遮断配線（５）はどこにも結線せず、何の電位も印加
しないフローティング状態とする。線幅は任意である。
また、低電位側配線（２）と高電位側配線（３）とが近
接した部分にのみ延在させれば良い。
接した部分にのみ延在させれば良い。
上述した本発明の配線構造においては、低電位側配線（
２）と高電位側配線（３）とのバイアス印加に伴い電解
質溶液中の可動イオン（（Ｊ−、Ｎａ′″等）が夫々に
移動しようとする。移動ルートは絶縁膜（１）表面の界
面が主である。ところが、低電位側配線（２〉と高電位
側配線（３）との間には遮断配線（５）が配置され、遮
断配線（５）はアニール処理によって絶縁膜（１）とパ
ッシベーション被膜（４）との密着より強固に絶縁膜（
１）と密着しているので、前記可動イオンは遮断配線（
５）と絶縁膜（１）との界面を移動できない０分子径が
大き過ぎるのである。又電位的にフローティングされた
遮断配線の表面は、酸化物被膜で不働態化きれているた
め、電気的反応が行なわれにくい。このため、低電位側
配線（２）と高電位側配線（３）の間は、その電解質溶
液中に、不働態ギブサイトに保護された遮断配線で、絶
縁された状態になっている。従って、画電極（２）（３
）間の可動イオンの移動を阻止できるので、（１）（２
）式の電解腐食を抑制し、配線（２）（３）の劣化、断
線を防止できるのである。高温高湿状態で動作試験を行
なうＴＨＢ試験においても、本願発明は優れた効果をも
たらすことが確認された。
２）と高電位側配線（３）とのバイアス印加に伴い電解
質溶液中の可動イオン（（Ｊ−、Ｎａ′″等）が夫々に
移動しようとする。移動ルートは絶縁膜（１）表面の界
面が主である。ところが、低電位側配線（２〉と高電位
側配線（３）との間には遮断配線（５）が配置され、遮
断配線（５）はアニール処理によって絶縁膜（１）とパ
ッシベーション被膜（４）との密着より強固に絶縁膜（
１）と密着しているので、前記可動イオンは遮断配線（
５）と絶縁膜（１）との界面を移動できない０分子径が
大き過ぎるのである。又電位的にフローティングされた
遮断配線の表面は、酸化物被膜で不働態化きれているた
め、電気的反応が行なわれにくい。このため、低電位側
配線（２）と高電位側配線（３）の間は、その電解質溶
液中に、不働態ギブサイトに保護された遮断配線で、絶
縁された状態になっている。従って、画電極（２）（３
）間の可動イオンの移動を阻止できるので、（１）（２
）式の電解腐食を抑制し、配線（２）（３）の劣化、断
線を防止できるのである。高温高湿状態で動作試験を行
なうＴＨＢ試験においても、本願発明は優れた効果をも
たらすことが確認された。
（ト）発明の効果
以上に説明した通り、本発明は遮断配線（５）をダムと
して可動イオンの界面での移動を阻止できるので、腐食
反応を抑制し配、１（２）（３）の劣化、断線を防止で
きる利点を有する。従って、耐湿性の高い半導体装置を
提供できる利点をも有する。また、低電位側配線（２）
と高電位側配線（３）との間を広くする必要がないので
、チップサイズの縮手にも寄与できる利点をも有する。
して可動イオンの界面での移動を阻止できるので、腐食
反応を抑制し配、１（２）（３）の劣化、断線を防止で
きる利点を有する。従って、耐湿性の高い半導体装置を
提供できる利点をも有する。また、低電位側配線（２）
と高電位側配線（３）との間を広くする必要がないので
、チップサイズの縮手にも寄与できる利点をも有する。
第１図と第２図は夫々本発明を説明する為の平面図と断
面図、第３図は従来例を説明する為の断面図である。
面図、第３図は従来例を説明する為の断面図である。
Claims (3)
- （１）アルミニウムを主体とする導電材料から成り、異
った電位が与えられる２つの配線が互いに隣接して絶縁
膜上を延在する半導体集積回路において、 前記２つの配線の高電位側配線と低電位側配線との間の
前記絶縁膜上に、前記導電材料から成り何の電位も印加
しないフローティング状態とした遮断配線を配置したこ
とを特徴とする半導体集積回路。 - （２）前記絶縁膜はポリイミド系樹脂であることを特徴
とする請求項第１項に記載の半導体集積回路。 - （３）前記ポリイミド系樹脂の表面は逆スパッタによる
粗面化処理が処されていることを特徴とする請求項第１
項に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13875290A JPH0430531A (ja) | 1990-05-28 | 1990-05-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13875290A JPH0430531A (ja) | 1990-05-28 | 1990-05-28 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0430531A true JPH0430531A (ja) | 1992-02-03 |
Family
ID=15229356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13875290A Pending JPH0430531A (ja) | 1990-05-28 | 1990-05-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430531A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5472305B2 (ja) * | 2009-08-19 | 2014-04-16 | 日本電気株式会社 | 給電線構造及びそれを用いた回路基板、ｅｍｉノイズ低減方法 |
-
1990
- 1990-05-28 JP JP13875290A patent/JPH0430531A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5472305B2 (ja) * | 2009-08-19 | 2014-04-16 | 日本電気株式会社 | 給電線構造及びそれを用いた回路基板、ｅｍｉノイズ低減方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023699A (en) | Resin molded type semiconductor device having a conductor film | |
| JPS6134967A (ja) | Ｖｌｓｉ集積回路装置用の入力保護構成体 | |
| JP5040035B2 (ja) | 融合金属層を使用しているオン抵抗の低い電力用ｆｅｔ | |
| JP4058619B2 (ja) | 半導体ウエハ | |
| JPH0430531A (ja) | 半導体集積回路 | |
| JPS6359257B2 (ja) | ||
| JP2004186439A (ja) | 半導体装置およびその製造方法 | |
| KR910007513B1 (ko) | 반도체장치의 배선접속부 | |
| JPH01130545A (ja) | 樹脂封止型半導体装置 | |
| JP2719569B2 (ja) | 半導体装置 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JPH0821584B2 (ja) | 半導体集積回路 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPH0587137B2 (ja) | ||
| JP2776569B2 (ja) | 半導体装置 | |
| JPS62104142A (ja) | 半導体装置 | |
| JP2781688B2 (ja) | 半導体装置 | |
| JPH01201964A (ja) | 半導体装置 | |
| JPH0314050Y2 (ja) | ||
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| KR970024026A (ko) | 에칭 공정을 사용하여 비도전성이 될 수 있으며 프리데이터 시스템에서 동작가능한 도전성 디바이스 구조(A Conductive Device Structure that can be rendered Non-Conductive Using An Etch Process Operable in Predator System) | |
| JPH0122989B2 (ja) | ||
| JPH0528044U (ja) | 半導体集積回路装置 | |
| JPH0329361A (ja) | 半導体装置 | |
| JPS62293670A (ja) | 半導体メモリ装置 |