JPH0245969A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0245969A
JPH0245969A JP63196453A JP19645388A JPH0245969A JP H0245969 A JPH0245969 A JP H0245969A JP 63196453 A JP63196453 A JP 63196453A JP 19645388 A JP19645388 A JP 19645388A JP H0245969 A JPH0245969 A JP H0245969A
Authority
JP
Japan
Prior art keywords
frame
lead
semiconductor element
internal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63196453A
Other languages
English (en)
Other versions
JP2522524B2 (ja
Inventor
Yasuhiro Yamaji
泰弘 山地
Kenji Takahashi
健司 高橋
Hisaharu Sakurai
桜井　寿春
Masashi Muromachi
室町　正志
Hiroshi Harada
博 原田
Kazuichi Yonenaka
米中　一市
Susumu Harada
享 原田
Mitsugi Miyamoto
宮本　貢
Kazuo Numajiri
一男 沼尻
Haruyuki Shimakawa
島川　晴之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP63196453A priority Critical patent/JP2522524B2/ja
Priority to US07/381,843 priority patent/US5198883A/en
Priority to SG1996009104A priority patent/SG50702A1/en
Priority to SG1996003194A priority patent/SG47613A1/en
Priority to EP89307740A priority patent/EP0354696B1/en
Priority to EP94106948A priority patent/EP0610971B1/en
Priority to DE68927285T priority patent/DE68927285T2/de
Priority to DE68929251T priority patent/DE68929251T2/de
Priority to MYPI89001055A priority patent/MY105095A/en
Priority to KR1019890011189A priority patent/KR920008254B1/ko
Publication of JPH0245969A publication Critical patent/JPH0245969A/ja
Application granted granted Critical
Publication of JP2522524B2 publication Critical patent/JP2522524B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はリードフレームおよびこれを用いた半導体装置
並びにその製造方法に関するもので、高集積度の半導体
装置に好適なものである。
（従来の技術） 従来の半導体装置は第１８　（ａ）図の透視平面図およ
び第１８（ｂ）図の素子断面図に示すように半導体素子
１がリードフレームのダイパッド２上に固着され、ダイ
パッド２の周囲に放射状に配設されたり一ド３と半導体
索子１上の電極４とが金属ワイヤ５によって接続され、
リードの外側部分を除いて全体が樹脂６により封止され
た構造となっている。
近年、半導体素子の集積度向上の強い要求に伴って半導
体素子の寸法は大型化する一方で、樹脂封止後の外囲器
の外形寸法は実装上の要求から現状維持あるいはより小
型化が要求されている。
ところで、樹脂封止後に樹脂より突出したリード（外部
リード）は続く曲げ工程で所定形状に切断および曲げが
行われるが、このためには樹脂内に存在するリード（内
部リード）の長さｌは曲げ工程で加えられる力に耐え得
るだける十分な長さΩ。ｒｉｔが必要である。したがっ
て外囲器の外形寸法をＭＸＮ　　（ＭＡＮ）　、素子の
一辺の長さをＣとして、第１８図を参照すると、従来の
構造ではＣ＜Ｎ−（ｌ　ｃｒｉｔ＋α） の関係を満足するようにＣを定めなければならない。こ
こでαはダイパッド端辺とリード間の距離その他の条件
から必要とされる余裕寸法である。
また、内部リード長が短い場合には内部リードを伝わっ
て水分が半導体素子に到達しやすくなって耐湿信頓性が
劣化するため、上記ｇ。ｒｌｔまで短くすることはでき
ない。このため、１８ｒｌｔの値は比較的大きなものと
なり、搭載可能な半導体素子の大きさは外囲器よりもか
なり小さくなる。
このような問題を解決する手法の一つとして特開昭６２
−１５４７６４号公報に示されたものがある。ここに示
された半導体装置では半導体素子の短辺に電極を集中さ
せ、大形の半導体素子の搭載を可能にしているが、リー
ドを半導体素子の周囲に配置する構造に変化はなく、外
囲器端部からボンディングワイヤとリードとの接合部ま
での距離を十分にとることができないので、半導体装置
の信頼性が十分でない。
また、「“隠し玉“、３００ミルに大チップを入れるリ
ードフレーム」１日経マイクロデバイス１９８８年５月
号第５４頁〜第５７頁に開示された、半導体素子の上面
あるいは下面にリードを配置した構造が提案されている
。ここに示された構造では第１９図および第２０図に示
されたように半導体素子の一辺に電極が集中しているの
で、リードの長さが一定でなく信頼性は依然として十分
でない。特に、ハツチングを施した最端部のリードでは
この問題が顕著である。また、電極を半導体素子の短辺
に集中して配置しているため、第２０図に示すように設
計変更でリードを追加するような場合には全部の内部リ
ードの配置を変えない限り収まらないことがあり、設計
の自由度に欠ける。
（発明が解決しようとする課題） 以上のように、従来の半導体装置においては全体の大き
さを増大させずに大型の半導体素子を高い信頼性をもっ
て実装することは困難であった。
そこで、本発明は十分な耐湿信頼性を有するとともに小
型で高集積度であり、かつ設計の自由度の大きい半導体
装置、これを作るために使用されるリードフレーム、お
よびこれらの製造方法を提供することを目的とする。
〔発明の構成〕
（課題を解決するための手段） 本発明にかかるリードフレームによれば、第一の枠部と
、その内部に前記第一の枠部にタイバー部を介して連結
された、半導体素子を搭載するためのダイパッド部とを
備えた第一の枠体と、前記第一の枠部に接合される第二
の枠部とこの第二の枠部からその内方へ延びかつ前記ダ
イパッド部に搭載される半導体素子の内部にまで達する
長さを有する内部リードとを備えた第二の枠体とからな
ることを特徴とする。
このリードフレームの各内部リード先端部下面に絶縁性
の緩衝部材が設けられるとよく、特にこの緩衝部材が各
内部リード先端部を連結するように形成されているとよ
い。
また、第一の枠部および第二の枠部の互いに対向する接
合箇所表面に枠体材料よりも融点の低い金属層、例えば
錫が、例えば部分メツキで形成され、あるいは第一の枠
部と第二の枠部との接合箇所で、互いに重なり合う面積
が減少されると溶接性が向上するので好ましい。
さらに、第一の枠部におけるタイバー部との連結部が第
一の枠部の内部側で切り欠かれて前記タイバー部の実質
長さが増加されるので好ましい。
また、第一の枠部または第二の枠部のうちの一方の内法
寸法が樹脂封止用金型の押さえ部が挿入できるように他
方の枠部の内法寸法よりも大きく形成されるとよい。
さらに、各内部リードが半導体素子の電極間を通過しか
つ前記電極から引出されたワイヤが前記内部リード上を
避けて通過するように先端部が湾曲され、さらに先端部
がほぼ円形形状をなすとワイヤのダメージが防止される
のでよい。
また、本発明の半導体装置によれば、周辺部に複数の電
極を備えた半導体素子と、この半導体素子の下面にこれ
を搭載すべく設けられたダイパッド部と、前記半導体素
子の上面にその中央部から外方に延び、先端部とこれに
対応する前記電極間の距離がほぼ等しくされた複数の内
部リードと、前記内部リード先端部とこれに対応する前
記電極とを接続する金属線と、これら全体を気密状態に
封止する樹脂成形体とを備えたことを特徴とする。
さらに、本発明にかかる半導体装置の製造方法によれば
、第一の枠部とその内部に前記第一の枠部にタイバー部
を介して連結され、半導体素子を搭載するためのダイパ
ッド部とを備えた第一の枠体の前記ダイパッド部に半導
体素子を搭載して固着する過程と、第二の枠部とこの第
二の枠部からその内方へ延びかつ前記ダイパッド部に搭
載される半導体素子の内部にまで達する長さを有する内
部リードとを備えた第二の枠体の前記第二の枠部を前記
第一の枠部と接合する過程と、前記内部リードの先端部
と前記半導体素子の電極とをワイヤで連結する過程と、
この状態で所定部分を樹脂封止して樹脂成形体を形成す
る過程と、この樹脂成型体から突出した前記第一および
第二の枠体の不要部分を除去し、突出したリードを成型
する過程とを備えたことを特徴とする。ここで第二の枠
部の第一の枠部への接合が抵抗溶接で行われことが好ま
しい。
（作　用） このように構成されたリードフレームでは高さの異なる
２枚のフレームを重ねあわせた２重リードフレームとな
っているので、ダイパッドの上に載置された半導体素子
の上面にリードを配置することが可能となるので高集積
度の半導体装置を形成することが可能となる。この半導
体装置では半導体装置の電極と内部リード先端部がほぼ
同じ長さのワイヤボンディングで接続されるため、半導
体装置の外部から侵入する水分の移動経路長さが十分大
きくなって耐湿信頼性が向上する。
また、半導体素子の電極をその長辺に配置してあればそ
の近くに内部リードを追加した場合でも問題なく配線が
可能である。
さらに本発明による半導体装置の製造方法によれば上記
半導体装置を安定して製造することが可能となる。
（実施例） 以下、本発明の実施例を図面を参照して詳細に説明する
。
第１図（ａ）は本発明にかかる半導体装置の構成を示す
透視平面図、第１図（ｂ）はその断面図である。
この半導体装置では従来装置と同様にダイパッド部（ベ
ツド部）１２上に半導体素子（チップあるいはペレット
）１１が搭載されて固着されているが、内部リード１３
は半導体素子１１の上面でその内部に伸び、内部リード
先端部と半導体素子１１の周辺部に設けられた対応する
電極１４とはボンディングワイヤ１５によって接続され
ている。
全体は樹脂封止されており、内部リード１３の下面と半
導体素子１１の表面の間にも封止用樹脂が介在している
。
この実施例において幅Ｎの外囲器の内部に封入できる半
導体素子の幅Ｃは Ｃ＜Ｎ−α の関係を満足すればよい。ここでα゛は前述したのと同
様に種々の制約から必要とされる余裕寸法であるが、内
部リードが半導体素子の上まで延びたことにより従来よ
りも制約が減少し、Ｎに比べて小さい値となるので、Ｃ
の値にかなり近い値となって素子の大形化が可能である
。また、外囲器の端部からリードボンディング箇所Ｘ点
までの距離Ｒ−はＣの値に影響されず Ｒ−＜Ｎ−β　　　ただしβは余裕寸法の範囲で選択で
きるため内部リードの長さおよびワイヤの長さを十分長
く取ることができ、従来問題であった水分の侵入経路が
短いことに伴う耐湿信頼性の低下の問題は生じない。
第２図は本発明の半導体装置の他の実施例を示す断面図
であって、第１図と同じ構成要素には同じ符号を付けで
ある。この実施例では内部リードの下面に絶縁性材料、
例えばポリイミドなどの絶縁テープ１７を貼付けた構成
となっている。この構成では絶縁テープ１７の厚さを適
当に選ぶことにより半導体素子１１の表面から内部リー
ドが浮き上がらないようにできるため、内部リードへの
ワイヤボンディング（セカンドボンディング）を安定に
行うことができる他、半導体素子への衝撃が減少して半
導体素子１１の表面に形成されているパッシベーション
のクラックなどを防止することができる。
また、第３図はさらに他の実施例を示す断面図であって
、半導体素子の表面に絶縁コーティング層１８を形成し
たものである。このコーティング層１８としては例えば
ポリイミド、ポリウレタンなどの絶縁性材料が使用され
、ワイヤボンディングの際、半導体素子表面のパッシベ
ーションクラックを効果的に防止することができる。
第４図および第５図は内部リード１３の下面への絶縁テ
ープ１７の取り付けの他の実施例を説明する図であって
第４図（ａ）は第４図（ｂ）の平面図のＡ−Ａ−断面図
であり、第２図の場合と同様に各内部リード１３の下面
に／Ｘラッチング示すように絶縁テープ１７が貼り付け
られているが、その貼り付は位置は内部リードの先端部
のみである。
同様に第５図（ａ）は第５図（ｂ）の平面図のＢ−Ｂ−
断面図であり、この実施例の場合には絶縁テープ１９は
ダイパッド１２上に位置する全内部リード１３を共通に
支えるように広い面積となっている。この実施例では各
リードが安定に支えられるため、セカンドボンディング
をきわめて安定に行うことができる。
次に本発明にかかる半導体装置の製造方法をその詳細を
示す第６図を参照して説明する。
まず、ダイパッド２３のみが枠部２１にタイバー２２を
介して連結された１層目リードフレーム２０を準備する
。このリードフレームではタイバー２２には下方に曲げ
られるいわゆるデプレス加工が行われ、ダイパッド２３
の上面は少なくとも搭載すべき半導体素子の厚さ分だけ
枠部３１の上面よりも低下している。また、枠部３１上
面の所定箇所２４には部分錫めっきが選択的に施されて
いる。さらに位置合わせ孔２５が少なくとも３カ所設け
られている（第６図（ａ））。
次に、このダイパッド２３上に導電性接着剤（図示せず
）を塗布し、半導体素子１１をその上に搭載後、加熱処
理して固着させグイボンディングを行う（第６図（ｂ）
）。
次に、第６図（Ｃ）に示すようにダイボンディングが完
了した１層目リードフレームに、リード３２のみが第２
の枠体３１に連結された第２のリードフレーム３０をそ
の位置合わせ孔３３を前述した位置合わせ孔２５と一致
させて重ね合わせ、部分錫（Ｓｎ）メツキ１層目リード
フレームの錫メツキ２４と２層目リードフレームの錫メ
ツキ３４が施されている所定の溶接箇所をスポット（抵
抗）溶接する。すなわち第７図に示すように２枚のリー
ドフレームの間に錫メツキ層が挾まれた状態となる。こ
の実施例では、第６図（Ｃ）から明らかなように２層目
リードフレーム３０の下面の溶接予定箇所にも１層目と
同様に部分錫メツキ３４が施されている。これは溶接性
の向上を主目的とするものである。すなわち、本発明で
使用するリードフレームとは目的や形状は全く異なるも
ののフォトカプラ等において２枚の板から構成されるリ
ードフレーム状のものが従来からあり、機械的なカシメ
や単純な抵抗溶接により接合が行われていたが、前者は
リードフレームの変形を避けることができず、本発明の
ように高精度が要求されるリードフレームの形成には不
適である。また、高集積の半導体装置には加工の容易さ
からＤＩＰなどで多用される４２７０イよりもむしろ銅
系材料が用いられるが、この銅系材料のように電気伝導
度の良好なものでは抵抗値が小さいために発熱が少なく
、また発生した熱も逃げやすいために溶接性が劣り、か
つ十分な熱を発生させるように大電流を用いた溶接が行
われることから、電極と素材間に高温が発生して溶接電
極のスティッキングが発生して溶接電極の寿命を縮める
ことが多いという問題があうた。
これに対して錫は低融点であるため、これを溶接箇所に
挾むことにより、あまり高温を要することなく接合が可
能となり、溶接条件を緩和しても安定した溶接状態を得
ることができる。
このような錫めっき層を形成する箇所は重ね合わされる
２枚のリードフレームの枠の対向面に、各辺の少なくと
も１か所に例えば直径３〜５ｍｍの大きさで設けるのが
好ましく、メツキ厚さは合計で３〜５μｍとするのがよ
い。
また、ここでは錫を用いているが、はんだ（Ｐｂ−５ｎ
）　、Ａｕ−３ｎなどの錫系合金のように融点が３００
℃以下の低融点でかつ電気伝導度や熱伝導度の小さいも
の、リードフレーム素材と合金を形成しやすいものを２
枚のリードフレーム間に挾むことができる。この場合、
メツキ以外に薄い膜を挾むこともできる。さらにメツキ
を２枚のリードフレームの一方のみに施すこともでき、
溶接予定箇所だけでなく、全面にメツキを施してもよい
。
第８図は１層目リードフレームと２層目リードフレーム
の溶接を安定に行うことのできる溶接部の形状の例を示
す説明図である。この実施例では溶接を行うフレーム部
分は２層目リードフレームでは第８図（ａ）に示すよう
に円形の孔の中に横状部材２６が残存するように材料が
除去され、１層目リードフレームでは第８図（ｂ）に示
すように円形の孔の中に縦状部材３５が残存するように
材料が除去されている。したがってこれらを重ね合わせ
たときには溶接部は第８図（Ｃ）に示すように十字状に
重なりあい、両フレームが接触するのは中央の極めて狭
い面積の部分となる。この状態でスポット溶接を行うと
発生した熱が広い面積を占めるフレーム部分に移行しに
くくなって十字状の重なり部分に発生した熱が集中する
ため、電極の摩耗等の影響を受けることなく安定した溶
接が可能となる。
このように本発明で使用するリードフレームにおいては
ダイパッド２３がタイバー２２を介して第１の枠部２１
に連結された第１のリードフレーム２０とリード３２の
みが第２の枠部３１に連結された第２のリードフレーム
３ｏが重ね合わされて接合された２重リードフレームと
なっており、これを用いて半導体素子と結合された状態
が第６図（ｄ）に示される。
次にリード先端部とこれに対応する半導体素子の電極と
をワイヤ１５で接続するワイヤボンディングを行う（第
６図（ｅ））。通常の半導体装置では内部リードは半導
体素子の外側に存在しているのでワイヤボンディング時
にはこの内部リードが不安定にならないようにその下部
に支持用のステージが位置するようになっているが、本
発明にかかる半導体装置では内部リードが半導体素子の
上に存在しているため支持用のステージを挿入すること
はできない。しかも第６図（ｆ）に示すようにダイパッ
ド２３および半導体素子１１はワイヤボンディング装置
のヒータ部材４１の上に密着しているが、内部リードは
半導体素子１１表面から浮いた状態にある。このため、
第６図（ｇ）に示すように押さえ部材４２で内部リード
３２を下方に押し付けて内部リード３２先端部を半導体
素子１１の表面に密着させ、ワイヤボンディングを行う
ようにしている。
ワイヤボンディング完了後押さえ部材４２を上方に退避
させれば内部リード３２は再び半導体素子１１の表面か
ら離れた状態となる。この状態で通常の半導体装置の場
合と同様に金型にリードフレームを挿入し、トランスフ
ァモールド法等で樹脂封止を行うと樹脂封止体５１が得
られる（第６図（ｈ））。
樹脂封止完了後に樹脂封止体５１から突出した外部リー
ド１３″のメツキ、リードを固定しているダムバーの除
去、リードの切断を行い（第４図（ｉ））　、さらに外
部リード１３′の曲げ加工を行って実装用形状となった
外部リード１３”を得て半導体装置が完成する（第６図
（ｊ））。
第９図は半導体素子１１上の電極１４と２層目リードフ
レームの内部リード３２との位置関係を示す平面図であ
る。
これらによれば、各内部リード３２は隣接する電極１４
間を通過するようになっており、内部リード先端部３２
ａは電極の存在する方向へ屈曲されて電極と内部リード
先端部のボンディングパッドとを接続するワイヤ１５の
下方に内部リード３２が存在しないようになっている。
この様子は１本の内部リードとワイヤとの関係を示す拡
大図である第１０図によりさらに詳細に説明される。い
ま、内部リード３２が直線状でその先端部３２ａと半導
体素子１１の電極１４をボンディングワイヤ１５で接続
するものとすると（第１０図（ａ））　、ボンディング
ワイヤ１５は内部リード３２の端部と交差点り部で接触
する可能性がある。これは第６図（ｆ）（ｇ）において
前述したように、ワイヤボンディング工程では内部リー
ド３２へのボンディングを安定に行うために内部リード
３２が半導体素子１１上に押し付けられており、ワイヤ
ボンディング終了後にはタイバー部２２の弾性によって
再び半導体素子１１の表面から浮き上がるためである。
第１１図はこの様子の拡大図であって、内部リード３２
が浮き上がったためにワイヤが引っ張られ、Ｄ部として
示された内部リードの角部でワイヤ１５が内部り−ド３
２と接触してワイヤ１５のダメージが発生することがあ
る。したがって、第１０図（ｂ）に示されるように内部
リード３２の先端の一部３２ｂで電極１４が存在する方
向に屈曲させ、ボンディングパッド３２ａと電極１４を
接続するワイヤ１５が内部リード３２の直上を通らない
ようにしている。
また、同様の理由により内部リード先端部のパッド形状
は第１２図（ｂ）に示すように角部のない円形などの形
状が望ましい。これにより、パッドにワイヤが接触した
場合にも、第１２図（ａ）に示す四角形状のような鋭角
を有する形状の場合に比べて応力が分散され、ダメージ
が少なく、断線の危険が減少することになる。さらに内
部り一部３２の先端が半導体素子１１の表面に密着した
状態でワイヤボンディングが行われる際の衝撃によって
起きる応力集中を防止でき、パッシベーション膜のクラ
ックなどのダメージが低減する。
第１３図は１層目リードフレーム２０においてグイパッ
ド部２３を枠部２１に連結しているタイバー２２の長さ
を増加させるために枠部２１側に切欠きを設け、かつ１
層目リードフレームと２層目リードフレームの内法寸法
を変えた実施例を示している。前述したようにタイバー
部でデプレスを行ってダイパッドを枠部より低い位置に
沈めるようにしており、前述したようにこの実施例では
ワイヤボンディングの際にはヒータ４１に支持された半
導体素子１１上の内部リード３２を半導体素子１１表面
に密着させるようにフレーム押さえ４２を用いて押さえ
る必要があるが、第１４図に示すようにタイバー部２２
が短いｍｌの長さである場合にはフレーム押さえ４２の
端部４２ａからタイバーの曲げ部２２ａまでの距離１１
が短くて自由度が少なく、タイバー２２の変形が起こり
難く１層目リードフレームの下面とダイパッド２３の下
面との高さの差ｄ１がヒータ４１の押さえ部分の厚さｈ
ｌより大きく、２層目リードフレームが半導体素子表面
に密着しにくいという問題がある。
この問題を解決するために、第１５図に示すように枠部
２１へのタイバー２２の連結部分で切欠き２１ａを設け
てタイバーの長さをｍ２にすると共にフレーム押さえに
ついてもタイバー２２の変形を吸収できるように逃げ部
４２ａを形成しておくと、第１５図（ａ）に示すように
フレーム押さえ端部４２ｃからタイバーの曲げ部２２ａ
までの距離は１２に伸び、タイバー２２の変形が容易と
なってダイパッド下面から２層目リードフレームの上面
までの高さはｄ２となって内部リード３２か半導体素子
上に密着しやすくなるため、安定したワイヤボンディン
グが可能となる。
また、２枚重ねリードフレームを用いて樹脂封止を行う
際、第１６図のように２枚のリードフレームの枠部の内
側端部が金型６１，６２のキャビティ６５の端部と一致
している場合には両リードフレームの重ね合わせ部から
樹脂が洩れ、リードに付着してパリ取りや切断／折り曲
げ工程で重大な支障を来し、あるいは接続の信頼性を低
下させることになる。そこで、この実施例においては第
１３図およびそのＥ−Ｅ−断面図である第１７図に示す
ように特にタイバー２２の存在する側で１層目リードフ
レーム２０の内法寸法を２層目リードフレーム３０の内
法寸法よりも例えば０．２ｍｍ以上大きく取り、この間
に金型６３の押さえ部６．３ａを挿入できるようにして
いる。これにより、樹脂の洩れが防止でき、品質および
作業効率が向上することになる。
〔発明の効果〕
以上のように本発明によれば、２重リードフレームを用
いてダイパッドとリードとを別個に形成した上で半導体
素子の上に内部リードを配置できるため、小さなパッケ
ージに大きな半導体素子を収納することができ、半導体
装置の高集積化に対応することができる。また、内部リ
ードが半導体素子の上に配置されることによりリードお
よびワイヤの長さが十分とれるため、水分の侵入経路が
長くなって耐湿信頼性が向上する。
内部リードの先端部の下面に絶縁性緩衝部材を設けるこ
とにより安定したワイヤボンディングが可能となる。こ
の緩衝部材を各リードを共通に連結するようにすると作
業効率が良い。
また、２枚のリードフレームの対向する接合箇所表面に
枠体材料よりも融点の低い金属層、例えば錫が、例えば
部分メツキで形成されると接合が安定する。この接合箇
所で、互いに重なり合う面積が減少されると溶接性が向
上する。
第一の枠部におけるタイバー部との連結部が枠部の内部
側で切り欠かれるとタイバー部の実質長さが増加され、
タイバーの自由度が増加してワイヤボンディングが安定
して行えるようになる。
また、第一の枠部または第二の枠部のうちの一方の内法
寸法が樹脂封止用金型の押さえ部が挿入できるように他
方の枠部の内法寸法よりも大きく形成されるとモールド
時の樹脂洩れを防止できる。
さらに、各内部リードが半導体素子の電極間を通過しか
つ前記電極から引出されたワイヤが前記内部リード上を
避けて通過するように先端部が湾曲され、さらに先端部
がほぼ円形形状をなすとワイヤのダメージが防止される
。また、このような配置ではリードの追加等の設計変更
に対処しやすい。
さらに、本発明にかかる半導体装置の製造方法によれば
、上記半導体装置が安定して製造できる。
【図面の簡単な説明】
第１図は本発明にかかる半導体装置の構成を示す説明図
、第２図および第３図は本発明の半導体装置の他の実施
例を示す断面図、第４図および第５図は内部リードの下
面に絶縁材料を設けた実施例を示す説明図、第６図は本
発明にかかる半導体装置の製造方法の工程別説明図、第
７図はリードフレーム製造の際に用いられる溶接方法を
説明する断面図、第８図は溶接性を向上させるための手
段を示す説明図、第９図は内部リードとワイヤとの関係
を示す平面図、第１０図は内部リードの屈曲を示す拡大
平面図、第１１図はリードのダメージの発生原因を示す
説明図、第１２図は好ましいボンディングパッド形状を
示す説明図、第１３図はタイバーを長くし、１層目と２
層目で内法寸法を変えたリードフレーム構造を示す平面
図、第１４図はタイバーが短い場合の問題点を示す説明
図、第１５図はタイバーを長くした状態を示す説明図、
第１６図および第１７図は樹脂封止に使用する金型構造
を示す説明図、第１８図は従来の半導体装置の構成を示
す説明図、第１９図および第２０図は大きな半導体素子
を収納するために従来提案されている半導体装置の構成
を示す透視平面図である。 １．１１・・・半導体素子、２．１２・・・ダイパッド
、３．１３・・・リード、４．１４・・・電極、５．１
５・・・ボンディングワイヤ、６，１６・・・封止用樹
脂、１７．１９・・・絶縁性テープ、１８・・・絶縁コ
ーテイング膜、２０・・・１層目リードフレーム、２１
．３１・・・枠部、２２・・・タイバー、２３・・・ダ
イパッド、２４．３４・・・錫メツキ、２５．３３・・
・位置決め孔、３２・・・リード、３２ａ・・・ボンデ
ィングパッド、４１・・・ヒータ、４２・・・押さえ部
材、５１・・・樹脂封止体。

Claims (1)

  1. 【特許請求の範囲】 １、第一の枠部と、その内部に前記第一の枠部にタイバ
    ー部を介して連結された、半導体素子を搭載するための
    ダイパッド部とを備えた第一の枠体と、 前記第一の枠部に接合される第二の枠部とこの第二の枠
    部からその内方へ延びかつ前記ダイパッド部に搭載され
    る半導体素子の内部にまで達する長さを有する内部リー
    ドとを備えた第二の枠体とからなるリードフレーム。 ２、各内部リード先端部下面に絶縁性の緩衝部材が設け
    られたことを特徴とする請求項１記載のリードフレーム
    。 ３、緩衝部材が各内部リード先端部を連結す２記載のリ
    ードフレーム。 ４、第一の枠部および第二の枠部の互いに対向する接合
    箇所表面に枠体材料よりも融点の低い金属層が形成され
    たことを特徴とする請求項１記載のリードフレーム。 ５、第一の枠体と第二の枠体が銅を主体とする材料で融
    点の低い金属が錫である請求項５記載のリードフレーム
    。 ６、金属層が部分メッキで形成されたものである請求項
    ５記載のリードフレーム。 ７、第一の枠部におけるタイバー部との連結部が第一の
    枠部の内部側で切り欠かれて前記タイバー部の実質長さ
    が増加されたことを特徴とする請求項１記載のリードフ
    レーム。 ８、第一の枠部と第二の枠部との接合箇所が、互いに重
    なり合う面積が減少するようにそれぞれ向きの異なる細
    幅部材として形成されたことを特徴とする請求項１記載
    のリードフレーム。 ９、第一の枠部または第二の枠部のうちの一方の内法寸
    法が、樹脂封止用金型の押さえ部が挿入できるように他
    方の枠部の内法寸法よりも大きく形成されたことを特徴
    とする請求項１記載のリードフレーム。 １０、各内部リードが半導体素子の電極間を通過し、か
    つ前記電極から引出されたワイヤが前記内部リード上を
    避けて通過するように先端部が湾曲されたことを特徴と
    する請求項１記載のリードフレーム。 １１、各内部リードの最先端部のボンディングパッド部
    がほぼ円形形状をなすことを特徴とする請求項１０記載
    のリードフレーム。 １２、周辺部に複数の電極を備えた半導体素子と、 この半導体素子の下面にこれを搭載すべく設けられたダ
    イパッド部と、 前記半導体素子の上面にその中央部から外方に延び、先
    端部とこれに対応する前記電極間の距離がほぼ等しくさ
    れた複数の内部リードと、 前記内部リード先端部とこれに対応する前記電極とを接
    続する金属線と、 これら全体を封止する樹脂成形体とを備えた半導体装置
    。 １３、第一の枠部とその内部に前記第一の枠部にタイバ
    ー部を介して連結され、半導体素子を搭載するためのダ
    イパッド部とを備えた第一の枠体における前記ダイパッ
    ド部に半導体素子を搭載して固着する過程と、 第二の枠部とこの第二の枠部からその内方へ延びかつ前
    記ダイパッド部に搭載される半導体素子の内部にまで達
    する長さを有する内部リードとを備えた第二の枠体の前
    記第二の枠部を前記第一の枠部と接合する過程と、 前記内部リードの先端部と前記半導体素子の電極とをワ
    イヤで連結する過程と、 この状態で所定部分を樹脂封止して樹脂成形体を形成す
    る過程と、 この樹脂成形体から突出した前記第一および第二の枠体
    の不要部分を除去し、突出したリードを成形する過程と
    を備えた半導体装置の製造方法。 １４、第二の枠部の第一の枠部への接合が抵抗溶接で行
    われることを特徴とする請求項１３記載の半導体装置の
    製造方法。
JP63196453A 1988-08-06 1988-08-06 半導体装置の製造方法 Expired - Lifetime JP2522524B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP63196453A JP2522524B2 (ja) 1988-08-06 1988-08-06 半導体装置の製造方法
US07/381,843 US5198883A (en) 1988-08-06 1989-07-19 Semiconductor device having an improved lead arrangement and method for manufacturing the same
SG1996003194A SG47613A1 (en) 1988-08-06 1989-07-31 Semiconductor device having an improved lead arrangement and method for manufacturing the same
EP89307740A EP0354696B1 (en) 1988-08-06 1989-07-31 Semiconductor device assembly comprising a lead frame structure
EP94106948A EP0610971B1 (en) 1988-08-06 1989-07-31 Semiconductor device assembly comprising a leadframe structure
DE68927285T DE68927285T2 (de) 1988-08-06 1989-07-31 Halbleiteranordnung mit Leiterrahmen
SG1996009104A SG50702A1 (en) 1988-08-06 1989-07-31 Semiconductor device having an improved lead arrangement and method for manufacturing the same
DE68929251T DE68929251T2 (de) 1988-08-06 1989-07-31 Halbleiteranordnung mit Leiterrahmen
MYPI89001055A MY105095A (en) 1988-08-06 1989-08-02 Semiconductor device having an improved lead arrangement and method for manufacturing the same.
KR1019890011189A KR920008254B1 (ko) 1988-08-06 1989-08-05 개선된 리드구조를 갖춘 반도체장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63196453A JP2522524B2 (ja) 1988-08-06 1988-08-06 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6057839A Division JP2522640B2 (ja) 1994-03-28 1994-03-28 リ―ドフレ―ムおよびリ―ドフレ―ム完成体

Publications (2)

Publication Number Publication Date
JPH0245969A true JPH0245969A (ja) 1990-02-15
JP2522524B2 JP2522524B2 (ja) 1996-08-07

Family

ID=16358064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63196453A Expired - Lifetime JP2522524B2 (ja) 1988-08-06 1988-08-06 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US5198883A (ja)
EP (2) EP0354696B1 (ja)
JP (1) JP2522524B2 (ja)
KR (1) KR920008254B1 (ja)
DE (2) DE68927285T2 (ja)
MY (1) MY105095A (ja)
SG (2) SG50702A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206354A (ja) * 1992-01-24 1993-08-13 Mitsubishi Electric Corp 半導体圧力センサおよびその製造方法
DE4318727A1 (de) * 1992-06-05 1993-12-09 Mitsubishi Electric Corp Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriges Herstellungsverfahren und dazugehöriger Zuführungsdraht-Rahmen
DE4345305C2 (de) * 1992-06-05 1998-04-09 Mitsubishi Electric Corp Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
JP2001257302A (ja) * 2000-01-18 2001-09-21 Fairchild Semiconductor Corp チップデバイスを作製する改良された方法
JP2002076233A (ja) * 2000-09-04 2002-03-15 Mitsubishi Electric Corp 半導体装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JPH0650749B2 (ja) * 1989-06-28 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5278101A (en) * 1989-06-28 1994-01-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JPH0693469B2 (ja) * 1989-11-28 1994-11-16 株式会社東芝 樹脂封止型半導体装置
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
EP0550013B1 (en) * 1991-12-27 2000-07-26 Fujitsu Limited Semiconductor device and method of producing the same
EP0587112B1 (en) * 1992-09-09 1998-12-02 Texas Instruments Incorporated Reduced capacitance lead frame for lead on chip package
US5661336A (en) * 1994-05-03 1997-08-26 Phelps, Jr.; Douglas Wallace Tape application platform and processes therefor
US5719436A (en) * 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
US5811875A (en) * 1995-06-29 1998-09-22 Samsung Electronics Co., Ltd. Lead frames including extended tie-bars, and semiconductor chip packages using same
JP3426804B2 (ja) * 1995-09-20 2003-07-14 三菱電機株式会社 半導体装置用リードフレームおよび半導体装置
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
US5770479A (en) * 1996-01-11 1998-06-23 Micron Technology, Inc. Bonding support for leads-over-chip process
DE19704385C2 (de) * 1996-02-09 1998-04-09 Mci Computer Gmbh Verfahren zum Verbinden von Halbleiterchips mit einem Anschlußrahmen
US6072228A (en) 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
JP2877122B2 (ja) * 1997-01-20 1999-03-31 ソニー株式会社 半導体装置及びリードフレーム
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
US6087195A (en) * 1998-10-15 2000-07-11 Handy & Harman Method and system for manufacturing lamp tiles
US6265761B1 (en) * 1999-05-07 2001-07-24 Maxim Integrated Products, Inc. Semiconductor devices with improved lead frame structures
DE29909792U1 (de) * 1999-06-04 1999-08-12 Cts Computer Technology System Corp., Taipeh/T'ai-Pei Anschlußklemme für Leitungsgerüst
KR100621990B1 (ko) * 1999-07-09 2006-09-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US6576988B2 (en) * 1999-08-30 2003-06-10 Micron Technology, Inc. Semiconductor package
KR100355794B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
TW454314B (en) * 2000-05-30 2001-09-11 Gen Semiconductor Of Taiwan Lt Semiconductor device packaging assembly and method for manufacturing the same
JP2002176130A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 封止型半導体装置およびそれに用いられるリードフレーム
KR101092616B1 (ko) * 2008-04-29 2011-12-13 일진머티리얼즈 주식회사 전자 부품용 금속 프레임
CN114334750B (zh) * 2022-03-09 2022-06-07 宁波德洲精密电子有限公司 引线框架的封装结构及其封装工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127756A (en) * 1976-04-19 1977-10-26 Nec Corp Semiconductor unit
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JPS6037253U (ja) * 1983-08-23 1985-03-14 日本電気株式会社 半導体装置
JPS6240752A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd 半導体装置
JPS6288349A (ja) * 1985-10-15 1987-04-22 Toshiba Corp 半導体装置用金属フレ−ムの抵抗溶接方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53132975A (en) * 1977-04-26 1978-11-20 Toshiba Corp Semiconductor device
JPS568862A (en) * 1979-07-04 1981-01-29 Nec Corp Manufacture of lead frame for semiconductor device
JPS5624959A (en) * 1979-08-07 1981-03-10 Nec Kyushu Ltd Semiconductor lead frame
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
JPS5737841A (en) * 1980-08-18 1982-03-02 Toshiba Corp Semiconductor device
EP0077276A3 (en) * 1981-10-13 1986-03-26 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Method for fabricating a hybrid circuit module
JPS58154241A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置及びその製法
US4441118A (en) * 1983-01-13 1984-04-03 Olin Corporation Composite copper nickel alloys with improved solderability shelf life
US4563811A (en) * 1983-10-28 1986-01-14 At&T Technologies, Inc. Method of making a dual-in-line package
JPS60120543A (ja) * 1983-12-05 1985-06-28 Hitachi Ltd 半導体装置およびそれに用いるリ−ドフレ−ム
JPS60189958A (ja) * 1984-03-09 1985-09-27 Nec Kansai Ltd 半導体装置
JPS6132452A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd リ−ドフレ−ムとそれを用いた電子装置
JPS61160957A (ja) * 1985-01-09 1986-07-21 Miyota Seimitsu Kk リ−ドフレ−ム
JPS6285453A (ja) * 1985-10-09 1987-04-18 Sumitomo Metal Mining Co Ltd Ｉｃ用リ−ドフレ−ム材
JPS62142338A (ja) * 1985-12-17 1987-06-25 Shinko Electric Ind Co Ltd 半導体装置用パツケ−ジ
JPS62142388A (ja) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp 半導体レ−ザ装置
JPS6315454A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 半導体装置用リ−ドフレ−ム
JPS6331149A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体装置
JPS6344750A (ja) * 1986-08-12 1988-02-25 Shinko Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法およびこれに用いるリ−ドフレ−ム
JPS6395639A (ja) * 1986-10-09 1988-04-26 Mitsubishi Electric Corp テ−プキヤリア
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
JPH0834281B2 (ja) * 1987-09-10 1996-03-29 松下電子工業株式会社 半導体装置
JPH01123427A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 樹脂封止形の半導体装置
JPH0724275B2 (ja) * 1987-11-06 1995-03-15 三菱電機株式会社 半導体装置
JP2862557B2 (ja) * 1989-03-20 1999-03-03 宮崎沖電気株式会社 半導体装置
WO1990015438A1 (en) * 1989-06-08 1990-12-13 Unistructure, Inc. Beam lead and semiconductor device structure and method for fabricating integrated structure
JP2569939B2 (ja) * 1989-10-23 1997-01-08 日本電気株式会社 樹脂封止型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127756A (en) * 1976-04-19 1977-10-26 Nec Corp Semiconductor unit
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
JPS6037253U (ja) * 1983-08-23 1985-03-14 日本電気株式会社 半導体装置
JPS6240752A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd 半導体装置
JPS6288349A (ja) * 1985-10-15 1987-04-22 Toshiba Corp 半導体装置用金属フレ−ムの抵抗溶接方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206354A (ja) * 1992-01-24 1993-08-13 Mitsubishi Electric Corp 半導体圧力センサおよびその製造方法
DE4318727A1 (de) * 1992-06-05 1993-12-09 Mitsubishi Electric Corp Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriges Herstellungsverfahren und dazugehöriger Zuführungsdraht-Rahmen
US5535509A (en) * 1992-06-05 1996-07-16 Mitsubishi Denki Kabushiki Kaisha Method of making a lead on chip (LOC) semiconductor device
US5724726A (en) * 1992-06-05 1998-03-10 Mitsubishi Denki Kabushiki Kaisha Method of making leadframe for lead-on-chip (LOC) semiconductor device
DE4318727C2 (de) * 1992-06-05 1998-03-12 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen
DE4345305C2 (de) * 1992-06-05 1998-04-09 Mitsubishi Electric Corp Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE4345301C2 (de) * 1992-06-05 2003-11-20 Mitsubishi Electric Corp Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zum Herstellen einer Halbleitervorrichtung mit LOC-Struktur
DE4345303C2 (de) * 1992-06-05 2003-12-04 Mitsubishi Electric Corp Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur
DE4345302C2 (de) * 1992-06-05 2003-12-11 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur
JP2001257302A (ja) * 2000-01-18 2001-09-21 Fairchild Semiconductor Corp チップデバイスを作製する改良された方法
JP2002076233A (ja) * 2000-09-04 2002-03-15 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
DE68927285T2 (de) 1997-03-06
SG50702A1 (en) 1998-07-20
EP0610971B1 (en) 2000-09-27
SG47613A1 (en) 1998-04-17
EP0354696B1 (en) 1996-10-02
EP0354696A3 (en) 1991-03-06
DE68927285D1 (de) 1996-11-07
JP2522524B2 (ja) 1996-08-07
EP0354696A2 (en) 1990-02-14
US5198883A (en) 1993-03-30
MY105095A (en) 1994-08-30
KR920008254B1 (ko) 1992-09-25
DE68929251T2 (de) 2001-05-23
EP0610971A1 (en) 1994-08-17
KR900004006A (ko) 1990-03-27
DE68929251D1 (de) 2000-11-02

Similar Documents

Publication Publication Date Title
JPH0245969A (ja) 半導体装置の製造方法
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
KR100235308B1 (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
US5437915A (en) Semiconductor leadframe and its production method and plastic encapsulated semiconductor device
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
JP2816239B2 (ja) 樹脂封止型半導体装置
JPH09260538A (ja) 樹脂封止型半導体装置及び製造方法とその実装構造
JPH05109975A (ja) 樹脂封止型半導体装置
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JPH03204965A (ja) 樹脂封止型半導体装置
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JPH07202241A (ja) 太陽電池、太陽電池の実装方法および太陽電池の製造方法
JPH11177007A (ja) トランジスタパッケージ
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JP2522640B2 (ja) リ―ドフレ―ムおよびリ―ドフレ―ム完成体
JPH0955407A (ja) テープキャリア構造
JP3013810B2 (ja) 半導体装置の製造方法
JP2697743B2 (ja) 樹脂封止型半導体装置
JPH0525236Y2 (ja)
JP2799808B2 (ja) 半導体装置
JP2001007271A (ja) 半導体装置及びその製造方法
JP2700434B2 (ja) 半導体装置
JP2582534B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13