JP2700434B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2700434B2 JP2700434B2 JP35169892A JP35169892A JP2700434B2 JP 2700434 B2 JP2700434 B2 JP 2700434B2 JP 35169892 A JP35169892 A JP 35169892A JP 35169892 A JP35169892 A JP 35169892A JP 2700434 B2 JP2700434 B2 JP 2700434B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- leads
- semiconductor element
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、Ｃｕ系合金、Ｎｉ系合
金等のリードフレーム用金属条材から形成された積層型
リードフレームを用いた半導体装置に係り、さらに詳し
くは、電源又は接地用の何れか一方の共通リードを兼ね
る枠形の平坦部を外側に設けた、別体の導電プレートを
内部リードの上面に接合した積層型リードフレームを用
いた半導体装置に関する。
金等のリードフレーム用金属条材から形成された積層型
リードフレームを用いた半導体装置に係り、さらに詳し
くは、電源又は接地用の何れか一方の共通リードを兼ね
る枠形の平坦部を外側に設けた、別体の導電プレートを
内部リードの上面に接合した積層型リードフレームを用
いた半導体装置に関する。
【０００２】
【従来の技術】一般的に、この種の半導体装置は、金属
条材からプレス加工又はエッチング加工法を用いて素子
搭載部、内部リード部、外部リード部などの所要の形状
を成形する加工を行い、部材の加工履歴で滞有した内部
残留応力を除去する熱処理を行った後、外部材の所要領
域を金属めっきで被覆して形成されたリードフレームを
用い、該リードフレームの素子搭載部の底部の上面に半
導体回路素子を搭載し、次いで内部リードと半導体素子
の電極端子をワイヤによって接続して電気的導通回路を
形成した後、半導体素子及びその搭載部を樹脂モールド
されて外部リードだけが露出するように半導体装置パッ
ケージが形成される。次に、外部リードの先端を切断分
離し、Ｕ型、Ｊ型などの形状にフォミングを行って形成
されている。前記ワイヤの接続は、前記リードフレーム
の内部リードのワイヤボンディング部と素子上に形成さ
れた集積回路の電極端子とを１対１で接合して電気導通
回路を構成している。しかも、前記内部リードの信号リ
ード、電源リード及び接地リードの数と並列位置は、前
記集積回路素子上の信号端子、電源端子、接地端子等の
電極端子の数とその位置に基づいて設定されている。
条材からプレス加工又はエッチング加工法を用いて素子
搭載部、内部リード部、外部リード部などの所要の形状
を成形する加工を行い、部材の加工履歴で滞有した内部
残留応力を除去する熱処理を行った後、外部材の所要領
域を金属めっきで被覆して形成されたリードフレームを
用い、該リードフレームの素子搭載部の底部の上面に半
導体回路素子を搭載し、次いで内部リードと半導体素子
の電極端子をワイヤによって接続して電気的導通回路を
形成した後、半導体素子及びその搭載部を樹脂モールド
されて外部リードだけが露出するように半導体装置パッ
ケージが形成される。次に、外部リードの先端を切断分
離し、Ｕ型、Ｊ型などの形状にフォミングを行って形成
されている。前記ワイヤの接続は、前記リードフレーム
の内部リードのワイヤボンディング部と素子上に形成さ
れた集積回路の電極端子とを１対１で接合して電気導通
回路を構成している。しかも、前記内部リードの信号リ
ード、電源リード及び接地リードの数と並列位置は、前
記集積回路素子上の信号端子、電源端子、接地端子等の
電極端子の数とその位置に基づいて設定されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、多数の接続を素子の電極端子から信号
リード、電源リード、接地リードに対して行うことがで
きるが、ワイヤが交差すると共にこの素子上の電極端子
の数及び位置決めを制約する問題があった。さらに、近
来、半導体装置の高集積化に伴い素子のサイズが大きく
なり、同一パッケージに収納すると内部リードの先端と
パッケージの端部との距離が短くなり、外部リードのフ
ォミングの際に、内部リードが引っ張られてワイヤにス
トレスが生じたり、樹脂との接着性が低下し、外部の汚
染源が侵入し、長期的信頼性を低下させるなどの問題が
あった。さらに、半導体素子の電気回路の高集積化に伴
う発熱による素子の破損や樹脂との接着性が低下し、外
部の汚染源が侵入し、長期的信頼性を低下させるなどの
問題があった。さらに、半導体装置の組立工程における
加熱で、リードフレームの加工履歴で滞有した残留応力
が解放されワイヤボンディング位置が不安定となり、半
導体装置の信頼性を劣化させるため、リードフレームの
形状加工後に残留応力を除去する熱処理を必要としてい
た、この熱処理のための設備や作業工程を要し、半導体
装置のコストを増加させる問題があった。
半導体装置では、多数の接続を素子の電極端子から信号
リード、電源リード、接地リードに対して行うことがで
きるが、ワイヤが交差すると共にこの素子上の電極端子
の数及び位置決めを制約する問題があった。さらに、近
来、半導体装置の高集積化に伴い素子のサイズが大きく
なり、同一パッケージに収納すると内部リードの先端と
パッケージの端部との距離が短くなり、外部リードのフ
ォミングの際に、内部リードが引っ張られてワイヤにス
トレスが生じたり、樹脂との接着性が低下し、外部の汚
染源が侵入し、長期的信頼性を低下させるなどの問題が
あった。さらに、半導体素子の電気回路の高集積化に伴
う発熱による素子の破損や樹脂との接着性が低下し、外
部の汚染源が侵入し、長期的信頼性を低下させるなどの
問題があった。さらに、半導体装置の組立工程における
加熱で、リードフレームの加工履歴で滞有した残留応力
が解放されワイヤボンディング位置が不安定となり、半
導体装置の信頼性を劣化させるため、リードフレームの
形状加工後に残留応力を除去する熱処理を必要としてい
た、この熱処理のための設備や作業工程を要し、半導体
装置のコストを増加させる問題があった。
【０００４】本発明は、このような事情に鑑みてなされ
たもので、半導体素子から発熱した熱の拡散効率の向上
を図ると共に、内部リードと半導体素子の電極端子とを
接続するワイヤ間の短絡を防止し、且つ、電源又は接地
用リードと素子の電極端子の接続を簡素化することので
きる半導体装置を提供することを目的とする。さらに、
リードと相互インダクタンスの減少を図り電気特性を向
上することのできる半導体装置を提供することを目的と
する。他の目的は、前記パッケージサイズを変えること
なく、半導体素子のサイズの拡大に伴う対応が図れる半
導体装置を提供することを目的とする。
たもので、半導体素子から発熱した熱の拡散効率の向上
を図ると共に、内部リードと半導体素子の電極端子とを
接続するワイヤ間の短絡を防止し、且つ、電源又は接地
用リードと素子の電極端子の接続を簡素化することので
きる半導体装置を提供することを目的とする。さらに、
リードと相互インダクタンスの減少を図り電気特性を向
上することのできる半導体装置を提供することを目的と
する。他の目的は、前記パッケージサイズを変えること
なく、半導体素子のサイズの拡大に伴う対応が図れる半
導体装置を提供することを目的とする。
【０００５】
【問題を解決するための手段】前記目的に沿う請求項１
記載の半導体装置は、多数本のリードの上面側にあっ
て、内部リードのワイヤボンディング部を残して所定巾
で一括して連結した絶縁性接着材からなる枠形の接合部
を備えたリードフレーム本体に、少なくとも２本の吊り
リードを形成する貫通孔が設けられた外縁部を、前記接
合部に熱圧着される電源又は接地用リードの何れか一方
を兼ねる共通リードとなる枠形の平坦部を外側に設け
て、段差状に屈曲（ダウンセット）させて形成した半導
体素子搭載部を有する別体に成形した導電プレートを接
合して構成された積層型リードフレームが使用されてお
り、前記積層型リードフレームの素子搭載部の上面に半
導体素子が搭載されると共に、該素子の電極端子に一端
を接続されたワイヤの他端がリード先端のワイヤボンデ
ィング部又は平坦部の共通リードのそれぞれに接続して
電気的導通回路を形成した後、前記半導体素子、導電プ
レート、内部リード、及びワイヤが樹脂封止した後、樹
脂封止部より延長した外部リードを所定の形状にフォミ
ングして構成したことを特徴とするものである。
記載の半導体装置は、多数本のリードの上面側にあっ
て、内部リードのワイヤボンディング部を残して所定巾
で一括して連結した絶縁性接着材からなる枠形の接合部
を備えたリードフレーム本体に、少なくとも２本の吊り
リードを形成する貫通孔が設けられた外縁部を、前記接
合部に熱圧着される電源又は接地用リードの何れか一方
を兼ねる共通リードとなる枠形の平坦部を外側に設け
て、段差状に屈曲（ダウンセット）させて形成した半導
体素子搭載部を有する別体に成形した導電プレートを接
合して構成された積層型リードフレームが使用されてお
り、前記積層型リードフレームの素子搭載部の上面に半
導体素子が搭載されると共に、該素子の電極端子に一端
を接続されたワイヤの他端がリード先端のワイヤボンデ
ィング部又は平坦部の共通リードのそれぞれに接続して
電気的導通回路を形成した後、前記半導体素子、導電プ
レート、内部リード、及びワイヤが樹脂封止した後、樹
脂封止部より延長した外部リードを所定の形状にフォミ
ングして構成したことを特徴とするものである。
【０００６】
【作用】本発明は、上記のように構成されているので、
請求項１記載の半導体装置においては、多数本のリード
の上面側にこれを一括接合した、別体に形成された導電
プレートの電源又は接地用リードの何れか一方の共通リ
ードを兼ねる枠形の平坦部を備えているので、素子の端
子数の増設が可能となり、素子の電源端子又は接地端子
の数及びその配置の設計自由度が向上すると共に、ワイ
ヤボンディングの簡素化が図れる。さらに、導電プレー
トの平坦部をリードの上面に接合しているので、半導体
素子搭載部のダウンセット量の調整によってパッケージ
の上部、下部の厚みが略均等になり、封止樹脂の流れを
スムーズにし、気泡の発生を防ぐと共に樹脂の冷却速度
を均一にすることができる。さらに、導電プレートの平
坦部をリード上面に接合しているから、リードの平坦度
及び位置精度を向上させることができると共に、吊りリ
ードを形成する貫通孔がアンカーホールとなり、外部リ
ードのフォミングの際に生じる内部リードの動きがなく
なると共にパッケージのクラックの発生を防止すること
ができる。さらに、別体に成形された導電プレートの平
坦部がリードの上面側に接合しているから、導電プレー
トの部材の材質の選定、表面被覆の選定の自由度が増
し、半導体素子から発熱した熱の拡散効率を向上させる
と共にリードとの相互インダクタンスの減少を図り、電
気的特性を向上させることができる。さらに、前記パッ
ケージを変えることなく、半導体素子のサイズの拡大に
伴う対応が図ることができる。
請求項１記載の半導体装置においては、多数本のリード
の上面側にこれを一括接合した、別体に形成された導電
プレートの電源又は接地用リードの何れか一方の共通リ
ードを兼ねる枠形の平坦部を備えているので、素子の端
子数の増設が可能となり、素子の電源端子又は接地端子
の数及びその配置の設計自由度が向上すると共に、ワイ
ヤボンディングの簡素化が図れる。さらに、導電プレー
トの平坦部をリードの上面に接合しているので、半導体
素子搭載部のダウンセット量の調整によってパッケージ
の上部、下部の厚みが略均等になり、封止樹脂の流れを
スムーズにし、気泡の発生を防ぐと共に樹脂の冷却速度
を均一にすることができる。さらに、導電プレートの平
坦部をリード上面に接合しているから、リードの平坦度
及び位置精度を向上させることができると共に、吊りリ
ードを形成する貫通孔がアンカーホールとなり、外部リ
ードのフォミングの際に生じる内部リードの動きがなく
なると共にパッケージのクラックの発生を防止すること
ができる。さらに、別体に成形された導電プレートの平
坦部がリードの上面側に接合しているから、導電プレー
トの部材の材質の選定、表面被覆の選定の自由度が増
し、半導体素子から発熱した熱の拡散効率を向上させる
と共にリードとの相互インダクタンスの減少を図り、電
気的特性を向上させることができる。さらに、前記パッ
ケージを変えることなく、半導体素子のサイズの拡大に
伴う対応が図ることができる。
【０００７】
【実施例】続いて、添付した図面に基づき、本発明を具
体化した一実施例につき説明する。ここに、図１は本発
明の一実施例に係る半導体装置の構成を示す断面図、図
２は本発明の一実施例に用いたリードフレーム本体の概
要を示す平面図、図３は本発明の実施に用いた積層型リ
ードフレームの概要を示す平面図、図４は発明の一実施
例に係るワイヤの接続状態を示す部分斜視図、図５は本
発明の実施例に係る他の実施例を示す部分断面図であ
る。
体化した一実施例につき説明する。ここに、図１は本発
明の一実施例に係る半導体装置の構成を示す断面図、図
２は本発明の一実施例に用いたリードフレーム本体の概
要を示す平面図、図３は本発明の実施に用いた積層型リ
ードフレームの概要を示す平面図、図４は発明の一実施
例に係るワイヤの接続状態を示す部分斜視図、図５は本
発明の実施例に係る他の実施例を示す部分断面図であ
る。
【０００８】まず、本発明の一実施例に係る半導体装置
の構成を説明する。図１〜図５に示すように、本発明の
一実施例に係る半導体装置１０は、別体に成形された導
電性プレート２３をリードフレーム本体（基体）１４の
上面に接合して構成された積層型リードフレーム１１が
用いられている。
の構成を説明する。図１〜図５に示すように、本発明の
一実施例に係る半導体装置１０は、別体に成形された導
電性プレート２３をリードフレーム本体（基体）１４の
上面に接合して構成された積層型リードフレーム１１が
用いられている。
【０００９】前記積層型リードフレーム１１は、図２、
図３に示すようにＣｕ系合金のリードフレーム用金属条
材からプレス加工又はエッチング加工などの加工法を用
いて、素子搭載空間部１２と内部リード部１３ａ、外部
リード１３ｂを有する多数本のリード１３を前記素子搭
載空間部１２の周辺に並列したＱＦＰ（クワット・フラ
ット・パッケージ）をその一例とするリードフレーム基
体１４を有している。
図３に示すようにＣｕ系合金のリードフレーム用金属条
材からプレス加工又はエッチング加工などの加工法を用
いて、素子搭載空間部１２と内部リード部１３ａ、外部
リード１３ｂを有する多数本のリード１３を前記素子搭
載空間部１２の周辺に並列したＱＦＰ（クワット・フラ
ット・パッケージ）をその一例とするリードフレーム基
体１４を有している。
【００１０】前記リードフレーム基体１４（図２参照）
には、そのリード１３の表面の所定領域にＰｄ、Ａｕ等
の金属めっき層１３ｃが形成されており、該リード１３
の上面側の所定領域には、内部リード１３ａの先端のワ
イヤボンディング部１５を残して一括して連結した熱塑
性の絶縁性接着材を両面に備えた絶縁テープをその一例
とする所定巾の枠形の接合部１６を備えている。これに
よって、内部リード１３ａの位置精度を維持した状態
で、この先端部の端面を形成することができる。
には、そのリード１３の表面の所定領域にＰｄ、Ａｕ等
の金属めっき層１３ｃが形成されており、該リード１３
の上面側の所定領域には、内部リード１３ａの先端のワ
イヤボンディング部１５を残して一括して連結した熱塑
性の絶縁性接着材を両面に備えた絶縁テープをその一例
とする所定巾の枠形の接合部１６を備えている。これに
よって、内部リード１３ａの位置精度を維持した状態
で、この先端部の端面を形成することができる。
【００１１】図３によれば、前記枠形の接合部１６の上
面には、半導体素子２５が搭載される下方にダウンセッ
トされた半導体素子搭載部２９を有する導電性プレート
２３が、該導電性プレート２３の外縁部２０の外側に設
けられた平坦部２１を介して熱圧着されている。これに
よって、前記リード１３の配列位置の精度を保持する強
度が著しく向上すると共に、外部リード１３ｂのフォミ
ングの際に、生じる内部リード１３ａの動きを防止し、
且つ半導体装置１０の電気特性を著しく向上させること
ができる。また、前記熱可塑性の絶縁接着材２７の間に
誘電性材２８をサンドウィッチした接合部を設けたもの
であってもよい。これによってさらに、電気特性を向上
させることができる。
面には、半導体素子２５が搭載される下方にダウンセッ
トされた半導体素子搭載部２９を有する導電性プレート
２３が、該導電性プレート２３の外縁部２０の外側に設
けられた平坦部２１を介して熱圧着されている。これに
よって、前記リード１３の配列位置の精度を保持する強
度が著しく向上すると共に、外部リード１３ｂのフォミ
ングの際に、生じる内部リード１３ａの動きを防止し、
且つ半導体装置１０の電気特性を著しく向上させること
ができる。また、前記熱可塑性の絶縁接着材２７の間に
誘電性材２８をサンドウィッチした接合部を設けたもの
であってもよい。これによってさらに、電気特性を向上
させることができる。
【００１２】前記導電性プレート２３には、図４によれ
ば前記半導体素子搭載部２９の外縁部２０に、前記半導
体素子搭載部２９の四隅を支持する吊りリード２２を形
成する貫通孔３０が穿孔されており、また貫通孔３０が
配列した前記外縁部２０の外側に電源又は接地用リード
の何れか一方の共通リードを兼ねる枠形の平坦部２１
と、前記貫通孔で形成された吊りリード２２を介して段
差状にダウンセットした前記半導体素子搭載部２９とを
備えている。この共通リードを兼ねる枠形の平坦部２１
によって、素子２５の電極端子と内部リードとの電気的
導通回路の形成が簡素化されると共に半導体素子の電極
端子数に増設及び配列位置の自由度を向上させることが
できる。この半導体素子搭載部２９のダウンセットの量
は、半導体素子２５を素子搭載部２９に搭載した際に、
樹脂部２４の上部の厚みＡと下部の厚みＢとが略均等と
なるように設定されている。（図１参照）
ば前記半導体素子搭載部２９の外縁部２０に、前記半導
体素子搭載部２９の四隅を支持する吊りリード２２を形
成する貫通孔３０が穿孔されており、また貫通孔３０が
配列した前記外縁部２０の外側に電源又は接地用リード
の何れか一方の共通リードを兼ねる枠形の平坦部２１
と、前記貫通孔で形成された吊りリード２２を介して段
差状にダウンセットした前記半導体素子搭載部２９とを
備えている。この共通リードを兼ねる枠形の平坦部２１
によって、素子２５の電極端子と内部リードとの電気的
導通回路の形成が簡素化されると共に半導体素子の電極
端子数に増設及び配列位置の自由度を向上させることが
できる。この半導体素子搭載部２９のダウンセットの量
は、半導体素子２５を素子搭載部２９に搭載した際に、
樹脂部２４の上部の厚みＡと下部の厚みＢとが略均等と
なるように設定されている。（図１参照）
【００１３】上記のように構成された積層型リードフレ
ーム１１を用いたＱＦＰ（クワッド・フラット・パッケ
ージ）型の一例として半導体装置１０は、図１によれ
ば、前記積層型リードフレーム１１の導電性プレート２
３の素子搭載部２９の上面に接着材を介して素子２５が
搭載されている。また、前記内部リードの先端部のワイ
ヤボンディング部１５と半導体素子２５の電極端子と
は、両端子間を直接接続するワイヤ２６と、導電性プレ
ート２３の共通リードとなる平坦部２１と内部リード１
３ａの電源リード１７とを接続するワイヤ２６ａと、前
記平坦部２１を介して間接的に接続するワイヤ２６ｂと
により接続（図４参照）して電気的回路を形成してい
る。また、前記半導体素子２５、導電プレート２３、内
部リード１３ａ及びワイヤ２６、２６ａ、２６ｂが樹脂
封止されて外部リード１３ｂだけが露出するように樹脂
パッケージ１９が形成される。次に、露出した外部リー
ド１３ｂの先端を切断分離してＵ型、Ｊ型などの形状に
フォミングされて構成されてている。
ーム１１を用いたＱＦＰ（クワッド・フラット・パッケ
ージ）型の一例として半導体装置１０は、図１によれ
ば、前記積層型リードフレーム１１の導電性プレート２
３の素子搭載部２９の上面に接着材を介して素子２５が
搭載されている。また、前記内部リードの先端部のワイ
ヤボンディング部１５と半導体素子２５の電極端子と
は、両端子間を直接接続するワイヤ２６と、導電性プレ
ート２３の共通リードとなる平坦部２１と内部リード１
３ａの電源リード１７とを接続するワイヤ２６ａと、前
記平坦部２１を介して間接的に接続するワイヤ２６ｂと
により接続（図４参照）して電気的回路を形成してい
る。また、前記半導体素子２５、導電プレート２３、内
部リード１３ａ及びワイヤ２６、２６ａ、２６ｂが樹脂
封止されて外部リード１３ｂだけが露出するように樹脂
パッケージ１９が形成される。次に、露出した外部リー
ド１３ｂの先端を切断分離してＵ型、Ｊ型などの形状に
フォミングされて構成されてている。
【００１４】以上、本発明の実施例を説明したが、本発
明はこの実施例に限定されているものではなく、要旨を
逸脱しないかぎり、本発明に含まれる。例えば、本実施
例では、導電性プレート２３の共通リードとなる平坦部
２１と内部リード１３ａの電源リード１７との接続を、
ワイヤによる間接接続で説明したが平坦部２１と内部リ
ード１３ａの電源リード１７との間に間接的、直接的に
電気的導通回路を形成するもの（溶接、スルフォール、
圧着など）であればよい。また、本実施例では導電性プ
レート２３をリードフレーム本体１４に接続したのち素
子を搭載したが、導電性プレートに素子を搭載した後、
導電性プレートをリードフレーム本体に接合したもので
あってもよい。また、共通リードとなる平坦部２１を電
源リード１７の共通リードとしたが、接地リード１８の
共通リードとして利用することもできる。
明はこの実施例に限定されているものではなく、要旨を
逸脱しないかぎり、本発明に含まれる。例えば、本実施
例では、導電性プレート２３の共通リードとなる平坦部
２１と内部リード１３ａの電源リード１７との接続を、
ワイヤによる間接接続で説明したが平坦部２１と内部リ
ード１３ａの電源リード１７との間に間接的、直接的に
電気的導通回路を形成するもの（溶接、スルフォール、
圧着など）であればよい。また、本実施例では導電性プ
レート２３をリードフレーム本体１４に接続したのち素
子を搭載したが、導電性プレートに素子を搭載した後、
導電性プレートをリードフレーム本体に接合したもので
あってもよい。また、共通リードとなる平坦部２１を電
源リード１７の共通リードとしたが、接地リード１８の
共通リードとして利用することもできる。
【００１５】
【発明の効果】請求項１記載の半導体装置は、このよう
に、ワイヤにより内部リード先端部の電極端子と半導体
素子の電極端子とをワイヤリングする際に、隣接するワ
イヤと交差するようなワイヤリングをしなければならな
い場合には、前記導電性プレートの平坦部が電源又は接
地リードの何れか一方の共通端子となるので、従来では
回避できなかった交差状態のワイヤリングが回避でき、
半導体素子に接続されるワイヤ間の短絡を防止できると
共に素子の電極端子の配列を阻害する要素がなくなり、
素子の電極端子の増設や設計が容易になる。さらに、導
電性プレートの平坦部が内部リードを一括接続している
ので、従来に比べて内部リード間の接続強度が著しく堅
固になり、熱応力に対して安定性が向上し、リードの浮
き沈みや寄りがなくなり平坦度及び位置精度の向上がで
きると共に、アウターリードのフォミングによる引っ張
りに対するインナーリード及び素子搭載部の安定性が向
上する。しかも、内部リード１３ａは、このように絶縁
性テープを介して枠形の平坦部２１に堅固に熱圧着され
ているので、リード１３の残留応力を取り除く熱処理を
しなくても、残留応力の解放によって生じる変形を防止
でき、これにより熱処理に要する設備コストの削減や作
業時間の短縮化が図れる。さらに、枠形の平坦部２１で
内部リードを固定しているので、外部リード１３６のフ
ォミングの際に生じる内部リードの引っ張りを防止でき
る。さらに、内部リード１３ａを絶縁性テープを介して
枠形の平坦部を固定しているので、電気特性が著しく向
上し、半導体装置の信頼性を向上することができる。
に、ワイヤにより内部リード先端部の電極端子と半導体
素子の電極端子とをワイヤリングする際に、隣接するワ
イヤと交差するようなワイヤリングをしなければならな
い場合には、前記導電性プレートの平坦部が電源又は接
地リードの何れか一方の共通端子となるので、従来では
回避できなかった交差状態のワイヤリングが回避でき、
半導体素子に接続されるワイヤ間の短絡を防止できると
共に素子の電極端子の配列を阻害する要素がなくなり、
素子の電極端子の増設や設計が容易になる。さらに、導
電性プレートの平坦部が内部リードを一括接続している
ので、従来に比べて内部リード間の接続強度が著しく堅
固になり、熱応力に対して安定性が向上し、リードの浮
き沈みや寄りがなくなり平坦度及び位置精度の向上がで
きると共に、アウターリードのフォミングによる引っ張
りに対するインナーリード及び素子搭載部の安定性が向
上する。しかも、内部リード１３ａは、このように絶縁
性テープを介して枠形の平坦部２１に堅固に熱圧着され
ているので、リード１３の残留応力を取り除く熱処理を
しなくても、残留応力の解放によって生じる変形を防止
でき、これにより熱処理に要する設備コストの削減や作
業時間の短縮化が図れる。さらに、枠形の平坦部２１で
内部リードを固定しているので、外部リード１３６のフ
ォミングの際に生じる内部リードの引っ張りを防止でき
る。さらに、内部リード１３ａを絶縁性テープを介して
枠形の平坦部を固定しているので、電気特性が著しく向
上し、半導体装置の信頼性を向上することができる。
【図１】本発明の一実施例に係る半導体装置の構成の概
要を示す断面図である。
要を示す断面図である。
【図２】本発明の実施に用いたリードフレーム本体の概
要を示す平面図である。
要を示す平面図である。
【図３】本発明の実施に用いた積層型リードフレームの
概要を示す平面図である。
概要を示す平面図である。
【図４】本発明の一実施例に係るワイヤの接続状態を示
す部分斜視図である。
す部分斜視図である。
【図５】本発明の一実施例に係る他の実施例を示す部分
断面図である。
断面図である。
１０ 半導体装置 １１ 積層型リードフレーム １２ 半導体素子搭載空間部 １３ リード １３ａ 内部リード １３ｂ 外部リード １３ｃ 金属めっき層 １４ リードフレーム本体 １５ ワイヤボンディング部 １６ 枠形の接合部 １７ 電源リード １８ 接地リード １９ 樹脂パッケージ ２０ 外縁部 ２１ 平坦部（共通リード） ２２ 吊りリード ２３ 導電プレート ２４ 樹脂部 ２５ 半導体素子 ２６ ワイヤ ２６ａ ワイヤ ２６ｂ ワイヤ ２７ 接着材 ２８ 誘電材 ２９ 素子搭載部 ３０ 貫通孔
Claims (1)
- 【請求項１】 多数本のリードの上面側にあって、内部
リードのワイヤボンディング部を残して所定巾で一括し
て連結した絶縁性接着材からなる枠形の接合部を備えた
リードフレーム本体に、少なくとも２本の吊りリードを
形成する貫通孔が設けられた外縁部を、前記接合部に熱
圧着される電源又は接地用リードの何れか一方を兼ねる
共通リードとなる枠形の平坦部を外側に設けて、段差状
に屈曲（ダウンセット）させて形成した半導体素子搭載
部を有する別体に成形した導電プレートを接合して構成
された積層型リードフレームが使用されており、前記積
層型リードフレームの素子搭載部の上面に半導体素子が
搭載されると共に、該素子の電極端子に一端を接続され
たワイヤの他端がリード先端のワイヤボンディング部又
は平坦部の共通リードのそれぞれに接続して電気的導通
回路を形成した後、前記半導体素子、導電プレート、内
部リード、及びワイヤが樹脂封止されてなることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35169892A JP2700434B2 (ja) | 1992-12-07 | 1992-12-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35169892A JP2700434B2 (ja) | 1992-12-07 | 1992-12-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177317A JPH06177317A (ja) | 1994-06-24 |
| JP2700434B2 true JP2700434B2 (ja) | 1998-01-21 |
Family
ID=18419018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35169892A Expired - Fee Related JP2700434B2 (ja) | 1992-12-07 | 1992-12-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2700434B2 (ja) |
-
1992
- 1992-12-07 JP JP35169892A patent/JP2700434B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06177317A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP4149439B2 (ja) | 半導体装置 | |
| US6627977B1 (en) | Semiconductor package including isolated ring structure | |
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| US4835120A (en) | Method of making a multilayer molded plastic IC package | |
| JP2816239B2 (ja) | 樹脂封止型半導体装置 | |
| US6569764B1 (en) | Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material | |
| US5304844A (en) | Semiconductor device and method of producing the same | |
| JPH0245969A (ja) | 半導体装置の製造方法 | |
| KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
| JP2700434B2 (ja) | 半導体装置 | |
| JPH04352436A (ja) | 半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JP2875591B2 (ja) | 半導体装置及びその製造方法 | |
| JP4047572B2 (ja) | 電力用半導体装置 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JPH0525236Y2 (ja) | ||
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP2918342B2 (ja) | リードフレーム及びその製造方法 | |
| JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JP3296339B2 (ja) | リードフレーム及び半導体装置 | |
| JP2803334B2 (ja) | 半導体装置 | |
| JP2003007953A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |