JPH02243024A - Binary coding and decoding device - Google Patents

Abstract

PURPOSE:To simplify a decoder by dividing a binary code series into channel blocks with (n1+n2) channel bit length comprising an information block and a separated block based on a detected synchronizing signal. CONSTITUTION:A sent signal or a reproduced recording signal is fed to a terminal 21, and fed directly to an OR gate 22 and fed to the OR gate 22 via a delay element 23. Then a so-called NRZ-1 signal is outputted from a gate 22. The signal is fed to an AND gate 25 through a shift register 24. When a synchronizing series is fed to the gate 25, a signal is outputted from an output terminal 26 of the gate 25. The signal is able to be in use as a detection signal of a synchronizing pattern and the binary code series is divided into channel blocks with (n1+n2) channel bit length comprising an information block and a separated block based on the detected synchronizing signal.

Description

【発明の詳細な説明】 本発明は２値打号復号装置に関する。[Detailed description of the invention] The present invention relates to a binary encoding/decoding device.

２値データ・ビット系列は継続したデータ・ビット・ブ
ロックであって夫々がｍ個のピッ１−を有するものに区
分され、この継続したデータ・ブロックを（ｎ＋＋ｎｚ
）個（ただしｎ１＋ｎ２〉ｍ）のチャンネル・ビットか
らなる継続したチャンネル・ブロックであってｎ＋個の
情報ビットからなる情報ブロックとｎ２個の分離ビット
からなる分離ブロックとからなりこの情報ブロックをこ
の分離ブロックで逐一分離するようにしたものに変換す
るようにするとともに、継続する第１の符号“１“のチ
ャンネル・ビットが少なくともｄ個の連続した第２の符
号“０″のチャンネル・ビットにより分離され、第２の
符号゛０”のチャンネル・ビットであって連続するもの
の数がｋを上まわらないようにした２値打号変換して得
たチャンネル・ビットを復号する復号装置に関し、特に
構成を簡略化しうるようにしたものである。A binary data bit sequence is divided into consecutive blocks of data bits, each having m bits, and the consecutive blocks of data are divided into (n++nz
) channel bits (where n1+n2>m), which consists of an information block consisting of n+ information bits and a separation block consisting of n2 separation bits, and this information block is separated into Conversion is performed so that each block is separated one by one, and continuous channel bits of the first code "1" are separated by at least d consecutive channel bits of the second code "0". In particular, the present invention relates to a decoding device for decoding channel bits obtained by binary encoding conversion in which the number of consecutive channel bits with a second code "0" does not exceed k. This is intended to simplify the process.

デジタル伝送や磁気及び光学記録再生システムにおいて
は、通常情報をシンボルの系列として伝送したり、記録
したりする。このようなシンボルは一体でアルファベッ
ト（シばしば２値のアルファベット；符号）を構成する
。２値打号の場合には、一方のシンボル、例えば“１″
をＮＲＺＭ　（ＮＲＺ−ｍａｒｋ）コードによって２つ
の磁化の状態の間の遷移として磁気ディスクやテープに
記録し、または２つのフォーカス状態の間に遷移として
光学ディスクに記録する。そして、他のシンボル“０″
をそのような遷移の欠如として記録する。In digital transmission and magnetic and optical recording and reproducing systems, information is typically transmitted or recorded as a sequence of symbols. Together, these symbols constitute an alphabet (often a binary alphabet; a code). In the case of binary symbols, one symbol, e.g. “1”
is recorded on a magnetic disk or tape as a transition between two magnetization states by an NRZM (NRZ-mark) code, or on an optical disk as a transition between two focus states. And the other symbol “0”
is recorded as the absence of such a transition.

あるシステム上の要求の結果、発生するシンボルの系列
に実際にはいくつかの規則が課される。As a result of certain system requirements, some rules are actually imposed on the sequences of symbols that occur.

あるシステムではセルフ・クロッキングが要求され、こ
のため、伝送したり記録したりするシンボルの系列を、
検出や同期に用いられるクロック信号を生成するために
、十分な遷移として伝送したり記録したりしなければな
らない。他にも、ある種のシンボル系列が特別の目的、
例えば同期信号として用いられるので、このようなシン
ボル系列が情報信号中に生じないようにすることが要求
される。情報信号中に疑似の同期系列が生じると、同期
信号は不明確になり、この結果、同期の目的に不適切と
なるのである。さらに、シンボル間の干渉を制限するた
めに遷移間の間隔がせますぎないようにするということ
も要求される。Some systems require self-clocking, so that the sequence of symbols transmitted or recorded is
Sufficient transitions must be transmitted and recorded to generate clock signals used for detection and synchronization. In addition, certain symbol sequences have special purposes,
For example, since it is used as a synchronization signal, it is required to prevent such a symbol sequence from occurring in the information signal. The occurrence of spurious synchronization sequences in the information signal makes the synchronization signal unclear and thus unsuitable for synchronization purposes. Additionally, it is also required that transitions be not spaced too closely to limit inter-symbol interference.

磁気及び光学記録の場合には、遷移間の間隔についての
要求は記録媒体の情報密度とも関連する。In the case of magnetic and optical recording, the requirements on the spacing between transitions are also related to the information density of the recording medium.

なぜならば、記録媒体上の２つの隣り合う遷移間の所定
の最小距離において、それに記録された信号に対応する
最小時間間隔Ｔｌｌｌ１ｎが増大すれば、同じ割合いで
情報密度も増大するからである。要求される最小バンド
幅Ｂｍｉｎも遷移間の最小距離一般的な磁気記録チャン
ネルの場合のように、情報チャンネルが直流を伝送しな
い場合には、情報チャンネルにおいてシンボル系列がほ
とんど直流成分を含まないようにする必要がある。This is because, at a given minimum distance between two adjacent transitions on a recording medium, if the minimum time interval Tlll1n corresponding to the signals recorded thereon increases, the information density also increases in the same proportion. The required minimum bandwidth Bmin is also the minimum distance between transitions.If the information channel does not transmit direct current, as in the case of a general magnetic recording channel, the symbol sequence in the information channel should contain almost no direct current component. There is a need to.

ところで、最初に述べた方法は第１の参考文献（Ｔａｎ
ｇ、　Ｄ、Ｔ、、　Ｂａｈｌ、　Ｌ、Ｒ，＋“Ｂｌｏｃ
ｋ　ｃｏｄｅｓ　ｆｏｒ　ａｃｌａｓｓ　ｏｆ　ｃｏｎ
ｓｔｒａｉｎｅｄ　ｎｏｉｓｅｌｅｓｓ　ｃｈａｎｎｅ
ｌｓ。By the way, the first mentioned method is based on the first reference (Tan
g, D, T,, Bahl, L, R, + “Bloc
k codes for a class of con
strained noiseless channel
ls.

Ｉｎｆｏｒ＋＋ａｔｉｏｎ　ａｎｄ　Ｃｏｎｔｒｏｌ＋
　Ｖｏｌ、１？、　ｎｏ、乳Ｄｅｃ　。Infor++ation and Control+
Vol.1? , no, milk Dec.

１９７０、　ｐｐ、４３６−４６１．）に記載されてい
る。この論文はｄ規則、ｋ規則またはｄ−に規則のｑ値
のシンボル・ブロックを基礎とするブロック・コードに
関するものである。ここで、このようなブロックはつぎ
の要求を満たす。1970, pp. 436-461. )It is described in. This paper is concerned with block codes based on q-valued symbol blocks of d-rule, k-rule or d-rule. Here, such a block satisfies the following requirements.

（ａ）　　ｄ規則：２個の“ｌ”が少なくとも連続した
ｄ個の“０パの列で分離されること。(a) d rule: Two "l"s are separated by at least a string of d consecutive "0pas."

（ｂ）　　ｋ規則：連続した“０”からなる列の最、大
長がｋであること。(b) k rule: The maximum length of a string of consecutive "0"s is k.

例えば、２値データ・ビットの系列を、連続したブロッ
クに分割する。これらのブロックは夫々ｍ個のビットを
有する。これらｍ個のビットからなるデータ・ブロック
は、ｎ個の情報ビットからなる情報ブロックに変換され
る（ただしｎ＞ｍ）。For example, a sequence of binary data bits is divided into consecutive blocks. Each of these blocks has m bits. These data blocks of m bits are converted into information blocks of n information bits (where n>m).

ここで、ｎ＞ｍであるから、ｎ個の情報ビットからなる
組み合わせの数は、実現しうるデータ・ブロックの数、
２′″を上まわる。例えば、伝送したり・記録したりす
る情報ブロックにｄ規則が要求されるとすると、２パ１
個のデータ・ブロックと、実現しうる２′″個から選ん
だ同様の２′″の情報ブロックとの間の対応付けは、ｄ
規則を満たす情報ブロックについて対応付けがなされる
ように選ばれる。Here, since n>m, the number of combinations consisting of n information bits is the number of possible data blocks,
For example, if the d rule is required for an information block to be transmitted or recorded, the 2 part
The correspondence between 2''' data blocks and similar 2''' information blocks selected from 2''' possible realizations is
Information blocks that satisfy the rules are selected to be associated with each other.

上述の第１の参考文献の第４３９頁の表１によれば、ブ
ロックの長さ（ｎ）及び課される要求ｄに応じてどのく
らい多くの情報ブロックがあるかがわかる。そして、最
小距離ｄが１の条件のもとでは、長さｎが４の情報ビッ
ト・ブロックは８個ある。According to Table 1 on page 439 of the first reference mentioned above, it can be seen how many information blocks there are depending on the length of the block (n) and the imposed request d. Under the condition that the minimum distance d is 1, there are 8 information bit blocks with length n of 4.

この結果、長さｍが３のデータ・ブロック（２３−８デ
ータ・ワード）はつぎの情報ブロックで表わされる。即
ち、長さｎが４の情報ビットを有する情報ブロックであ
って、その中の隣り合う“１”のシンボルの間に少なく
とも１個の“０′のシンボルを配するものである。例え
ば、このようなコーディングは以下のとおりである。こ
こで、矢印→は一方のブロックが他方のブロックに対応
すること、及びその逆を示す。As a result, a data block of length m 3 (23-8 data words) is represented by the following information block. That is, it is an information block having length n of 4 information bits, in which at least one "0" symbol is arranged between adjacent "1" symbols. Such a coding is as follows, where the arrow → indicates that one block corresponds to the other block and vice versa.

０００→００００ ００１→０００１ ０１０→００１０ ０１１→０１００ １００　Ｈｏｌｏｌ １０１Ｈ１０００ １１０→１００１ １１１Ｈ１０１０ ところで、情報ブロックをつなげたときに、ときどき、
ある要求、例えばｄ規則の要求を他の手段を用いること
なしには満たしえないことがある。000→0000 001→0001 010→0010 011→0100 100 Holol 101H1000 110→1001 111H1010 By the way, sometimes when you connect information blocks,
Certain requirements, such as those of the d-rule, may not be met without using other means.

そこで上述の論文においては、情報ブロック間に分離ビ
ットを設けることが提案されている。ｄ規則が要求され
ている場合には、ｄビットの“０゛からなる分離ブロッ
クが有効である。ｄが１である上述の例では、１個の分
離ビット（“０勺で十分である。３個のデータ・ビット
からなるデータ・ブロックを（４＋１）個のチャンネル
・ビットにより変換すればよい。Therefore, in the above-mentioned paper, it is proposed to provide separation bits between information blocks. If the d rule is required, a separator block consisting of d bits "0" is valid. In the above example where d is 1, one separator bit ("0") is sufficient. A data block consisting of three data bits may be transformed using (4+1) channel bits.

このような変換方法は、チャンネル・ビット列の周波数
スペクトラムの低周波成分（直流分も含む）がむしろ大
きい点で不利である。また、変換器（変調器及び復調器
）、特に復調器が複雑化するという難点もある。Such a conversion method is disadvantageous in that the low frequency components (including DC components) of the frequency spectrum of the channel bit string are rather large. Another drawback is that the converters (modulators and demodulators), especially the demodulators, become complex.

最初の問題点に関しては、第２の参考文献（Ｐａｔｅｌ
、　Ａ、Ｍ、＋”Ｃｈａｒｇｅ−ｃｏｎｓｔｒａｉｎｅ
ｄ　ｂｙｔｅ−ｏｒｉｅｎｔｅｄ（０，３）ｃｏｄｅ”
、ＩＢＭ　Ｔｅｃｋｎｉｃａｌ　Ｄｉｓｃｌｏｓｕｒｅ
　Ｂｕｌｌｅｔｉｎ。Regarding the first problem, see the second reference (Patel
, A, M, +”Charge-constraine
d byte-oriented(0,3)code”
, IBM Technical Disclosure
Bulletin.

Ｖｏｌ、１９．　Ｎｒ、７．　Ｄｅｃ、１９７６、　ｐ
ｐ、２７１５　２７１７．）において、いわゆる反転ま
たは非反転結合でチャンネル・ブロックを連結すると、
ｄ−に規則のコードの直流不平衡を制限することができ
ることが示されている。この場合、今までのチャンネル
・ブロックの直流不平衡を減するように、その時点での
チャンネル・ブロックの極性が選ばれるのである。Vol, 19. Nr, 7. Dec, 1976, p.
p, 2715 2717. ), connecting channel blocks with so-called inverting or non-inverting connections results in
It has been shown that it is possible to limit the DC unbalance of the d-regular code. In this case, the current polarity of the channel block is selected to reduce the current DC unbalance of the channel block.

しかしながら、ここではｄ−に規則に反しないように情
報ブロックを結合できるというｄ−に規則のコードが考
えられるので、ｄ−に規則のために分離ビットを付加す
る必要がなくなる。However, since a rule code can be considered for d- that allows information blocks to be combined with d- without violating the rules, there is no need to add a separation bit to d- for the rule.

本発明はこのような事情を考慮してなされたものであり
、２値データ・ビット系列を２値チヤンネル・ビット系
列に変換した２値打号を復号するのに用いる復号装置を
簡易に構成しうるようにするものである。The present invention has been made in consideration of these circumstances, and allows for a simple configuration of a decoding device used to decode binary decoding in which a binary data bit sequence is converted into a binary channel bit sequence. It is intended to do so.

以下、本発明の一実施例について第１図を参照しながら
説明しよう。Hereinafter, one embodiment of the present invention will be described with reference to FIG.

第１図は、２値データ・ビット列を２値チヤンネル・ビ
ット例に変換する方法を説明するためのもので数ビツト
系列を示している。この第１図において、２値データ・
ビット列は連続するブロックに区分されている。これら
データ・ブロックの夫々はｍ個のビットから成る。本例
では、゛以降の説明及び図面においてｍを８に選ぶ。同
様のことが他のｍの値についても適用できる。ｍ個のビ
ットからなるデータ・ブロックＢＤｉ　は一般に２−個
の実現しうるビット系列の１つである。FIG. 1 shows a series of several bits to explain a method of converting a binary data bit string into an example binary channel bit. In this Figure 1, binary data and
The bit string is divided into consecutive blocks. Each of these data blocks consists of m bits. In this example, m is selected to be 8 in the following description and drawings. The same thing can be applied to other values of m. A data block BDi of m bits is generally one of 2-possible bit sequences.

そのようなビット系列は光学または磁気記録を直接に行
う場合には不向きであり、また他のいくつかの理由から
も適切ではない。すなわち、２つのシンボル“１”は例
えば一方の磁化の方向から他方の磁化の方向への遷移と
して、またはビットへの遷移として記録媒体に記録され
、そして、このようなシンボル“１′′が相前後したと
きには、それら遷移が相互干渉の点から接近しすぎない
ようにしなければならない。このことは、情報密度を制
限する。また、同時に、連続する遷移の最小間隔Ｔｗｉ
ｎが小さいほど、ビット列を伝送したり記録したりする
ために要求される最小バンド幅Ｂｎ＋ｉｎが増大する（
Ｂｍｉｎ　＝　１　／　２　Ｔｌｌ１ｉｎ）ことも考慮
する必要がある。もう１つ、データ伝送や光学または磁
気記録システムにおいて課される要求は、伝送された信
号から、同期を行うために使用されるクロックを再生し
うる程度に十分な遷移がビット系列に必要であるという
ことである。１つのブロックがｍ個の°“０°°を有し
、先行するブロックが多数の“０′°で終り、そして次
のブロックが多数の“０”で始まる最悪の場合には、ク
ロックを抽出できないおそれがある。Such bit sequences are unsuitable for direct optical or magnetic recording, and are also unsuitable for several other reasons. That is, two symbols "1" are recorded on the recording medium, for example, as a transition from one direction of magnetization to the other direction of magnetization, or as a transition to a bit, and such symbols "1'' When back and forth, the transitions must not be too close together in terms of mutual interference, which limits the information density.At the same time, the minimum spacing between successive transitions Twi
The smaller n is, the greater the minimum bandwidth Bn+in required to transmit or record the bit string (
Bmin = 1/2 Tll1in) must also be taken into consideration. Another requirement placed on data transmission and optical or magnetic recording systems is that the bit sequence must have enough transitions to allow the transmitted signal to recover the clock used to perform synchronization. That's what it means. In the worst case where one block has m °“0°°, the previous block ends with a large number of “0′°”, and the next block starts with a large number of “0’°”, extract the clock. There is a possibility that it cannot be done.

例えば、磁気記録媒体のように直流を伝送しない情報媒
体は、さらに、記録されるべきデータ列が、できうるか
ぎり少ない直流成分を有するという要求を、満足させる
必要がある。光学記録では、サーボコントロールの観点
から、データスペクトラムの低周波成分が最大限抑圧さ
れるということが要求される。加えて、直流成分が少な
くなればなるほど、復調を簡素化することができる。For example, an information medium that does not transmit direct current, such as a magnetic recording medium, further needs to satisfy the requirement that the data string to be recorded has as few direct current components as possible. In optical recording, from the viewpoint of servo control, it is required that low frequency components of the data spectrum be suppressed to the maximum extent possible. In addition, demodulation can be simplified as the DC component is reduced.

上述の理由や他の理由から、データ・ビットを媒体を介
して伝送したり、記録したりするまえに、いわゆるチャ
ンネル・コーディングがデータ・ビットにつき実行され
る。ブロック・コーディングの場合では（第１の参考文
献）、夫々ｍ個のビットを含むデータ・ブロックが夫々
ｎ１個の情報ビットを含む情報ブロックとしてコード化
される。For the reasons mentioned above and others, so-called channel coding is performed on the data bits before they are transmitted over a medium or recorded. In the case of block coding (first reference), data blocks each containing m bits are coded as information blocks each containing n1 information bits.

第１図はデータ・ブロックＢＤ、かどのように情報ブロ
ックＢＩ＋に変換されるかを示す。本例では、以降の説
明及び図において、ｎｌを１４に選ぶ。FIG. 1 shows a data block BD, how it is converted into an information block BI+. In this example, nl is selected to be 14 in the following description and figures.

ｎ、はｍより大であるので、ｎ、ビットで形成されうる
すべての組み合わせが用いられるわけではない。媒体に
適用するに際し不適当な組み合わせは用いない、そして
、本例では要求されているデータ・ワードからチャンネ
ル・ワードへの一対一対応ゆえに、考えうる１６０００
を越える伝送ワードの中から２５６ワードのみが選択さ
れる。従って、いくつかの要求をチャンネル・ワードに
課すことができる。１つの要求は、ｎ１個の情報ビット
からなる同一のブロック内で、隣り合う２個の第１の符
号、即ち“１”の情報ビットの間に少なくともｄ個の連
続した第２の符号、即ち“０゛の情報ビットが存在する
というものである。第１の参考文献の第４３９頁の表１
はｄの値に応じてそのような２値ワードがどのくらい多
くあるかを示している。この表によれば、ｎ＋−１４と
すると、隣り合う“１″のビット間に少なくとも２ビツ
ト”０“を有するワードが２７７あることが明らかであ
る。Since,n,is greater than,m,not all combinations that can be formed with,n,bits are used. Inappropriate combinations are not used in media applications, and because of the one-to-one correspondence from data words to channel words required in this example, there are 16,000 possible
Only 256 words are selected from the transmission words exceeding . Therefore, several demands can be placed on the channel word. One request includes at least d consecutive second codes, i.e., between two adjacent first codes, i.e., "1" information bits, within the same block consisting of n1 information bits. There is an information bit of “0”.Table 1 on page 439 of the first reference.
indicates how many such binary words there are depending on the value of d. According to this table, it is clear that for n+-14, there are 277 words that have at least two "0" bits between adjacent "1" bits.

８個のデータ・ビットのブロックをコード化する場合、
それらデータ・ビットの組み合わせは２５６（＝２’）
である。そして、１４個のチャンネル・ビットのブロッ
クであるから、ｄ＝２とする要求は十分に満たされる。When encoding a block of 8 data bits,
The combination of these data bits is 256 (=2')
It is. Since it is a block of 14 channel bits, the requirement that d=2 is fully satisfied.

同様なｄ規則の要求が単にｎ、ビットのブロック内に限
り課されるのでなく２つの隣り合うブロックの境界にも
課される場合には、他の方法なしに情報ビットのブロッ
クを連結することができない。この目的に対し、第１の
参考文型は第４５１頁でチャンネル・ブロック間に１以
上の分離ビットを含ませることを提案している。少なく
ともｄと同数個の“０”の分離ビットが含ませられれば
、ｄ規則が満たされることは容易に理解できる。第１図
は、チャンネル・ブロックＢＣ，が情報ブロックＢ１．
と分離ブロックＢＳｚ　とからなることを示す０分離ブ
ロックはｎ２ビツトからなる。そのため、チャンネルフ
゛ロックＢＣｉは（ｎ　ｉ＋”ｎ　ｚ）個のビットから
なる。本例では、特に゛明記しないかぎり、以降の説明
及び図においてｎ２を３に選ぶ。Concatenating blocks of information bits without any other method if similar d-rule requirements are imposed not only within blocks of n bits, but also at the boundaries of two adjacent blocks. I can't. To this end, the first reference sentence type proposes on page 451 to include one or more separation bits between channel blocks. It is easy to understand that the d rule is satisfied if at least the same number of "0" separation bits as d are included. FIG. 1 shows that the channel block BC is the information block B1.
The separate block BSz consists of n2 bits. Therefore, the channel block BCi consists of (n i +''n z) bits. In this example, unless otherwise specified, n2 is chosen to be 3 in the following description and figures.

可能なかぎり正確にクロックを生成させるためには、さ
らに、１個の情報ブロック内で隣り合う２個の“ｌ”の
ビットの間に連続する“０″のビットの個数が最大で予
め決められた値ｋにとどまることが要求される。ｍを８
、ｎ、を１４とする本例では、ｄ＝２を満たす２７７個
のワードから、例えばｋが非常に大きいワードを削除す
ることができる。ｋを１０に抑えることができることは
明らかである。従って、夫々８（一般にはｍ）個のデー
タ・ビットからなる２Ｉｌ（一般には２１）個のブロッ
クの集合が同様に２’（一般には２′″）個の情報ブロ
ックの集合と一対一に対応する。これら情報ブロックは
、実現しうる２′４（一般には２１）個の情報ブロック
の中から選ばれたものである。このことは、１つには、
ｄ＝２及びに＝１０というような条件が課されることに
起因する（一般にはｄ−に規則）。データ・ブロックの
いずれを情報ブロックのいずれに対応させるかは依然選
択にゆだねられている。上述第１の参考文献では、デー
タ・ビットから情報ビットへの番号変換は数学的に閉じ
られたフオームで明白に決定されている。なるほど、こ
のような変換は原理的に採用しうる。In order to generate the clock as accurately as possible, the maximum number of consecutive "0" bits between two adjacent "l" bits in one information block must be determined in advance. is required to remain at the value k. m to 8
, n is 14, it is possible to delete, for example, a word for which k is very large from the 277 words satisfying d=2. It is clear that k can be kept to 10. Therefore, a set of 2Il (generally 21) blocks each consisting of 8 (generally m) data bits corresponds one-to-one to a set of 2' (generally 2''') information blocks. These information blocks are selected from among 2'4 (typically 21) possible information blocks.This means, in part, that
This is due to the fact that conditions such as d=2 and d=10 are imposed (generally, the rule is d-). It remains a matter of choice which data blocks correspond to which information blocks. In the first reference cited above, the number conversion from data bits to information bits is explicitly determined in a mathematically closed form. I see, such a conversion can be adopted in principle.

ただ、本例では以降さらに説明するようにこれと異なる
関係付が選ばれる。However, in this example, a different relationship is selected as will be explained further below.

情報ブロックＢ１．間に分離ブロックを配置したときの
み、ｋ規則を満たすようにチャンネル・ブロックＢ１．
を連げることができる。また、このことはｄ規則につい
ても適用できる。ｄ規則の要求及びに規則の要求は互い
に背反するものではなく、むしろ相補的であるので、そ
のような目的を達成するために原則として夫々０２ビツ
トからなる同一の分離ブロックを用いることができる。Information block B1. Channel blocks B1 .
can be linked. This also applies to the d rule. Since the requirements of the d-rule and the d-rule are not mutually exclusive, but rather complementary, one and the same separate block of 02 bits each can in principle be used to achieve such a purpose.

従って、ある分離ブロックに先行する“０″のビット数
と、その分離ブロックに続く“０”のビット数と、分離
ブロックのｎｔビット（“０”）自体の合計がｋの値を
上まわるときには、“０″の系列をにビットを超えない
系列に分けるために、゛分離ビットの“０゛のビットの
うちの少な（とも１つを“ｌ°゛のビットに置きかえな
ければならない。Therefore, when the sum of the number of “0” bits preceding a certain separated block, the number of “0” bits following that separated block, and the nt bits (“0”) of the separated block itself exceeds the value of k, , in order to divide the series of "0" into a series of no more than 2 bits, at least one of the "0" bits of the "separation bits" must be replaced with a "1" bit.

ｄ−に規則の要求を確実に満たすという役割に加えて、
分離ブロックは直流不平衡を小さくするために用いるこ
とができる。このことは、情報ブロックを連結する際に
ある場合には予め定められたフォーマットのブロックが
規定されるが、多くの場合には分離ブロックのフォーマ
ットには何も条件が課されることがないか、もしくは限
られた条件のみが課されるということがわかれば、容易
に理解しうる。このようにして生じる自由度は直流不平
衡を小さくするために利用される。In addition to its role in ensuring that the requirements of the regulations are met,
Isolation blocks can be used to reduce DC unbalance. This means that when concatenating information blocks, a block with a predetermined format is specified in some cases, but in many cases no conditions are imposed on the format of separate blocks. , or that only limited conditions are imposed, it is easy to understand. The degrees of freedom created in this way are used to reduce DC unbalance.

直流不平衡の発生や増大は以下のように説明される。第
１図に示すような情報ブロックＢｉｔが記録媒体に例え
ばＮＲｚマーク・フォーマットで記録されるとする。こ
のフォーマットでは、“ｌ”は対応するビットセルの最
初での遷移としてマークされる。“０”のときには遷移
が記録されない。The occurrence and increase of DC unbalance is explained as follows. Assume that an information block Bit as shown in FIG. 1 is recorded on a recording medium in, for example, an NRz mark format. In this format, "l" is marked as a transition at the beginning of the corresponding bit cell. When it is "0", no transition is recorded.

Ｂｌ、で示されるビット系列はＷＦで指示される形状と
なる。そして、このような形状として、そのビット系列
は記録媒体に記録される。今考えている系列では正レベ
ルは負レベルより長いので、この系列は直流不平衡を有
する。デジタル総和（ｄｅｇｉｔａｌ　ｓｕｍ　ｖａｔ
ｕｅ）は直流不平衡を決定する目安としてよく用いられ
る。波形のレベルを夫々ＷＦ＋１及び−１とすると、デ
ジタル総和は波形を系列に沿って積分したものに等しく
なる。そして、第１図Ｂで示す例ではデジタル総和＋６
Ｔになる。ただし、Ｔはビット間隔の長さである。もし
、このような系列が繰り返されるとすると、直流不平衡
が生じる。一般に、この直流不平衡は基線の変動を引き
起こし、実効的なＳ／Ｎを低下させる。そして、Ｓ／Ｎ
の低下の結果、記録されている信号の検出の精度が低下
する。The bit sequence indicated by Bl has the shape indicated by WF. Then, the bit sequence is recorded in such a shape on the recording medium. In the series under consideration, the positive level is longer than the negative level, so this series has DC unbalance. digital sum vat
ue) is often used as a guideline for determining DC unbalance. If the levels of the waveform are WF+1 and -1, respectively, the digital sum is equal to the waveform integrated along the series. In the example shown in Figure 1B, the digital sum +6
It becomes T. However, T is the length of the bit interval. If such a series were to be repeated, DC unbalance would occur. Generally, this DC unbalance causes fluctuations in the baseline and reduces the effective S/N. And S/N
As a result of this decrease, the accuracy of detection of the recorded signal decreases.

直流不平衡を制限するために、分離ブロックＢＳ、はつ
ぎのように利用される。今、あるデジタル・ブロックＢ
Ｄ、が供給されたとする。このデータ・ブロックＢＤ、
は例えば記録装置に記録されているテーブルによって情
報ブロックＢｌ。In order to limit the DC unbalance, the separation block BS is utilized as follows. Currently, a certain digital block B
Suppose that D is supplied. This data block BD,
For example, the information block Bl is determined by a table recorded in a recording device.

に変換される。こののち、−組の実現しうるチャンネル
・ブロックが生成させられる。゛このブロックは（ｎｌ
＋ｎｚ）個のビットを有する。これらすべてのブロック
は同様の情報ブロック（第１図Ｂのビット・セル（１）
〜（１４）　）に、ｎ！個の分離ビット（第１図Ｂのビ
ット・セル（１５）　、　（１６）　、　（１７））か
らなる実現しうるビットの組み合わせを加えてなるもの
である。この結果、第１図Ｂで示される例では、実現し
うる８　（＝２ｆｉｉ）個のチャンネル・ブロックから
なる集合が形成される。こののち、原則的には任意な手
順として、実現しうるチャンネル・ブロックの夫々につ
いてつぎのパラメータが決定される。is converted to After this, -sets of possible channel blocks are generated.゛This block is (nl
+nz) bits. All these blocks are similar information blocks (bit cells (1) in Figure 1B).
~(14) ), n! The bit cells (15), (16), (17) of FIG. As a result, in the example shown in FIG. 1B, a set of 8 (=2fii) possible channel blocks is formed. After this, as an essentially arbitrary procedure, the following parameters are determined for each possible channel block:

ａ）　当８亥実現しうるチャンネル・ブロックについて
先行するチャンネル・ブロックの観点から、ｄ規則及び
に規則の要求が今の分離ブロックのフォーマットと矛盾
しないかどうかを判断する。a) Determine whether the requirements of the d rule and the 2 rule are consistent with the format of the current separation block from the perspective of the preceding channel block for the current possible channel block.

ｂ）　当該実現しうるチャンネル・ブロックについてデ
ジタル総和を決定する。b) Determine the digital summation for the possible channel block.

第１の表示信号は、ｄ規則やに規則の要求と矛盾しない
実現しうるチャンネル・ブロックごとに発生させられる
。コード・パラメータを選べば、少なくとも１個の実現
しうる情報ブロックについてそのような表示信号を発生
させることができる。A first display signal is generated for each possible channel block consistent with the requirements of the d-rule and the d-rule. The code parameters can be selected to generate such an indication signal for at least one possible information block.

最後に、第１の表示信号が発生させられている実現しう
るチャンネル・ブロックのなかから、例えばデジタル総
和の絶対値が一番小さなチャンネル・ブロックが選ばれ
る。ただし、より一層良い方法は、先行するチャンネル
・ブロックのデジタル総和を累積することである。そし
て、累積したデジタル総和の絶対値が減少するようなブ
ロックを、次に伝送するのに最適なチャンネル・ブロッ
クの中から選ぶことである。このように選択されたワー
ドは伝送されたり、記録されたりする。Finally, among the possible channel blocks in which the first display signal is generated, for example, the channel block with the smallest absolute value of the digital sum is selected. However, a better method is to accumulate digital sums of previous channel blocks. Then, a block in which the absolute value of the accumulated digital sum decreases is selected from among the optimal channel blocks for next transmission. The words selected in this way are transmitted or recorded.

この方法の利点の１つは、他の目的に必要とされる分離
ビットを、直流不平衡を制限するという目的のためにも
簡易に用いることである。加えて、伝送される信号の干
渉の分離ブロックまでに制限され、情報ブロックまで波
及しないという利点もある（ここで、伝送され、あるい
は記録されるべき波形の極性を無視する）。読み出され
た記録信号の復調は情報ビットについてのみ行われる。One of the advantages of this method is that isolation bits needed for other purposes can simply be used for the purpose of limiting DC unbalance. In addition, there is the advantage that the interference of the transmitted signal is limited to the isolated block and does not propagate to the information block (ignoring here the polarity of the waveform to be transmitted or recorded). Demodulation of the read recording signal is performed only for information bits.

分離ビットを考慮しないですむ。There is no need to consider the separation bit.

つぎに、本発明に係る符号変換方法の他の実施例につい
て説明しよう。第２図はこの方法のいくつかの他の実施
例を示す。第２図Ａはチャンネル・ブロック・・・・、
Ｂ　Ｃ４−、、Ｂ　Ｃ４，Ｂ　Ｃ，、□・・・・の系列
を示す、これらブロックは夫々予め定められた（　ｎ　
＋　＋　ｎ　ｔ）個のビットを有する。チャンネル・ブ
ロックの夫々は、ｎｌ　ビットからなる情報ブロックと
、ｎ２ビツトからなる分離ブロック・・・・ＢＳム−１
，ＢＳｈＢＳ！やｈ・・・・とを有する。Next, another embodiment of the code conversion method according to the present invention will be described. FIG. 2 shows some other embodiments of this method. Figure 2 A is a channel block...
These blocks are each predetermined (n
+ + n t) bits. Each channel block consists of an information block consisting of nl bits and a separate block consisting of n2 bits...
,BShBS! and h...

この実施例では、直流不平衡は数ブロックを通して求め
られる。例えば、第２図Ａに示すように２個のチャンネ
ル・ブロックＢＣｉ、ＢＣ，，，の間で求められる。こ
の直流不平衡は第１図例について記述した方法と同様な
方法で求められる。ただし、実現しうるスーパ・ブロッ
クのフォーマットが夫々のスーパ・ブロックＳ　Ｂ　Ｃ
！ごとに形成されることを条件とする。すなわち、ブロ
ックＢＣｚ。In this example, the DC imbalance is determined over several blocks. For example, as shown in FIG. 2A, it is determined between two channel blocks BCi, BC, . This DC unbalance is determined in a manner similar to that described for the example of FIG. However, the format of the super block that can be realized is different from each super block S B C
! provided that it is formed separately. That is, block BCz.

ＢＣ！＋１についての情報ブロックに、ブロックＢＳｌ
、ＢＳ＋−ｇの２個分の分離ビットから生成されうる実
現しうる組み合わせが付加される。こののち、直流不平
衡を最小とする組み合わせがそのような集合から選ばれ
る。この方法はつぎのような利点を有する。即ち、先立
った１以上のチャンネル・ブロックを考慮され、調整が
最適であるので、残留直流不平衡はより均一となるので
ある。BC! In the information block about +1, the block BSl
, BS+-g are added. After this, the combination that minimizes the DC unbalance is selected from such a set. This method has the following advantages. That is, the residual DC unbalance becomes more uniform because one or more previous channel blocks are taken into account and the adjustment is optimal.

この方法のより好ましい変形例は、顕著な特徴を有する
。この特徴は、直流不平衡が最小化されたのちにのみス
ーパ・ブロックＳ　Ｂ　Ｃ４（第２図Ａ）が１個のチャ
ンネル・ブロック分移行させられることである。このこ
とは、スーパ・ブロック５ＢＣ１の一部をなすブロック
ＢＣ４（第２図Ａ）は処理され、つぎのスーパ・ブロッ
クＳ　Ｂ　Ｃｚ。バ図示略）は、上述のように直流不平
衡が最小化されたブロックＢＣ＋。、とブロックＢ　Ｃ
ｒ−ｔ（、図示略）からなる。そして、フ゛口・ンクＢ
Ｃ＋ゆ、はスーパ・フ゛ロックＳＢＣ，及びつぎのスー
パ・ブロックＳＢＣ！、１の双方の一部となる。そこで
、スーパ・ブロック５ＢＣｉについてのブロックＢＳｉ
、。A more preferred variant of this method has notable features. A feature of this is that the super block S B C4 (FIG. 2A) is shifted by one channel block only after the DC unbalance has been minimized. This means that block BC4 (FIG. 2A) forming part of super block 5BC1 is processed and the next super block S B Cz. (not shown) is a block BC+ in which DC unbalance is minimized as described above. , and block B C
rt (not shown). And Fukuchi Nk B
C+Y is a super block SBC and the next super block SBC! , 1. Therefore, block BSi for super block 5BCi
,.

の分離ビットの暫定的な選択を、スーパ・ブロックＳＢ
Ｃ，，，についての最終的な選択と全く異ならせること
ができる。ブロックの夫々は数度にわたり評価されるの
で（本例では２度）、直流不平衡及び雑音の影響はより
減少させられる。The provisional selection of separation bits of super block SB
The final selection for C, , , can be completely different. Since each of the blocks is evaluated several times (twice in this example), the effects of DC unbalance and noise are further reduced.

第２図Ｂは他の実施例を示す。この実施例では同時にい
くつかのブロック（ＳＢＣｒ）について直流不平衡が決
定される。例えば第２図Ｂに示すように４個のチャンネ
ル・ブロック１３Ｃ，＋１１３０−〇）、ＢＣ，（３）
、ＢＣ，＋１＋についてである。これらチャンネル・ブ
ロックは予め定めた数、ｎ１個の情報ビットを有する。FIG. 2B shows another embodiment. In this embodiment, the DC unbalance is determined for several blocks (SBCr) at the same time. For example, as shown in FIG. 2B, four channel blocks 13C, +1130-〇), BC, (3)
, BC, +1+. These channel blocks have a predetermined number of information bits, n1.

しかし、チャンネル・ビットの夫々について、分離ブロ
ックＢＳ、（１）ＢＳｊ”）、ＢＳ、”、ＢＳ、”）１
７）夫ｋ（Ｄ分離ヒツトの個数は同一でない。情報ビッ
トの個数は例えば１４にまでのぼらせることができ、分
離ブロック１３３ｊ（＋）、Ｂ３．（り、７３３Ｊｔｆ
ｆ）の分離ビットの個数は夫々２にでき、分離ブロック
３３　ｊ（４）の分離ビットの個数は６にできる。直流
不平衡は第２図Ａ例につき述べたものと同一の方法で決
定する。However, for each of the channel bits, the separate blocks BS,(1)BSj''),BS,'',BS,'')1
7) The number of separated blocks 133j(+), B3.(D, 733Jtf
The number of separation bits of f) can be two, and the number of separation bits of separation block 33j(4) can be six. DC unbalance is determined in the same manner as described for example FIG. 2A.

上述した利点はこの場合にも得ることができる。The advantages mentioned above can also be obtained in this case.

そして、この利点に加えて、比較的長い分離ブロックを
用いられればそれだけ直流不平衡を減少させることがで
きるという利点を、本例は有する。In addition to this advantage, this example has the advantage that the DC unbalance can be reduced by using a relatively long separation block.

より具体的には、夫々のチャンネル・ブロックが等しい
個数、例えば３個のビットを有するチャンネル・ビット
系列の残留直流不平衡は、夫々の分離ブロックが平衡３
ビツト、ただし２対２対２対６で分割されるビットを有
するチャンネル・ビット系列の残留直流不平衡よりも大
きいのである。More specifically, the residual DC unbalance of a channel bit sequence in which each channel block has an equal number of bits, e.g.
bits, but larger than the residual DC unbalance of a channel bit sequence with bits divided 2:2:2:6.

本例方法の役割や関連状態の上述時系列は例えば市場で
入手可能なマイクロプロセッサや対応する記録装置や周
辺装置等の一般的な順序論理回路によって実現できるこ
とに留意して欲しい。第３図はそのような動作のフロー
チャートを示す、つぎの説明では、コーディング方法の
役割や状態を時系列として示すステップの注釈を用いる
。Ａ４’ｌｊｌは参照符号を示す、Ｂ！！ｌｌＩは注釈
を示す、Ｃ欄は対応するステップについての説明骨を示
す。It should be noted that the above-described time series of functions and associated states of the method of the present invention can be realized by common sequential logic circuits, for example microprocessors available on the market and corresponding recording devices and peripheral devices. FIG. 3 shows a flowchart of such an operation. In the following description, step annotations are used to indicate the roles and states of the coding method in chronological order. A4'ljl indicates a reference symbol, B! ! llI indicates annotation, and column C indicates an explanatory bone for the corresponding step.

以上述べたフローチャートは第１図例に適用される。そ
して、すでに述べた変更を考慮に入・れれば、対応する
フローチャートを第２図例にも適用し得る。The flowchart described above is applied to the example shown in FIG. The corresponding flowchart can then also be applied to the example of FIG. 2, if the changes already mentioned are taken into account.

本例においては斯る伝送され、または記録されたチャン
ネル・ビット系列を復調するに際して情報ビット及び分
離ビットを区別するために、（ｎｆｆ＋ｎ４）個のビッ
トをチャンネル・ブロック系列に含ませる。ここで０３
個は同期情報ビットであり、ｎ４個は同期分離ビットで
ある。同期ブロックは、例えば予め決められた数の情報
ブロック及び分離ブロックごとに挿入させられる。この
ワードが検出されたのちに、情報ビットがどのビット位
置にあるか、そして分離ビットがどのビット位置にある
かを知ることができる。In this example, (nff+n4) bits are included in the channel block sequence in order to distinguish between information bits and separation bits when demodulating the transmitted or recorded channel bit sequence. here 03
n4 are synchronization information bits, and n4 are synchronization separation bits. A synchronization block is inserted, for example, every predetermined number of information blocks and separation blocks. After this word is detected, it is possible to know in which bit positions the information bits are located and in which bit positions the separation bits are located.

そこで、何らかの手段で同期ワードが情報ブロック及び
分離ブロックの所定のビット系列と紛れないようにする
必要がある。この目的を達成するために、同期ビット、
すなわち、情報ビット系列や分離ビット系列にない同期
ビットからなる特殊のブロックを選ぶことができる。ｄ
規則やに規則を満たさない系列は、このような目的を達
成するうえでさほど有用ではない。なぜならば、そのよ
うな場合、情報密度やセルフ・クロック特性は悪影響を
受けるからである。しかし、このような選択は、ｄ規則
やに規則を満たす系列のグループ内に制限される。Therefore, it is necessary to somehow prevent the synchronization word from being confused with the predetermined bit sequences of the information block and the separation block. To achieve this purpose, the synchronization bit,
That is, it is possible to select a special block consisting of synchronization bits that are not found in the information bit series or the separation bit series. d
Sequences that do not satisfy the rules are not very useful in achieving this purpose. This is because in such a case, information density and self-clocking characteristics are adversely affected. However, such selection is restricted within the group of sequences that satisfy the d-rule or the d-rule.

そこで、他の方法が提案される。前後する２ビツトの“
１”の間にＳビットの“０“を含む系列であって連続し
て生じるものを例えば少なくとも２個含ませて同期ブロ
ックを構成する好ましくは、Ｓをｋと等しくする。第４
図は同期ブロックＳＹＮを示す。このブロックは、夫＃
５ＹＮＰ、及び５ＹＮｈで示すように系列（１００００
００００００，１のあとにＯが１０個続く）を連続して
２度繰り返して構成される。Therefore, another method is proposed. 2 bits “
A synchronization block is composed of, for example, at least two consecutive sequences containing S bits of "0" between "1"s. Preferably, S is made equal to k.Fourth
The figure shows a synchronization block SYN. This block is husband #
Series (10000
000000, 1 followed by 10 O's) is repeated twice in succession.

このような系列はチャンネル・ビット系列、すなわちに
＝１０の系列にありうる。しかしながら、同期ブロック
のほがｋこのシーケンスが２度続けておこらないように
するために、′１”のビットが分離ブロックの一部をな
す場合には、その“１°゛のビットの直前の“０”の分
離ビットの数と連続した“０”の情報ビットの数との和
がｋと等しく、その“ｌ”のビットの直後の連続した・
“°０″の情報ビットの数との和にも等しいときに第１
の表示信号が抑圧される。同期ブロックが他に紛れるの
をふせぐための方策はすでに示したが、これは系列ｔｏ
ｏｏｏｏｏｏｏｏｏｏ即ちｌのあとに１１個Ｏを続けた
ものを２度繰り返し生成することである。Such a sequence can be a channel bit sequence, ie a =10 sequence. However, in order to prevent this sequence from occurring twice in a row in a synchronized block, if a '1' bit forms part of an isolated block, the immediately preceding bit of that '1' bit is The sum of the number of separated bits of “0” and the number of consecutive information bits of “0” is equal to k, and the consecutive bits immediately after the “l” bit are
The first when it is also equal to the sum of the number of information bits of “°0”
display signal is suppressed. We have already shown measures to prevent synchronized blocks from being mixed in with other blocks, but this
ooooooooooooo, that is, 11 O's followed by l is repeatedly generated twice.

さらに、同期ブロックはまた同期分離ブロックを有する
。この分離ブロックはちょうど情報ブロック間の分離ブ
ロックと同一の役割を持っている。Furthermore, the synchronization block also has a synchronization isolation block. This separation block has the same role as the separation block between information blocks.

従って、これらはｄ規則やに規則を満たし、また直流不
平衡を制限するという要求を満たすことを自らの目的と
している。同期パターンが２度連続して発生したときに
、チャンネル・ビット列に擬似的に同期パターンが現わ
れないようにするために採られる方法と同様の方法が、
また、同期ブロックの前または後に同期パターンが３度
発生しないようにする。Therefore, their purpose is to satisfy the d-rule and the d-rule, as well as the requirement to limit DC unbalance. A method similar to the method used to prevent a pseudo synchronization pattern from appearing in the channel bit string when the synchronization pattern occurs twice in succession is
Also, prevent the synchronization pattern from occurring three times before or after the synchronization block.

上述した方法はもちろん変調時やエンコード時にも適用
できる。ただ、この方法は逆の場合、即ち、復調時やデ
コード時に非常に一層簡素なものとなる。情報ビット・
ブロックに影響を与えることなく直流不平衡を制限でき
るので、分離ブロック間の情報は情報を復調するに際し
て重要ではない、加えて、変調器側でどのｍビット長の
データ・ビットがどのｎビット長の情報ビットに対応さ
せられるかを選択することは変調器についてのみでなく
復調器においても重要である。すなわち、このような選
択を行うと復調器の構成を複雑にする。磁気記録システ
ムにおいては、変調器及び復調器がともに装置内に内蔵
されているので、変調器が複雑になることも復調器が複
雑になることもともに問題がある。光学記録システムで
は、記録媒体が読み出し専用であるから利用者の装置は
復調器のみ含むだけでよい。そのため、光学記録システ
ムの場合では、変調器を複雑化せざるを得なくともでき
うるかぎり復調器の構成を簡略化することが特に重要で
ある。The method described above can of course be applied to modulation and encoding. However, this method is much simpler in the reverse case, ie, during demodulation and decoding. Information bit
Since the DC unbalance can be limited without affecting the blocks, the information between the separated blocks is not important when demodulating the information. The selection of which information bits to correspond to is important not only for the modulator but also for the demodulator. That is, making such a selection complicates the configuration of the demodulator. In a magnetic recording system, both a modulator and a demodulator are built into the device, so both the modulator and the demodulator are complicated. In optical recording systems, since the recording medium is read-only, the user's equipment need only include a demodulator. In the case of optical recording systems, it is therefore particularly important to simplify the construction of the demodulator as much as possible, even if this means making the modulator more complex.

第５図は復調器の一例を示す。この復調器は１４個の情
報ビットからなるブロックから、８個のデータ・ビット
からなるブロックを復調するものである。第５図Ａは復
調器のブロック図を示し、第５図Ｂはその回路の一部を
概略的に示す。この復調器はアンド・ゲート（１７−０
）〜（１７−５１）を有する。FIG. 5 shows an example of a demodulator. This demodulator demodulates a block of 8 data bits from a block of 14 information bits. FIG. 5A shows a block diagram of the demodulator, and FIG. 5B schematically shows part of its circuitry. This demodulator uses an AND gate (17-0
) to (17-51).

これらアンド・ゲート（１７−０）〜（１７−５１＞は
夫々１個またはそれ以上の入力端子を具備する。情報ブ
ロックの１４ビツトの１つが夫々の入力端子に供給され
る。これら入力端子は反転型または非反転型である。第
５図ＢはＣ，欄でこれがどのように実行されるかを示す
。第１欄は１４ビツト長の情報ブロックの最下位桁のビ
ット位置Ｃ１を示し、第１４欄は最小位桁のビット位置
ＣＩ　４を示す。間の第２〜１３欄は夫々ビット位置と
の関連で残り各桁を示す。ライン１０〜ｌｓ、は夫々、
アンド・ゲートの番号に対応する。すなわち、ライン！
。はアンド・ゲート（１７−０）の入力端子に対応し、
ライン１１はアンド・ゲート（１７−１）の入力端子に
対応する。These AND gates (17-0) to (17-51> each have one or more input terminals. One of the 14 bits of the information block is applied to each input terminal. These input terminals are Figure 5B shows how this is done in columns C. The first column shows the least significant bit position C1 of a 14-bit long information block; The 14th column shows the bit position CI 4 of the least significant digit.The 2nd to 13th columns in between each show the remaining digits in relation to the bit position.Lines 10 to ls, respectively,
Corresponds to the number of the AND gate. In other words, the line!
. corresponds to the input terminal of the AND gate (17-0),
Line 11 corresponds to the input terminal of the AND gate (17-1).

他も同様である。第ｉ欄のラインｌｊに符号１があると
、それは非反転入力端子を介して第１番目のビット位置
Ｂ、の内容が第ｊ番目のアンド・ゲー　ト（１７）に供
給されることを意味する。第ｉ４１のライン２ｊに符号
Ｏがあると、それは反転入力端子を介して第１番目のビ
ット位置Ｃｉが第ｊ番目のアンド・ゲート（１７）に供
給されることを意味する。この結果、アンド・ゲート（
１７−０）の反転入力端子は第１番目のビット位置ＣＩ
に接続され、非反転入力端子は第４番目のビット位置Ｃ
４に接続される（ライン２゜）。またアンド・ゲート（
１７−１）の非反転入力端子は第３番目のビット位置Ｃ
１に接続される（ラインＩ！、Ｉ）。他についても同様
である。The same applies to others. The code 1 in line lj of the i-th column means that the content of the first bit position B, via the non-inverting input terminal, is fed to the j-th AND gate (17). do. The symbol O on the i41st line 2j means that the first bit position Ci is supplied to the jth AND gate (17) via the inverting input terminal. This results in an and gate (
The inverting input terminal of 17-0) is the first bit position CI
and the non-inverting input terminal is connected to the fourth bit position C
4 (line 2°). Also, and gate (
The non-inverting input terminal of 17-1) is at the third bit position C.
1 (line I!, I). The same applies to others.

復調器はさらに８個のオア・ゲート（１８−１）〜（１
８−８）を有する。これらオア・ゲー１−　（１Ｂ−１
）〜（１８−８）の入力端子はアンド・ゲート（１７−
０）〜（１７−５１）に接続されている。第５図ＡはＡ
、欄でこのことがどのように実現されているかを示す。The demodulator further includes eight OR gates (18-1) to (1
8-8). These or game 1- (1B-1
) to (18-8) are AND gates (17-
0) to (17-51). Figure 5 A is A
, we show how this is achieved in the column .

Ａ１欄はオア・ゲー）　（１８−１）に対応する。Ａ２
欄はオア・ゲート（１８−２）に対応する。そして、Ａ
、欄以降も同様であり、最後にＡ８欄はオア・ゲート（
１８−８）に対応する。第ｊ番目のＡｔ欄の文字Ａは、
アンド・ゲート（１７−ｊ）がオア・ゲート（１Ｂ−ｉ
）に接続されていることを示す。Column A1 corresponds to (18-1) (or game). A2
The column corresponds to the or gate (18-2). And A
, the same goes for the following columns, and finally column A8 is the or gate (
18-8). The letter A in the jth At column is
AND gate (17-j) is OR gate (1B-i
).

アンド・ゲート（ＩＴ−５０）　、　（１７−５１）に
ついては回路構成かつぎのように変更される。アンド・
ゲー）　（１７−５０）　、　（１７−５１）の夫々の
反転出力端子が夫り他のアンド・ゲート（１９）の入力
端子に接続される。The circuit configuration of the AND gate (IT-50) and (17-51) is changed as shown below. and·
The inverting output terminals of the AND gates (17-50) and (17-51) are respectively connected to the input terminals of the other AND gate (19).

オア・ゲート（１８−４）の出力端子はアンド・ゲート
（１９）の他の入力端子に接続される。The output terminal of the OR gate (18-4) is connected to the other input terminal of the AND gate (19).

オア・ゲート（１８−１）　、　（１Ｂ−２）　、　（
１８−３）　、　（１８−５）　。Or Gate (18-1), (1B-2), (
18-3), (18-5).

（１８−８）の出力端子及びアンド・ゲート（１９）の
出力端子は夫々出力端子（２０−ｉ）に接続されている
。そして、この復号された８ビツト長のデータ・ブロッ
クはこの出力端子からパラレル・データとして取り出さ
れる。The output terminal of (18-8) and the output terminal of AND gate (19) are respectively connected to the output terminal (20-i). This decoded 8-bit data block is then taken out as parallel data from this output terminal.

第５図Ａで示される復調は、いわゆるＰＰＬＡ　（フィ
ールド・プログラマブル・ロジック・アレイ）でかえる
ことができる。例えばシングネティックス・バイポーラ
ＰＰＬＡ８２Ｓ１００／８２Ｓ１０１を用いうる。The demodulation shown in FIG. 5A can be modified with a so-called PPLA (Field Programmable Logic Array). For example, Synnetics bipolar PPLA82S100/82S101 can be used.

第５図で示されるテーブルはこのアレイゆえにプログラ
マブルである。The table shown in FIG. 5 is programmable because of this array.

第５図で示される復調器はその簡略さゆえに、読み取り
専用の光学記録システムに大変好適である。Due to its simplicity, the demodulator shown in FIG. 5 is well suited for read-only optical recording systems.

同期ブロックは、第６図に示す回路によって検出される
。伝送された信号または再生された記録信号は入力端子
（２１）に供給される。この信号はＭＲＺ−Ｍフォーマ
ットのものである。この信号はオア・ゲー１−　（２２
）の第１入力端子に直接に供給されるとともに、遅延素
子（２３）を介してオア・ゲート（２２）の第２入力端
子に供給されている。そうすると、いわゆるＮＲＺ−１
信号がオア・ゲート（２３）の出力端子から出力される
。オア・ゲート（２３）の出力端子はシフトレジスタ（
２４）の入力端子に接続されている。このシフトレジス
タ（２４）は多数のビット・セルからなる。そして、こ
れらビット・セルは夫々タップを具備する。ビット・セ
ルの個数は同期ブロックを構成するビットの個数と等し
い、上述の例では、系列ｔｏｏｏｏｏｏｏｏｏｏｉｏｏ
ｏｏｏ。Synchronous blocks are detected by the circuit shown in FIG. The transmitted signal or the reproduced recorded signal is supplied to the input terminal (21). This signal is in MRZ-M format. This signal is or game 1- (22
) is supplied directly to the first input terminal of the OR gate (22) via the delay element (23). Then, the so-called NRZ-1
A signal is output from the output terminal of the OR gate (23). The output terminal of the OR gate (23) is the shift register (
24). This shift register (24) consists of a number of bit cells. Each of these bit cells is provided with a tap. In the above example, the number of bit cells is equal to the number of bits making up the synchronization block, the sequence toooooooooooooo
ooooo.

００００１を記録できるようにするために２３個のビッ
ト・セルを持つ。夫々のタップはアンド・ゲート（２５
）の入力端子に接続されている。アンド・・ゲート（２
５）の入力端子は反転型または非反転型である。It has 23 bit cells to be able to record 00001. Each tap is an and gate (25
) is connected to the input terminal. And...gate (2
The input terminal of 5) is an inverting type or a non-inverting type.

同期系列がアンド・ゲー）　（２５）の入力に供給され
たときには、このアンド・ゲート（２５）の出力端子（
２６）から信号が出力される。この信号は同期パターン
の検出信号として用いることができる。この検出信号に
基いて、ビット系列は夫々（ｎ＋＋ｎｚ）ビット長のブ
ロックに分割される。これら分割されたチャンネル・ブ
ロックは他のシフトレジスタにおいて順次シフトされる
。上位ｎ１桁のビットはパラレル・データとして読み出
され、第５囚人に示すようにアンド・ゲー）　（１７）
の入力端子に転送される。下位１１桁のビットは復調で
は用いられない。When the synchronization sequence is supplied to the input of the AND gate (25), the output terminal (
A signal is output from 26). This signal can be used as a synchronization pattern detection signal. Based on this detection signal, the bit sequence is divided into blocks each having a length of (n++nz) bits. These divided channel blocks are sequentially shifted in other shift registers. The upper n1 digit bits are read out as parallel data, and as shown in the fifth prisoner (and game) (17)
is transferred to the input terminal of The lower 11 bits are not used in demodulation.

コード化された信号は、例えば、光学記録媒体に記録さ
れる。この信号は第１図Ｂで示すような形をしている。The coded signal is recorded, for example, on an optical recording medium. This signal has the form shown in FIG. 1B.

この信号は螺旋状の軌跡で記録媒体に記録されてい（。This signal is recorded on the recording medium in a spiral trajectory (.

この情報形態は、例えば第７図に示すような多数のスー
パ・ブロックの系列からなる。スーパ・ブロックＳＢム
は同期ブロック５ＹＮ１　と多数の（本例では３３個の
）チャンネル・ブロックとからなる。同期ブロックＳＹ
Ｎ。This information form consists of a series of multiple super blocks as shown in FIG. 7, for example. The super block SB consists of a synchronization block 5YN1 and a large number (33 in this example) of channel blocks. Synchronous block SY
N.

は第４図に示すように構成される。チャンネル・プロ７
りＢ　Ｃ１＋　Ｂ　Ｃｔ、”　”　Ｂ　Ｃ３３は夫々（
ｎ、＋ｎｚ）ビットからなる。“１″のチャンネル・ビ
ットは記録媒体においである遷移として表わされる。is constructed as shown in FIG. channel pro 7
ri B C1+ B Ct, "" B C33 are respectively (
n, +nz) bits. A channel bit of "1" is represented as a transition in the recording medium.

例えば、ビット無しからビット有りの状態への遷移とし
てである。“Ｏｎのチャンネル・ビットは記録媒体にお
いて無遷移の状態としてあられされる。螺旋情報トラッ
クは要素をなすセル、即ち、ビット・セルに細分割され
る。記録媒体上でこれらビット・セルは空間的構造を形
成する。この構造はチャンネル・ビットのビット時間間
隔への細分化に対応する。For example, as a transition from a state with no bits to a state with bits. “On” channel bits appear as transitionless states on the recording medium. The spiral information track is subdivided into constituent cells, or bit cells. On the recording medium, these bit cells are spatially divided into A structure is formed, which corresponds to the subdivision of channel bits into bit time intervals.

情報ビット及び分離ビットの内容と無関係に、多数の細
部が記録媒体において識別される。この記録媒体におい
て、ｋ規則は、２個の隣り合う遷移間の最大距離が（ｋ
＋１）ビット・セルの長さであることを意味する。最も
長いビット（ビットなし部分）はそれゆえ（ｋ＋１）ビ
ット・セルからなる。ｄ規則は２個の隣り合う遷移間の
最小距離が（ｄ＋１）ビット・セルの長さであることを
意味する。さらに、規則正しい間隔ごとに、最長のビッ
トなし部分の後または前に最長のビットがある。この形
態は同期部の部分である。Regardless of the content of the information bits and separation bits, numerous details are identified in the recording medium. In this recording medium, the k rule means that the maximum distance between two adjacent transitions is (k
+1) bit cell length. The longest bit (the part with no bits) therefore consists of (k+1) bit cells. The d rule means that the minimum distance between two adjacent transitions is (d+1) bit cell length. Additionally, at every regular interval, there is a longest bit after or before the longest no-bit portion. This form is part of the synchronization section.

別の例においては、ｋ＝１０．ｄ＝２そしてスーパ・ブ
ロックＳＢｉが５８８個のチャンネル・ビット・セルか
らなる。このスーパ・ブロックＳＢ。In another example, k=10. d=2 and super block SBi consists of 588 channel bit cells. This super block SB.

は２７　（１４＋　３　）ビット・セルの同期ブロック
と３３個のチャンネル・ブロックとからなる。チャンネ
ル・ブロックは夫々（１４＋３）個のチャンネル・ビッ
トセルを有する。consists of a synchronization block of 27 (14+3) bit cells and 33 channel blocks. Each channel block has (14+3) channel bit cells.

なお、本発明をアナログ信号をデジタル信号に変換する
変換回路や、再生装置に適用しうることはもちろんであ
る。It goes without saying that the present invention can be applied to a conversion circuit that converts an analog signal into a digital signal and a playback device.

即ち、変調器、伝送路例えば光学記録媒体及び復調器は
一体であるシステムの一部を構成する。That is, the modulator, the transmission path, such as the optical recording medium, and the demodulator form part of an integrated system.

このシステムは、例えばアナログ情報（音楽、スピーチ
）をデジタル情報に変換するものである。This system converts, for example, analog information (music, speech) into digital information.

このデジタル情報は光学記録媒体に記録される。This digital information is recorded on an optical recording medium.

記録媒体やそのコピーに記録されている情報は、その記
録媒体に記録された情報を再生するのに適した装置によ
って再生されうる。Information recorded on a recording medium or a copy thereof can be reproduced by a device suitable for reproducing information recorded on the recording medium.

この場合、この変換回路は、具体的には、記録すべきア
ナログ信号（音楽、スピーチ）を予め定められたパター
ン（ソース・コーディング）のデジタル信号に変換する
ために、アナログ／デジタル変換器を有する。さらに、
この変換回路においては、デジタル信号が記録媒体から
読み取るときに発生するエラーを信号を再生する装置中
で訂正できるようにするためのフォーマットに、変換さ
れる。このような目的に好適なエラー訂正システムはす
でにソニー株式会社が提案している（特願昭５５−６７
６０８号）。In this case, this conversion circuit in particular comprises an analog/digital converter in order to convert the analog signal to be recorded (music, speech) into a digital signal of a predetermined pattern (source coding). . moreover,
In this conversion circuit, the digital signal is converted into a format that allows errors that occur when reading from the recording medium to be corrected in a device that reproduces the signal. An error correction system suitable for this purpose has already been proposed by Sony Corporation (Japanese Patent Application No. 55-67).
No. 608).

エラー訂正されたデジタル信号は、こののち、媒体の特
性に好適なデジタル信号に変換するために、上述の変調
器に供給される。さらに、同期パターンが供給され、こ
の信号は適切なフレーム・パターンとされる。このよう
にして得られた信号は、例えばレーザのコントロール信
号（ＮＲＺ−Ｍフォーマット）を得るために用いられ・
る−・このコントロール信号によって、予め定められた
ビットの有無の系列としての螺旋形の情報態様を記録媒
体に適用しうる。The error-corrected digital signal is then fed to the above-mentioned modulator for conversion into a digital signal suitable for the characteristics of the medium. Additionally, a synchronization pattern is provided and this signal is placed in the appropriate frame pattern. The signal obtained in this way is used, for example, to obtain a laser control signal (NRZ-M format).
- This control signal makes it possible to apply a spiral information format to the recording medium as a predetermined sequence of presence/absence of bits.

この記録媒体やそのコピーは、記録媒体から得られた情
報ビットを再生するための装置に読み取られる。この目
的を達成するために、この装置は変調器、エラー訂正シ
ステムのデコーダ及び変換回路に供給されたアナログ信
号の複製物を再生するためのアナログ／デジタル変換器
とを有する。This recording medium or a copy thereof is read by a device for reproducing the information bits obtained from the recording medium. To achieve this purpose, the device comprises a modulator, a decoder of an error correction system and an analog/digital converter for regenerating a replica of the analog signal supplied to the conversion circuit.

なお、このデコーダについてはすでに詳細に説明した。Note that this decoder has already been described in detail.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明に適用される２値打号の２値打号変換方
法の例の説明に供する線図、第２図は本発明に適用され
る２値打号の２値打号変換方法の他の例の説明に供する
線図、第３図は第１図例の説明に供するフローチャート
、第４図はチャンネル・ビット系列を復調するときに用
いる同期ブロックの一例を示す線図、第５図は本発明復
号装置の一実施例を示す線図、第６図は同期ビット系列
を検出する回路例を示す構成図、第７図は本発明に適用
される２値打号の２値打号変換方法のフレーム・フォー
マット例を示す線図である。 （１７−０）　、　（１７−１）・・・・（１７−５１
）は夫々アンド・ゲート、（１Ｂ−１）　、　（１８−
２）・・・・（１８−８）は夫々オア・ゲート、（１９
）はアンド・ゲート、（２０−１）　、　（２０−２）
・・・・（２０−８）は出力端子である。 代 理 人 松 隈 秀 盛 第 図 第４図 第６図 第３図 一一−５ＢＣｉ　−一一 第２図 箒７図FIG. 1 is a diagram illustrating an example of a method for converting a binary stroke symbol to a binary stroke symbol, which is applied to the present invention, and FIG. 2 is a diagram showing another method for converting a binary stroke symbol to a binary stroke symbol, which is applied to the present invention. FIG. 3 is a flow chart for explaining the example in FIG. 1, FIG. 4 is a diagram showing an example of a synchronization block used when demodulating a channel bit sequence, and FIG. A diagram showing an embodiment of the invention decoding device, FIG. 6 is a configuration diagram showing an example of a circuit for detecting a synchronized bit sequence, and FIG. 7 is a frame of a method of converting a binary code to a binary code applied to the present invention. - It is a diagram showing a format example. (17-0), (17-1)...(17-51
) are and gates, (1B-1) and (18-
2)...(18-8) are or gate, (19
) is an and gate, (20-1), (20-2)
...(20-8) is an output terminal. Agent Hidemori Matsukuma Figure 4 Figure 6 Figure 3 Figure 11-5 BCi - 11 Figure 2 Broom Figure 7

Claims (1)

【特許請求の範囲】[Claims] ｍビットから成るデータブロックから、“１”のチャン
ネルビットは連続するｄ（ｄ≧１）個以上の“０”のチ
ャンネルビットにより分離されると共に“０”のチャン
ネルビットの連続個数がｋ個以内に設定されたｎ＿１チ
ャンネルビット（但しｎ＿１＞ｍ）から成る情報ブロッ
クが形成され、及びｎ＿２チャンネルビットから成る分
離ブロックが各々の情報ブロック間に配設され、上記分
離ブロックは隣接する情報ブロックの上記分離ブロック
を介した連結部において上記“１”のチャンネルビット
を連続するｄ個以上の“０”のチャンネルビットによっ
て分離すると共に“０”のチャンネルビットの連続個数
をｋ個以内とする複数個の該当分離ブロックの中から選
択され、なおかつ連続して成る上記情報ブロック及び分
離ブロックの直流平衡を低減させる分離ブロックが選択
され、更に所定位置に同期信号が配設されて成る２値符
号系列を復号する復号装置において、上記同期信号を検
出する手段と、該検出された同期信号に基づいて上記２
値符号系列を上記情報ブロックと上記分離ブロックから
なるｎ＿１＋ｎ＿２チャンネルビット長のチャンネルブ
ロックに区分する手段と、該チャンネルブロックの上位
ｎ＿１チャンネルビットを上記ｍビットからなるデータ
ブロックに変換する手段とを有することを特徴とする２
値符号復号装置。From a data block consisting of m bits, a “1” channel bit is separated by d (d≧1) or more consecutive “0” channel bits, and the number of consecutive “0” channel bits is within k. An information block is formed consisting of n_1 channel bits (where n_1>m) set to At the connection part via the separation block, the "1" channel bit is separated by d or more consecutive "0" channel bits, and the number of consecutive "0" channel bits is within k. Decoding a binary code sequence in which a separation block that reduces the DC balance of the information block and the separation block that are selected from the corresponding separation blocks and that are continuous, and further has a synchronization signal arranged at a predetermined position. a decoding device that detects the synchronization signal;
The method further comprises means for dividing the value code sequence into channel blocks having a length of n_1+n_2 channel bits, each consisting of the above information block and the above separation block, and means for converting the upper n_1 channel bits of the channel block into a data block consisting of the above m bits. 2 characterized by
Value code decoding device.