JP6842271B2 - 電源回路及び半導体記憶装置 - Google Patents
電源回路及び半導体記憶装置 Download PDFInfo
- Publication number
- JP6842271B2 JP6842271B2 JP2016199171A JP2016199171A JP6842271B2 JP 6842271 B2 JP6842271 B2 JP 6842271B2 JP 2016199171 A JP2016199171 A JP 2016199171A JP 2016199171 A JP2016199171 A JP 2016199171A JP 6842271 B2 JP6842271 B2 JP 6842271B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- period
- voltage monitoring
- unit
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Description
ディープパワーダウン信号DPPは、メモリセルアレイ101に対して小電力読出を行う場合にはパワーダウンモードを示し、小電力読出を行わない場合にはスタンバイモードを示す。
論理レベル0を有する。
14 分圧回路
15 コンパレータ
18 タイミング制御回路
100 電源部
101 メモリセルアレイ
102 ロウデコーダ
300 電源回路
NS1〜NS4 トランジスタ
STP 電流遮断回路
Claims (13)
- 電源電圧を昇圧した昇圧電圧を生成して出力するチャージポンプ部を含む電源回路であって、
前記昇圧電圧を分圧した分圧電圧と所定の参照電圧との電圧の大きさの比較判定をなす電圧監視部と、
前記比較判定の結果、前記分圧電圧が前記参照電圧以下である場合には前記チャージポンプ部を動作させる一方、前記比較判定の結果、前記分圧電圧の方が前記参照電圧より大きい場合には前記チャージポンプ部の動作を停止させるチャージポンプ制御部と、
省電力動作を促すパワーダウンモード又は前記省電力動作を行わないスタンバイモードを示す第1の動作モード信号を受け、前記第1の動作モード信号が前記パワーダウンモードを示す場合に、前記電圧監視部を間欠的に停止させる電圧監視制御部と、を有し、
前記電圧監視制御部は、前記第1の動作モード信号が前記スタンバイモードから前記パワーダウンモードに遷移した時点から、最初に前記分圧電圧が前記参照電圧より大きな電圧に遷移した時点までの初期昇圧期間の間は前記電圧監視部を常時動作させ、前記初期昇圧期間以降は、前記電圧監視部を間欠的に停止させ、
前記電圧監視制御部は、前記初期昇圧期間以降、所定周期毎に、所定の活性期間の間だけ前記電圧監視部を動作させ、前記活性期間以外の期間は前記電圧監視部を停止させ、
前記電圧監視部は、前記昇圧電圧を分圧して前記分圧電圧を生成する分圧回路と、前記分圧電圧と前記参照電圧との電圧の大きさの比較判定をなすコンパレータと、を含み、前記電圧監視制御部は、前記初期昇圧期間以降、前記活性期間以外の期間中は前記分圧回路及び前記コンパレータの内部に流れる電流を遮断する電流遮断回路を含み、
前記所定周期は、前記昇圧電圧の電圧値が所定の目標電圧以上となっている状態で、前記チャージポンプ部が動作状態から停止状態に遷移した時点から、前記昇圧電圧の電圧値が前記昇圧電圧の供給先の負荷の許容最小電圧まで低下するのに掛かる時間よりも長時間を有し、前記活性期間は、前記参照電圧より高電圧の状態にある前記分圧電圧が前記参照電圧より低い状態に遷移した場合にその遷移時点から、前記チャージポンプ部の昇圧動作によって前記分圧電圧の電圧値を前記参照電圧に到らせるまでに掛かる時間と、前記分圧回路における回路遅延時間と、を加算した時間以上の期間を有することを特徴とする電源回路。 - 電源電圧を昇圧した昇圧電圧を生成して出力するチャージポンプ部を含む電源回路であって、
前記昇圧電圧を分圧した分圧電圧と所定の参照電圧との電圧の大きさの比較判定をなす電圧監視部と、前記比較判定の結果、前記分圧電圧が前記参照電圧以下である場合には前記チャージポンプ部を動作させる一方、前記比較判定の結果、前記分圧電圧の方が前記参照電圧より大きい場合には前記チャージポンプ部の動作を停止させるチャージポンプ制御部と、省電力動作を促すパワーダウンモード又は前記省電力動作を行わないスタンバイモードを示す第1の動作モード信号を受け、前記第1の動作モード信号が前記パワーダウンモードを示す場合に、前記電圧監視部を間欠的に停止させる電圧監視制御部と、を有し、
前記電圧監視制御部は、前記第1の動作モード信号が前記スタンバイモードから前記パワーダウンモードに遷移した時点から、最初に前記分圧電圧が前記参照電圧より大きな電圧に遷移した時点までの初期昇圧期間の間は前記電圧監視部を常時動作させ、前記初期昇圧期間以降は、前記電圧監視部を間欠的に停止させ、
前記電圧監視制御部は、前記初期昇圧期間以降、所定周期毎に、所定の活性期間の間だけ前記電圧監視部を動作させ、前記活性期間以外の期間は前記電圧監視部を停止させ、
前記電圧監視制御部は、低速モード又は高速モードを表す第2の動作モード信号を受け、前記第2の動作モード信号が前記低速モードを表す場合には、前記初期昇圧期間以降、前記所定周期毎に、前記活性期間の間だけ前記電圧監視部を動作させる一方、前記第2の動作モード信号が前記高速モードを表す場合には前記電圧監視部を常時動作させることを特徴とする電源回路。 - 電源電圧を昇圧した昇圧電圧を生成して出力するチャージポンプ部を含む電源回路であって、
前記昇圧電圧を分圧した分圧電圧と所定の参照電圧との電圧の大きさの比較判定をなす電圧監視部と、前記比較判定の結果、前記分圧電圧が前記参照電圧以下である場合には前記チャージポンプ部を動作させる一方、前記比較判定の結果、前記分圧電圧の方が前記参照電圧より大きい場合には前記チャージポンプ部の動作を停止させるチャージポンプ制御部と、省電力動作を促すパワーダウンモード又は前記省電力動作を行わないスタンバイモードを示す第1の動作モード信号を受け、前記第1の動作モード信号が前記パワーダウンモードを示す場合に、前記電圧監視部を間欠的に停止させる電圧監視制御部と、を有し、
前記電圧監視制御部は、前記第1の動作モード信号が前記スタンバイモードから前記パワーダウンモードに遷移した時点から、最初に前記分圧電圧が前記参照電圧より大きな電圧に遷移した時点までの初期昇圧期間の間は前記電圧監視部を常時動作させ、前記初期昇圧期間以降は、前記電圧監視部を間欠的に停止させ、
前記電圧監視制御部は、前記初期昇圧期間以降、所定周期毎に、所定の活性期間の間だけ前記電圧監視部を動作させ、前記活性期間以外の期間は前記電圧監視部を停止させ、
前記電圧監視制御部は、低速モード又は高速モードを表す第2の動作モード信号を受け、前記第2の動作モード信号が前記低速モードを表す場合には、前記初期昇圧期間以降、前記所定周期毎に、前記活性期間の間だけ前記電圧監視部を動作させる一方、前記第2の動作モード信号が前記高速モードを表す場合には前記所定周期よりも短い周期毎に、前記活性期間の間だけ前記電圧監視部を動作させることを特徴とする電源回路。 - 電源電圧を昇圧した昇圧電圧を生成して出力するチャージポンプ部を含む電源回路であって、
前記昇圧電圧を分圧した分圧電圧と所定の参照電圧との電圧の大きさの比較判定をなす電圧監視部と、前記比較判定の結果、前記分圧電圧が前記参照電圧以下である場合には前記チャージポンプ部を動作させる一方、前記比較判定の結果、前記分圧電圧の方が前記参照電圧より大きい場合には前記チャージポンプ部の動作を停止させるチャージポンプ制御部と、省電力動作を促すパワーダウンモード又は前記省電力動作を行わないスタンバイモードを示す第1の動作モード信号を受け、前記第1の動作モード信号が前記パワーダウンモードを示す場合に、前記電圧監視部を間欠的に停止させる電圧監視制御部と、を有し、
前記電圧監視制御部は、前記第1の動作モード信号が前記スタンバイモードから前記パワーダウンモードに遷移した時点から、最初に前記分圧電圧が前記参照電圧より大きな電圧に遷移した時点までの初期昇圧期間の間は前記電圧監視部を常時動作させ、前記初期昇圧期間以降は、前記電圧監視部を間欠的に停止させ、
前記電圧監視制御部は、前記初期昇圧期間以降、所定周期毎に、所定の活性期間の間だけ前記電圧監視部を動作させ、前記活性期間以外の期間は前記電圧監視部を停止させ、
周囲の温度を検出し前記温度が所定温度よりも高い高温状態にあるのか、或いは所定温度以下の適温状態にあるのかを示す高温検知信号を生成する高温センサを含み、前記高温検知信号が前記適温状態を示す場合には前記初期昇圧期間以降、前記所定周期毎に、前記活性期間の間だけ前記電圧監視部を動作させる一方、前記高温検知信号が前記高温状態を示す場合には前記電圧監視部を常時動作させることを特徴とする電源回路。 - 電源電圧を昇圧した昇圧電圧を生成して出力するチャージポンプ部を含む電源回路であって、
前記昇圧電圧を分圧した分圧電圧と所定の参照電圧との電圧の大きさの比較判定をなす電圧監視部と、前記比較判定の結果、前記分圧電圧が前記参照電圧以下である場合には前記チャージポンプ部を動作させる一方、前記比較判定の結果、前記分圧電圧の方が前記参照電圧より大きい場合には前記チャージポンプ部の動作を停止させるチャージポンプ制御部と、省電力動作を促すパワーダウンモード又は前記省電力動作を行わないスタンバイモードを示す第1の動作モード信号を受け、前記第1の動作モード信号が前記パワーダウンモードを示す場合に、前記電圧監視部を間欠的に停止させる電圧監視制御部と、を有し、
前記電圧監視制御部は、前記第1の動作モード信号が前記スタンバイモードから前記パワーダウンモードに遷移した時点から、最初に前記分圧電圧が前記参照電圧より大きな電圧に遷移した時点までの初期昇圧期間の間は前記電圧監視部を常時動作させ、前記初期昇圧期間以降は、前記電圧監視部を間欠的に停止させ、
前記電圧監視制御部は、前記初期昇圧期間以降、所定周期毎に、所定の活性期間の間だけ前記電圧監視部を動作させ、前記活性期間以外の期間は前記電圧監視部を停止させ、
周囲の温度を検出し前記温度が所定温度よりも高い高温状態にあるのか、或いは所定温度以下の適温状態にあるのかを示す高温検知信号を生成する高温センサを含み、前記高温検知信号が前記適温状態を示す場合には前記初期昇圧期間以降、前記所定周期毎に、前記活性期間の間だけ前記電圧監視部を動作させる一方、前記高温検知信号が前記高温状態を示す場合には前記所定周期よりも短い周期毎に、前記活性期間の間だけ前記電圧監視部を動作させることを特徴とする電源回路。 - 前記電圧監視制御部は、低速モード又は高速モードを表す第2の動作モード信号を受け、前記第2の動作モード信号が前記低速モードを表す場合には、前記初期昇圧期間以降、前記所定周期毎に、前記活性期間の間だけ前記電圧監視部を動作させる一方、前記第2の動作モード信号が前記高速モードを表す場合には前記電圧監視部を常時動作させることを特徴とする請求項4又は5に記載の電源回路。
- 前記電圧監視制御部は、低速モード又は高速モードを表す第2の動作モード信号を受け、前記第2の動作モード信号が前記低速モードを表す場合には、前記初期昇圧期間以降、前記所定周期毎に、前記活性期間の間だけ前記電圧監視部を動作させる一方、前記第2の動作モード信号が前記高速モードを表す場合には前記所定周期よりも短い周期毎に、前記活性期間の間だけ前記電圧監視部を動作させることを特徴とする請求項4又は5に記載の電源回路。
- 前記電圧監視部は、
前記昇圧電圧を分圧して前記分圧電圧を生成する分圧回路と、
前記分圧電圧と前記参照電圧との電圧の大きさの比較判定をなすコンパレータと、を含み、
前記電圧監視制御部は、
前記初期昇圧期間以降、前記活性期間以外の期間中は前記分圧回路及び前記コンパレータの内部に流れる電流を遮断する電流遮断回路を含むことを特徴とする請求項2〜7のいずれか1に記載の電源回路。 - 前記所定周期は、前記昇圧電圧の電圧値が所定の目標電圧以上となっている状態で、前記チャージポンプ部が動作状態から停止状態に遷移した時点から、前記昇圧電圧の電圧値が前記昇圧電圧の供給先の負荷の許容最小電圧まで低下するのに掛かる時間よりも長時間を有し、
前記活性期間は、前記参照電圧より高電圧の状態にある前記分圧電圧が前記参照電圧より低い状態に遷移した場合にその遷移時点から、前記チャージポンプ部の昇圧動作によって前記分圧電圧の電圧値を前記参照電圧に到らせるまでに掛かる時間と、前記分圧回路における回路遅延時間と、を加算した時間以上の期間を有することを特徴とする請求項8に記載の電源回路。 - 前記昇圧電圧を降圧して降圧電圧を生成して出力する降圧回路を含むことを特徴とする請求項1〜9のいずれか1に記載の電源回路。
- 電源電圧を昇圧した昇圧電圧を生成するチャージポンプ部を含む電源回路と、複数のワード線と前記ワード線の各々に交叉する複数のビット線との交叉部にメモリセルが形成されているメモリセルアレイと、前記昇圧電圧に基づき前記ワード線の各々に選択電圧を供給するロウデコーダと、を含む半導体記憶装置であって、
前記電源回路は、
前記昇圧電圧を分圧した分圧電圧と所定の参照電圧との電圧の大きさの比較判定をなす電圧監視部と、
前記比較判定の結果、前記分圧電圧が前記参照電圧以下である場合には前記チャージポンプ部を動作させる一方、前記比較判定の結果、前記分圧電圧の方が前記参照電圧より大きい場合には前記チャージポンプ部の動作を停止させるチャージポンプ制御部と、
省電力動作を促すパワーダウンモード又は前記省電力動作を行わないスタンバイモードを示す第1の動作モード信号を受け、前記第1の動作モード信号が前記パワーダウンモードを示す場合に、記電圧監視部を間欠的に停止させる電圧監視制御部と、を有し、
前記電圧監視制御部は、前記第1の動作モード信号が前記スタンバイモードから前記パワーダウンモードに遷移した時点から、最初に前記分圧電圧が前記参照電圧より大きな電圧に遷移した時点までの初期昇圧期間の間は前記電圧監視部を常時動作させ、前記初期昇圧期間以降は、前記電圧監視部を間欠的に停止させ、
前記電圧監視制御部は、前記初期昇圧期間以降、所定周期毎に、所定の活性期間の間だけ前記電圧監視部を動作させ、前記活性期間以外の期間は前記電圧監視部を停止させ、
前記電圧監視制御部は、低速モード又は高速モードを表す第2の動作モード信号を受け、前記第2の動作モード信号が前記低速モードを表す場合には、前記初期昇圧期間以降、前記所定周期毎に、前記活性期間の間だけ前記電圧監視部を動作させる一方、前記第2の動作モード信号が前記高速モードを表す場合には前記電圧監視部を常時動作させることを特徴とする半導体記憶装置。 - 前記昇圧電圧を降圧して降圧電圧を生成し、前記降圧電圧を前記ロウデコーダに供給する降圧回路を含むことを特徴とする請求項11に記載の半導体記憶装置。
- 前記ロウデコーダは、前記ワード線を選択する選択信号に応じて前記ワード線に選択電圧を供給するドライバを含み、
前記ドライバは、前記降圧電圧を受けて動作する複数のpチャネルMOS型のトランジスタを含み、前記トランジスタ各々のnウェル領域には前記昇圧電圧が印加されていることを特徴とする請求項12に記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016199171A JP6842271B2 (ja) | 2016-10-07 | 2016-10-07 | 電源回路及び半導体記憶装置 |
CN201710913036.2A CN107919144B (zh) | 2016-10-07 | 2017-09-29 | 电源电路以及半导体存储装置 |
US15/726,387 US10096367B2 (en) | 2016-10-07 | 2017-10-06 | Power supply circuit and semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016199171A JP6842271B2 (ja) | 2016-10-07 | 2016-10-07 | 電源回路及び半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018061401A JP2018061401A (ja) | 2018-04-12 |
JP6842271B2 true JP6842271B2 (ja) | 2021-03-17 |
Family
ID=61829097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016199171A Active JP6842271B2 (ja) | 2016-10-07 | 2016-10-07 | 電源回路及び半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10096367B2 (ja) |
JP (1) | JP6842271B2 (ja) |
CN (1) | CN107919144B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11385707B2 (en) * | 2018-10-19 | 2022-07-12 | Mitsubishi Electric Corporation | Power-supply detection-circuit control method and circuit system |
US11374488B2 (en) | 2018-12-04 | 2022-06-28 | Micron Technology, Inc. | Multi-mode voltage pump and control |
JP6970769B2 (ja) * | 2020-02-18 | 2021-11-24 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
JP7165151B2 (ja) * | 2020-02-18 | 2022-11-02 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
CN113496718B (zh) * | 2020-04-07 | 2024-02-13 | 华邦电子股份有限公司 | 参考电压保持电路和具该电路的感测放大器电路 |
CN112002357B (zh) * | 2020-08-13 | 2023-09-26 | 长江存储科技有限责任公司 | 用于操作半导体器件的方法及半导体器件 |
CN114333950A (zh) * | 2020-09-30 | 2022-04-12 | 华邦电子股份有限公司 | 存储装置 |
US11443816B2 (en) | 2020-12-01 | 2022-09-13 | Micron Technology, Inc. | Managing digitally-controlled charge pump operation in a memory sub-system |
US11450355B1 (en) | 2021-05-03 | 2022-09-20 | Powerchip Semiconductor Manufacturing Corporation | Semiconductor memory with temperature dependence |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3705842B2 (ja) * | 1994-08-04 | 2005-10-12 | 株式会社ルネサステクノロジ | 半導体装置 |
JPH09120675A (ja) * | 1995-08-18 | 1997-05-06 | Hitachi Ltd | 半導体集積回路 |
JP4435203B2 (ja) * | 1997-02-27 | 2010-03-17 | 株式会社東芝 | 半導体集積回路装置 |
JP3487581B2 (ja) * | 1998-09-22 | 2004-01-19 | シャープ株式会社 | 電源回路それを用いた表示装置及び電子機器 |
JP2000306380A (ja) * | 1999-04-22 | 2000-11-02 | Hitachi Ltd | 半導体集積回路装置 |
JP2001028189A (ja) * | 1999-07-13 | 2001-01-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002258955A (ja) * | 2001-02-27 | 2002-09-13 | Toshiba Corp | 半導体装置 |
JP2005020971A (ja) | 2003-06-30 | 2005-01-20 | Nec Kansai Ltd | 電源回路 |
JP2006203960A (ja) * | 2005-01-18 | 2006-08-03 | Renesas Technology Corp | 半導体装置 |
JP4908064B2 (ja) * | 2005-08-19 | 2012-04-04 | 株式会社東芝 | 半導体集積回路装置 |
JP2009020641A (ja) * | 2007-07-11 | 2009-01-29 | Panasonic Corp | 出力回路 |
JP2011193579A (ja) * | 2010-03-12 | 2011-09-29 | Elpida Memory Inc | 半導体装置 |
JP2013080535A (ja) * | 2011-10-03 | 2013-05-02 | Toshiba Corp | 半導体記憶装置 |
CN104464788B (zh) * | 2014-12-30 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 分压电路、操作电压的控制电路及存储器 |
JP2016157505A (ja) * | 2015-02-26 | 2016-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2016
- 2016-10-07 JP JP2016199171A patent/JP6842271B2/ja active Active
-
2017
- 2017-09-29 CN CN201710913036.2A patent/CN107919144B/zh active Active
- 2017-10-06 US US15/726,387 patent/US10096367B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN107919144A (zh) | 2018-04-17 |
CN107919144B (zh) | 2023-09-29 |
US10096367B2 (en) | 2018-10-09 |
US20180102175A1 (en) | 2018-04-12 |
JP2018061401A (ja) | 2018-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6842271B2 (ja) | 電源回路及び半導体記憶装置 | |
JP4738347B2 (ja) | 半導体装置及び半導体装置の制御方法 | |
JP3583703B2 (ja) | 半導体装置 | |
US20070024349A1 (en) | Semiconductor device having internal power supply voltage generation circuit | |
JP5087670B2 (ja) | 電圧発生回路 | |
JP2006148858A (ja) | パワーオンリセット回路 | |
JP2004139594A (ja) | 内部供給電圧のパワーアップ傾きを制御するための内部電圧変換器構造 | |
JP2005353221A (ja) | 半導体集積回路装置 | |
JP2018007355A (ja) | 昇圧回路 | |
KR20100085427A (ko) | 반도체 메모리 장치의 내부전압 발생회로 | |
JP2009118605A (ja) | 電圧発生回路 | |
JPH0696593A (ja) | 半導体記憶装置 | |
KR100790444B1 (ko) | 메모리 장치 | |
JP5808937B2 (ja) | 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法 | |
JP2008070977A (ja) | 電源降圧回路及び半導体装置 | |
JP6792667B2 (ja) | 半導体記憶装置 | |
JP3869690B2 (ja) | 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法 | |
KR20100114241A (ko) | 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로 | |
US7414898B2 (en) | Semiconductor memory device with internal power supply | |
TWI779641B (zh) | 斷電檢測電路及半導體儲存裝置 | |
JP6495160B2 (ja) | 半導体集積回路 | |
US8279699B2 (en) | Semiconductor memory device with reduced power noise | |
KR100941631B1 (ko) | 반도체장치의 고전압제어회로 | |
JP6773464B2 (ja) | 電圧供給回路及び半導体記憶装置 | |
JP3857461B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201211 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20201211 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20201222 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6842271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |