JP3487581B2 - 電源回路それを用いた表示装置及び電子機器 - Google Patents
電源回路それを用いた表示装置及び電子機器Info
- Publication number
- JP3487581B2 JP3487581B2 JP25497299A JP25497299A JP3487581B2 JP 3487581 B2 JP3487581 B2 JP 3487581B2 JP 25497299 A JP25497299 A JP 25497299A JP 25497299 A JP25497299 A JP 25497299A JP 3487581 B2 JP3487581 B2 JP 3487581B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- boosting
- clock signal
- power supply
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Dc-Dc Converters (AREA)
Description
上及び消費電力の低減を図ると共に、出力電圧を任意に
設定することを可能とするチャージポンプ方式の電源回
路、並びにそれを用いた表示装置及び電子機器に関す
る。
機器、画像を扱うAV機器の表示用ディスプレイデバイ
ス、並びに携帯情報端末の情報表示用ディスプレイデバ
イスとして液晶表示装置が多く用いられている。液晶表
示装置を他のディスプレイデバイスと比較して、薄型軽
量で低消費電力といった特徴を備えているためである。
によって電力を供給する電子機器に搭載されるディスプ
レイデバイスには更なる低消費電力化が求められてい
る。それは、これらの電子機器では、CPUが停止し情
報表示のみが行われている待機状態時における消費電力
のほとんどがディスプレイデバイスによるものである。
つまり、これによって電子機器の使用時間が決定されて
しまう。
給源としており、ディスプレイデバイス用の電源として
例えば+3V程度の電圧が与えられている。ここで、液
晶表示装置を例にとると、液晶表示装置を駆動するのに
+20V程度の電圧が必要となるため、液晶表示装置の
内部電源回路で電圧を+3Vから+20Vに昇圧する必
要がある。この電源回路として従来からトランスを用い
た昇圧回路やコンデンサを用いたチャージポンプ式昇圧
回路が用いられる。
による場合には、最大で60%程度の変換効率しか得ら
れず、特に携帯情報端末用の液晶表示装置等は低電流負
荷での変換効率の低いところで使用することになるた
め、適用範囲が限られるといった問題があった。
換効率の良いチャージポンプ方式の昇圧回路が最近注目
されている。例えば、WO96/21880号公報に
は、チャージポンプ方式を採用した液晶表示装置の電源
回路が開示されている(従来例1)。
は、コンデンサに充電した電荷を積み上げる方式で昇圧
を行うため、出力電圧が入力電圧の整数倍に固定され
る。このため、例えば液晶表示装置の表示コントラスト
を調整するために昇圧後の電圧を可変とする場合、レギ
ュレータ等を用いて可変抵抗で電圧を調整するといった
方法がとられている。
来の電源回路について、図8を用いて具体的に説明す
る。
に、チャージポンプ方式の昇圧部82は、昇圧用クロッ
ク信号入力端子85から昇圧用クロック信号CLK8が
入力されると共に外部電源端子84から入力電圧Vin
が入力され、昇圧電圧Vshを出力する。この昇圧部8
2からの昇圧電圧Vshが入力されると共に制御電圧用
端子86から制御電圧Vconが入力され、電圧制御部
83が降圧した所望の出力電圧Voutが出力される。
9に示す回路構成とすることができ、制御電圧Vcon
が入力される制御電圧用端子86と、昇圧部82からの
昇圧電圧Vshが入力される昇圧電圧用端子88の間
を、抵抗R91、R92で抵抗分割して得られた分割電
圧Vaを、オペアンプOPによる電圧フォロワを使って
出力電圧Voutとして出力している(従来例2)。
た従来例2の方法による場合には、いったんチャージポ
ンプ方式の昇圧回路で昇圧した電位を降圧して用いるた
め、必要な電圧以上に昇圧することになり電力の損失が
生じてしまう。具体的には、図9に示す回路構成による
場合には、昇圧電圧用端子88から制御電圧用端子86
へ向かって流れるishによる電力{(Vsh−Vco
n)×ish}と、Vshを出力電圧Voutに降圧する
ための電力{(Vsh−Vout)×iout}と、更に
オペアンプの自己消費電力(Vsh×iop)とが電源回
路の損失として余計に生じることになる。
コンデンサのスイッチングに使用されているのは電界効
果トランジスタなどの素子であるが、電力損失の多く
は、この電界効果トランジスタのスイッチング時におけ
る貫通電流により生じている。
源として用いる場合、その負荷が最大になる場合でも出
力電圧の降下が許容範囲内に収まるように考慮しなけれ
ばならない。この場合の方法として、使用するコンデン
サの容量を大きくするか、又は昇圧用スイッチングクロ
ック信号の周波数を大きくするといった方法がある。
する方法による場合には、低消費電力化と小型化が求め
られる携帯情報端末などでは部品搭載領域の確保が難し
く、コンデンサの大容量化を図るのは困難である。
周波数を大きくする方法による場合には、スイッチング
時の損失が大きくなり電圧変換効率が低下する。更に
は、重負荷時だけでなく無負荷に近いような軽負荷時に
も同じようにチャージポンプの昇圧動作が行われている
ため、昇圧動作による一定の電力損失も生じてしまうと
いう問題がある。
するものであり、電圧変換効率の向上及び消費電力の低
減を図ることができると共に、出力電圧を任意に設定す
ることができるチャージポンプ方式の電源回路、並びに
それを用いた表示装置及び電子機器を提供することを目
的とする。
力される電圧をそれぞれ昇圧させる複数段の昇圧回路を
有し、電源からの入力電圧と動作用クロック信号と昇圧
用クロック信号とが入力され、該動作用クロック信号に
基づいて最終段の昇圧回路を除く各昇圧回路が入力電圧
を昇圧して次段の昇圧回路に出力するとともに、該最終
段の昇圧回路が、該昇圧用クロック信号に基づいて入力
電圧を昇圧して出力するようになった昇圧部と、該昇圧
部における最終段の昇圧回路の出力電圧と、外部から入
力される制御電圧とを比較する比較部と、前記動作用ク
ロックおよび該比較部の出力が入力されており、該比較
部の出力に基づいて、該動作用クロックにより生成され
る前記昇圧用クロックの前記最終段の昇圧回路への供給
および停止を制御する昇圧制御部とを備え、そのことに
より上記目的が達成される。
出力電圧を抵抗分割する電圧分割回路を備え、該電圧分
割回路により生成された分割電圧と前記制御電圧とを前
記比較部により比較する構成としてもよい。
記分割電圧を超えることが検出されると、前記昇圧制御
部が昇圧用クロック信号を前記昇圧部に供給することを
開始し、前記比較部によって、前記分割電圧が前記制御
電圧を超えることが検出されると、前記昇圧制御部が前
記昇圧用クロック信号を前記昇圧部に供給することを停
止してもよい。
記制御電圧を超えることが検出されると、前記昇圧制御
部が昇圧用クロック信号を前記昇圧部に供給することを
開始し、前記比較部によって、前記前記制御電圧が分割
電圧を超えることが検出されると、前記昇圧制御部が前
記昇圧用クロック信号を前記昇圧部に供給することを停
止してもよい。
てもよい。
ック信号として、線順次駆動の走査ラインのシフトクロ
ック信号、又はそれを分周して作成したクロック信号を
用いてもよい。
よい。
電圧と外部から入力される制御電圧とを比較して、その
結果を信号出力し、昇圧制御部が動作用クロック信号に
従って動作し、比較部からの出力信号に基づく昇圧用ク
ロック信号を昇圧部に供給し、昇圧部がこの昇圧用クロ
ック信号に基づいて電源からの入力電圧を所定の出力電
圧に昇圧する。このため、チャージポンプ方式を用いな
がら制御電圧により出力電圧を任意に設定することが可
能となる。また、比較部からの出力信号に基づいて昇圧
制御部が昇圧部の動作を制御し必要以上の昇圧を行わな
いので、負荷特性に対応する最適な昇圧動作を行うこと
が可能となる。従って、電源回路全体の電圧変換効率の
向上及び消費電力の低減を図ることが可能となる。
圧分割回路を備え、この電圧分割回路により生成された
分割電圧と制御電圧とを比較部により比較する構成にす
ると、昇圧部の動作を低い制御電圧により制御すること
が可能となり、電源回路において一層の消費電力の低減
を図ることが可能となる。
器に用いることによって、表示装置及び電子機器の消費
電力を低減することが可能となり、電池寿命を伸ばし使
用可能な時間を長くすることが可能となる。
線順次駆動の走査ラインのシフトクロック信号、又はそ
れを分周して作成したクロック信号を用いる構成にする
と、クロック信号発生回路を新たに設ける必要がなく、
その分消費電力を低減することが可能となる。
面に基づいて具体的に説明する。
は、例えば液晶表示装置を駆動するためのものであっ
て、図1に示すように、外部電源入力端子11から入力
電圧Vinが入力されると共に昇圧用クロック信号CL
KAが入力され、入力電圧Vinを所定の出力電圧Vo
utに昇圧する昇圧部2と、この昇圧部2の出力電圧V
outを抵抗分割する電圧分割回路5と、この電圧分割
回路5により生成された分割電圧Vmと制御電圧入力端
子13からの制御電圧Vconとを比較して、その結果
を出力信号Vcとして出力する比較部4と、この比較部
4からの出力信号Vc及び動作用クロック信号CLK1
が入力され、昇圧用クロック信号CLKAを昇圧部2に
供給する昇圧制御部3とを有する。
の説明をする前に、まずチャージポンプ方式の昇圧回路
による昇圧方法を、図2及び図3を用いて説明する。
部20を簡略化して示しており、クロック信号CLK2
により、スイッチ21をH側端子又はL側端子に切り替
えることで、高圧側の電位VH又は低圧側の電位VLが入
出力端子VI/Oに生じる。より具体的には、スイッチ部
20は例えば図2(b)に示す回路構成とすることがで
き、C1,C2は結合コンデンサ、D1,D2はダイオ
ード、R1,R2は抵抗、Q1,Q2は電界効果トラン
ジスタである。このスイッチ部20は、CLK2端子に
入力される信号が“High”になったとき電界効果ト
ランジスタQ1がONし、高圧側の電位VHが入出力端
子VI/Oに生じる。このとき電界効果トランジスタQ2
はOFFである。他方、CLK2端子に入力される信号
が“Low”になったとき電界効果トランジスタQ2が
ONし、低圧側の電位VLが入出力端子VI/Oに生じる。
このとき電界効果トランジスタQ1はOFFである。
回路30の構成を示しており、電圧入力端子31から入
力電圧Vinが入力されると共に、昇圧用クロック信号
入力端子32から昇圧用クロック信号CLK3が入力さ
れスイッチング動作を行う高圧側スイッチ部34及び低
圧側スイッチ部35と、それらのスイッチ部34、35
のスイッチング動作によって切り替えられる昇圧用フラ
イングコンデンサ36及び出力用コンデンサ37とを有
し、これらのコンデンサ36、37を用いて、入力電圧
Vinを昇圧し、出力端子33に所定の出力電圧Vou
tを出力する。
入力電圧Vinが入力され、昇圧用クロック信号入力端
子32に“Low”のCLK3信号が入力されると、高
圧側スイッチ部34及び低圧側スイッチ部35はスイッ
チング動作によりL側の端子に接続される。従って、昇
圧用フライングコンデンサ36には入力電圧Vinが印
加され、電荷が蓄えられる。次に、昇圧用クロック信号
入力端子32に“High”のCLK3信号が入力され
ると、高圧側スイッチ部34及び低圧側スイッチ部35
はスイッチング動作によりH側の端子に接続される。こ
のとき、昇圧用フライングコンデンサ36と出力用コン
デンサ37は電気的に接続され、先の動作で昇圧用フラ
イングコンデンサ36に充電された電荷は出力用コンデ
ンサ37へ送られる。この動作を繰り返すことによって
昇圧動作が行われ、適正な昇圧用クロック信号CLK3
で昇圧動作を繰り返した場合、出力端子33には出力電
圧Voutとして入力電圧Vinの2倍の電圧が生じ
る。
具体的構成を図4〜図6を用いて詳しく説明する。
示すように、上述した図3の昇圧回路30と同じ3つの
昇圧回路41、42、43を組み合わせて、入力電圧V
inに対し最大で8倍の昇圧を行えるようにしている。
これは、一般に携帯情報端末では入力電圧Vinが+3
V程度であるのに対し、携帯情報端末に用いられる液晶
表示装置の駆動電圧として+20V程度を必要とするた
めである。昇圧制御部3は、図6に示すようにANDゲ
ート61で構成されており、比較部4は、図5に示すよ
うにコンパレータ51で構成されている。図1に示す抵
抗Rc、Rsは、昇圧部2からの出力電圧を用いて液晶
駆動用の基準電圧を作成するための分割抵抗であり、こ
こではその抵抗比をRc:Rs=15:1とした。
作としては上述した図3の昇圧回路30と同様であり、
具体的には、図4に示すように、第1段昇圧回路41に
は、電圧入力端子44から入力電圧Vinが供給される
と共に、昇圧用クロック信号入力端子45から昇圧用ク
ロック信号CLKAが入力され、高圧側スイッチ部S1
H及び低圧側スイッチ部S1Lのスイッチング動作によ
り、昇圧用フライングコンデンサCF1から出力用コン
デンサCC1へ電荷が転送される。ここで、適正な昇圧
用クロック信号CLKAにより昇圧動作を繰り返した場
合には、図4に示すA点には2×Vinの電圧VAが生
じる。
ロック信号入力端子45から昇圧用クロック信号CLK
Aが入力され、高圧側スイッチ部S2H及び低圧側スイ
ッチ部S2Lのスイッチング動作により、A点に生じた
電圧が適宜切り替えられることで、昇圧用フライングコ
ンデンサCF2から出力用コンデンサCC2へ電荷が転
送される。ここで、適正な昇圧用クロック信号CLKA
により昇圧動作を繰り返した場合には、図4に示すB点
には4×Vinの電圧VBが生じる。
ロック信号入力端子45から昇圧用クロック信号CLK
Aが入力され、高圧側スイッチ部S3H及び低圧側スイ
ッチ部S3Lのスイッチング動作により、B点に生じた
電圧が適宜切り替えられることで、昇圧用フライングコ
ンデンサCF3から出力用コンデンサCC3へ電荷が転
送される。ここで、適正な昇圧用クロック信号CLKA
により昇圧動作を繰り返した場合には、図4に示す電圧
出力端子46には出力電圧Voutとして8×Vinの
電圧が生じる。このようにして、図1に示す昇圧部2に
よって、入力電圧Vinが8倍に昇圧された出力電圧V
outが得られる。
較部4は、例えば図5(a)で示す回路で構成されてお
り、昇圧部2で昇圧された出力電圧Voutを抵抗R
c、Rsにより抵抗分割して得られる分割電圧Vmと、
制御電圧Vconとが入力され、コンパレータ51で両
者を比較し、その結果を信号Vcとして出力する。この
コンパレータ51の動作は、図5(b)の表に示すよう
に、Vcon>Vmのとき出力信号Vcは“High”
となり、Vcon<Vmのときは出力信号Vcは“Lo
w”となる。ここでは周辺回路を省略して示したが、実
際には出力Vcの振れを抑えるため、周辺回路により、
図7(d)にVwで示すように、コンパレータ51にあ
る程度のヒステリシスを持たせている。
の昇圧制御部3は、例えば図6に示すようにANDゲー
ト61で構成されており、動作用クロック信号CLK1
と比較部4の出力信号VcのANDをとって昇圧用クロ
ック信号CLKAを出力する。尚、ここではANDゲー
トを例としてあげたが、入力信号の極性等によっては、
NAND、OR、NOR等の素子を用いてもよい。
回路1全体の動作を電源投入時から順に説明する。ま
ず、図1に示す電源回路1に、入力電圧Vin(例えば
+3V)、動作用クロック信号CLK1(図7(a)参
照)、制御電圧Vcon(例えば+1V)が入力された
とする。このとき、昇圧部2は動作していないので出力
電圧Voutは0Vである。よって分割電圧Vmも0V
である。従って、比較部4は制御電圧Vconと分割電
圧Vmの電圧比較を行い、Vcon>Vmであるので出
力信号Vcとして“High”信号を出力する。これに
よって動作用クロック信号CLK1は昇圧制御部3を通
過して昇圧部2に入力される。これにより昇圧部2は昇
圧動作を開始し、出力電圧Voutは上昇する。よって
分割電圧Vmも上昇する。分割電圧Vmは制御電圧Vc
onの電位(例えば+1V)を越えるまで上昇を続け
る。尚、分割電圧Vmは出力電圧Voutの1/16の
電圧なので、出力電圧Voutは+16Vを越えるまで
上昇を続ける。
部4の出力信号Vcは“Low”信号に変わる(図7
(b)参照)。すると動作用クロック信号CLK1は昇
圧制御部3でカットされ昇圧部2の動作は停止する。こ
れにより、出力電圧Voutの上昇は停止し、昇圧部2
の最終段にある図4に示すコンデンサCC3と負荷によ
る放電特性によって出力電圧Voutは徐々に低下し、
出力電圧Voutは分割電圧Vmが制御電圧Vconの
値を下回るまで低下していく。これらの動作を繰り返す
ことによって、分割電圧Vmは、図7(d)に示すよう
に、制御電圧Vconの値とヒステリシスの幅±(1/
2)Vwの間に収まるように動作する。尚、この電圧V
wは液晶表示に影響が出ないように設定した。また、図
7(c)に示すように、符号Sと符号Tで示す期間は昇
圧用クロック信号CLKAが停止しており昇圧動作が行
われていない。よって、スイッチングによる電力の損失
も発生しない。
も、上記と同様にして分割電圧Vmは制御電圧Vcon
の値とヒステリシスの幅±(1/2)Vwの間に収まる
ように動作する。このため、下記(1)式の関係が常に
成り立ち、出力電圧Voutには制御電圧Vconの約
16倍の電圧が出力される。
とすることができる。また、液晶の表示パターンが変わ
った場合などで負荷が大きくなった場合や逆に負荷が小
さくなった場合にも、同様の動作により上記(1)式の
関係が保たれ、そのときの負荷に応じた昇圧動作が行わ
れるため電力の損失は低減される。
己消費電流が数μAオーダーのものを使用し、コンパレ
ータの電源としては例えば+3Vの入力電圧Vinを使
用したため、この負荷回路における電力損失は全体の消
費電力の1%以下である。
用クロックCLKAを用いて各段の昇圧回路を同時に制
御した。しかしながら、昇圧回路の一部を制御すること
によっても、本発明を実施することができる。
0を図10を用いて説明する。
50のブロックを示す図である。電源回路150は、昇
圧部106と、昇圧制御部107と、比較部108とを
備えている。実施形態2では、動作用クロック信号CL
K1が昇圧制御部107だけでなく昇圧部106にも入
力されていることが前記実施形態1と異なる。
ある。
と、第2段昇圧回路112と、第3段昇圧回路113と
を備えている。
ロック信号CLKAが全ての昇圧段に入力されていた
が、実施形態2の昇圧部106では、昇圧用クロック信
号CLKAが第3段昇圧回路113のみに入力されてお
り、第1段昇圧回路111と第2段昇圧回路112には
動作用クロック信号CLK1が入力されている。
び昇圧用クロック信号CLKAなどを示す図である。
CLK1は、電源回路150が動作している間、停止し
ない信号である。このため、実施形態2の回路構成で
は、第1段昇圧回路111と第2段昇圧回路112は常
に動作しており、図11に示す点Aには2×Vinの電
圧が現われ、図11に示す点Bには4×Vinが現われ
る。
態1と同様に昇圧用クロックCLKAが入力されてお
り、間欠昇圧動作はこの第3段昇圧回路でのみで行われ
る。
力電圧Voutの可変範囲は、前記実施形態1の「0V
〜24V」から「12V〜24V」へと狭くなるという
デメリットがある反面、間欠動作を行う昇圧段が最終段
だけになるので、全ての昇圧段が間欠動作を行う場合に
比べて昇圧動作に伴うリップル電圧の発生が抑えられる
(出力電圧が安定する)というメリットがある。
V以上であればよいため、前述のデメリットは事実上問
題とはならない。
ることにより、図10に示すVm電位のリップル電圧も
抑えられるため、前記実施形態1では比較部4にヒステ
リシス特性を持たせていたが、図5に示すヒステリシス
特性を持たない比較部を用いることができる。
電源回路150の信号の動作波形を示す図である。
クロックCLKAを供給或いは停止させるタイミングを
VconとVmの電位が反転するところで行っているこ
とにある。
ンパレータと、昇圧部106のスイッチング素子による
遅延時間tの影響でVcon<Vmになった直後もしば
らく昇圧動作が行われるため、Vmの電位は昇圧用クロ
ックCLKAが停止するまで上昇し、その後下降に転じ
る。
らくは昇圧動作が行われないため、昇圧用クロックCL
KAが入力されるまで下降し、その後上昇に転じる。
電圧が本実施例に比べ昇圧動作に伴うリップル電圧の発
生が大きい。これは、全ての昇圧段が同時に動作したり
停止したりするためである。このため、ヒステリシスを
持たせた比較部によってリップル電圧の上限と下限を制
限することが望ましい。しかし本実施例の構成のように
最終の昇圧段だけを間欠動作させることで出力電圧に影
響する昇圧動作によるリップル電圧の発生を抑えること
ができ、比較部108の構成を図5のようにヒステリシ
スを持たないものを利用しても安定した出力電圧が得ら
れる。
では、全ての昇圧段が間欠動作を行っているのに対し、
本実施形態では、第3段の昇圧段のみ間欠動作を行い、
その他の昇圧段が常に動作しているため、消費電力の観
点から本実施形態が不利であるように思われる。しかし
ながら、第2段の昇圧段まででは、昇圧された電圧は液
晶表示(液晶を駆動する)に必要な電圧以下であり、第
2段の昇圧段までが常に動作していることで、第3段の
昇圧段の間欠動作の停止時間が長くなる。このため、昇
圧回路全体で見ると、本実施形態と、第1の実施形態に
は消費電力に大きな差はみられない。
と周辺の回路動作を添付図面の構成に沿って動作説明を
行った。このため、Vcon<Vmで昇圧動作が開始さ
れ、Vcon>Vmのとき昇圧動作が停止する。しかし
ながら、比較部及び昇圧制御部の論理構成によっては逆
の構成にしても問題はない。
によれば、比較部が昇圧部の出力電圧と外部から入力さ
れる制御電圧とを比較して、その結果を信号出力し、昇
圧制御部が動作用クロック信号に従って動作し、比較部
からの出力信号に基づく昇圧用クロック信号を昇圧部に
供給し、昇圧部が、この昇圧用クロック信号に基づい
て、電源からの入力電圧を所定の出力電圧に昇圧する。
このため、チャージポンプ方式を用いながら制御電圧に
より出力電圧を任意に設定することができる。また、比
較部からの出力信号に基づいて昇圧制御部が昇圧部の動
作を制御し必要以上の昇圧を行わないので、負荷特性に
対応する最適な昇圧動作を行うことができる。従って、
電源回路全体の電圧変換効率の向上及び消費電力の低減
を図ることができる。
圧分割回路を備え、この電圧分割回路により生成された
分割電圧と制御電圧とを比較部により比較する構成にす
ると、昇圧部の動作を低い制御電圧により制御すること
ができ、電源回路において一層の消費電力の低減を図る
ことができる。
器に用いることによって、表示装置及び電子機器の消費
電力を低減することができ、電池寿命を伸ばし使用可能
な時間を長くすることができる。
線順次駆動の走査ラインのシフトクロック信号、又はそ
れを分周して作成したクロック信号を用いる構成にする
と、クロック信号発生回路を新たに設ける必要がなく、
その分消費電力を低減することができる。
る。
であって、(a)が略図、(b)回路図である。
である。
す図である。
って、(a)が回路図、(b)が動作状態を表す表であ
る。
を示す図である。
である。
る。
示す図である。
クを示す図である。
形を示す図である。
Claims (7)
- 【請求項1】 入力される電圧をそれぞれ昇圧させる複
数段の昇圧回路を有し、電源からの入力電圧と動作用ク
ロック信号と昇圧用クロック信号とが入力され、該動作
用クロック信号に基づいて最終段の昇圧回路を除く各昇
圧回路が入力電圧を昇圧して次段の昇圧回路に出力する
とともに、該最終段の昇圧回路が、該昇圧用クロック信
号に基づいて入力電圧を昇圧して出力するようになった
昇圧部と、 該昇圧部における最終段の昇圧回路の出力電圧と、外部
から入力される制御電圧とを比較する比較部と、前記動作用クロックおよび該比較部の出力が入力されて
おり、該比較部の出力に基づいて、該動作用クロックに
より生成される前記昇圧用クロックの前記最終段の昇圧
回路への供給および停止を制御する 昇圧制御部とを備え
た電源回路。 - 【請求項2】 前記昇圧部における最終段の昇圧回路の
出力電圧を抵抗分割する電圧分割回路を備え、該電圧分
割回路により生成された分割電圧と前記制御電圧とを前
記比較部により比較する構成とした請求項1に記載の電
源回路。 - 【請求項3】 前記比較部によって、前記制御電圧が前
記分割電圧を超えることが検出されると、前記昇圧制御
部が昇圧用クロック信号を前記昇圧部に供給することを
開始し、前記比較部によって、前記分割電圧が前記制御電圧を超
えることが検出されると、 前記昇圧制御部が前記昇圧用
クロック信号を前記昇圧部に供給することを停止する、
請求項2に記載の電源回路。 - 【請求項4】 前記比較部によって、前記分割電圧が前
記制御電圧を超えることが検出されると、前記昇圧制御
部が昇圧用クロック信号を前記昇圧部に供給することを
開始し、 前記比較部によって、前記前記制御電圧が分割電圧を超
えることが検出されると、前記昇圧制御部が前記昇圧用
クロック信号を前記昇圧部に供給することを停止する、
請求項2に記載の電源回路。 - 【請求項5】 請求項1〜4のうちの1つに記載の電源
回路を用いた表示装置。 - 【請求項6】 前記動作用クロック信号として、線順次
駆動の走査ラインのシフトクロック信号、又はそれを分
周して作成したクロック信号を用いる請求項1〜4うち
の1つに記載の電源回路を用いた表示装置。 - 【請求項7】 請求項1〜4のうちの1つに記載の電源
回路を用いた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25497299A JP3487581B2 (ja) | 1998-09-22 | 1999-09-08 | 電源回路それを用いた表示装置及び電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26874398 | 1998-09-22 | ||
JP10-268743 | 1998-09-22 | ||
JP25497299A JP3487581B2 (ja) | 1998-09-22 | 1999-09-08 | 電源回路それを用いた表示装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000166220A JP2000166220A (ja) | 2000-06-16 |
JP3487581B2 true JP3487581B2 (ja) | 2004-01-19 |
Family
ID=26541951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25497299A Expired - Fee Related JP3487581B2 (ja) | 1998-09-22 | 1999-09-08 | 電源回路それを用いた表示装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3487581B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7855532B2 (en) | 2006-06-08 | 2010-12-21 | Nec Electronics Corporation | Power supply circuit with control switches to voltage multiplier having same frequency as clock |
CN105406711A (zh) * | 2015-11-27 | 2016-03-16 | 上海晶丰明源半导体有限公司 | 双路电压转换控制芯片、双路电压转换器和电子式电能表 |
US9350233B2 (en) | 2013-03-22 | 2016-05-24 | Kabushiki Kaisha Toshiba | Voltage conversion circuit and switching control circuit |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4212791B2 (ja) | 2000-08-09 | 2009-01-21 | シャープ株式会社 | 液晶表示装置ならびに携帯電子機器 |
JP4576736B2 (ja) * | 2001-03-28 | 2010-11-10 | セイコーエプソン株式会社 | 電源回路、表示装置および電子機器 |
KR100878244B1 (ko) * | 2002-09-12 | 2009-01-13 | 삼성전자주식회사 | 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치 |
JP4100178B2 (ja) | 2003-01-24 | 2008-06-11 | ソニー株式会社 | 表示装置 |
US7719343B2 (en) * | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
JP4425727B2 (ja) | 2004-02-27 | 2010-03-03 | Necエレクトロニクス株式会社 | 電源回路 |
KR100604849B1 (ko) | 2004-05-04 | 2006-07-26 | 삼성전자주식회사 | 출력단의 부하의 크기에 따라 전류 구동능력이 가변되는드라이버를 포함하는 lcd 드라이버의 차지펌프 회로 |
EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
JP2007006576A (ja) * | 2005-06-22 | 2007-01-11 | New Japan Radio Co Ltd | 昇圧方法および回路 |
CN100454736C (zh) * | 2005-08-02 | 2009-01-21 | 蜜蜂工房半导体有限公司 | 电源装置 |
JP4750530B2 (ja) | 2005-10-27 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置及びそれを用いた非接触電子装置 |
JP4968904B2 (ja) * | 2006-12-08 | 2012-07-04 | ルネサスエレクトロニクス株式会社 | 表示パネル駆動装置、表示パネル駆動方法および表示装置 |
TWI358884B (en) * | 2008-06-13 | 2012-02-21 | Green Solution Tech Co Ltd | Dc/dc converter circuit and charge pump controller |
WO2010008586A2 (en) | 2008-07-18 | 2010-01-21 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9030248B2 (en) | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US8816659B2 (en) | 2010-08-06 | 2014-08-26 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US8072409B2 (en) * | 2009-02-25 | 2011-12-06 | Au Optronics Corporation | LCD with common voltage driving circuits |
US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
DE112012007126T5 (de) * | 2012-11-13 | 2015-08-06 | Toyota Jidosha Kabushiki Kaisha | Aufwärtswandler-Steuerungsvorrichtung |
US9899916B2 (en) * | 2012-11-13 | 2018-02-20 | Toyota Jidosha Kabushiki Kaisha | Boost converter control apparatus |
JP6842271B2 (ja) * | 2016-10-07 | 2021-03-17 | ラピスセミコンダクタ株式会社 | 電源回路及び半導体記憶装置 |
-
1999
- 1999-09-08 JP JP25497299A patent/JP3487581B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7855532B2 (en) | 2006-06-08 | 2010-12-21 | Nec Electronics Corporation | Power supply circuit with control switches to voltage multiplier having same frequency as clock |
US9350233B2 (en) | 2013-03-22 | 2016-05-24 | Kabushiki Kaisha Toshiba | Voltage conversion circuit and switching control circuit |
CN105406711A (zh) * | 2015-11-27 | 2016-03-16 | 上海晶丰明源半导体有限公司 | 双路电压转换控制芯片、双路电压转换器和电子式电能表 |
CN105406711B (zh) * | 2015-11-27 | 2018-06-29 | 上海晶丰明源半导体股份有限公司 | 双路电压转换控制芯片、双路电压转换器和电子式电能表 |
Also Published As
Publication number | Publication date |
---|---|
JP2000166220A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3487581B2 (ja) | 電源回路それを用いた表示装置及び電子機器 | |
JP3224744B2 (ja) | 降圧型dc−dcレギュレータ | |
US7851946B2 (en) | Switching power supply and electronic apparatus employing the same | |
US6717458B1 (en) | Method and apparatus for a DC-DC charge pump voltage converter-regulator circuit | |
JP5448477B2 (ja) | 昇圧回路、この昇圧回路を用いた表示装置、この昇圧回路を用いた昇圧方法およびこの昇圧方法を用いた表示装置への電力供給方法 | |
US6438005B1 (en) | High-efficiency, low noise, inductorless step-down DC/DC converter | |
JP5214221B2 (ja) | チャージポンプ回路ならびにその制御回路および制御方法 | |
US7847621B2 (en) | Control circuit and control method for charge pump circuit | |
US9312772B2 (en) | Current limiting scheme for a converter | |
EP1361649B1 (en) | Dc/dc buck-boost converter | |
JPH10136640A (ja) | スイッチング電圧レギュレータ回路およびスイッチング電圧レギュレータを制御する方法 | |
US6504349B2 (en) | Pulse width modulated voltage regulation circuit and related methods | |
JP2001037213A (ja) | スイッチングレギュレータ | |
JP2002159169A (ja) | Dc−dcコンバータ | |
US6169392B1 (en) | DC-DC converter circuit | |
US10284089B2 (en) | Integrated bi-directional driver with modulated signals | |
CN112821762A (zh) | 控制电路及升压电路 | |
US11095220B2 (en) | Voltage regulation replica transistors, comparator, ramp signal, and latch circuit | |
JP2007089242A (ja) | チャージポンプ式昇圧回路を有する半導体装置 | |
WO2018075686A1 (en) | Bootstrap circuit for dc/dc converter | |
JP3384484B2 (ja) | 電源回路、電源回路を含む表示装置及び表示装置を含む電子機器 | |
EP1691472B1 (en) | Self regulating charge pump | |
US7142041B2 (en) | Controlled active shutdown of charge pump | |
JP2005020971A (ja) | 電源回路 | |
JP2009124824A (ja) | チャージポンプ回路ならびにその制御回路、制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |