JP6808414B2 - 情報処理装置、その制御方法、及びプログラム - Google Patents
情報処理装置、その制御方法、及びプログラム Download PDFInfo
- Publication number
- JP6808414B2 JP6808414B2 JP2016184687A JP2016184687A JP6808414B2 JP 6808414 B2 JP6808414 B2 JP 6808414B2 JP 2016184687 A JP2016184687 A JP 2016184687A JP 2016184687 A JP2016184687 A JP 2016184687A JP 6808414 B2 JP6808414 B2 JP 6808414B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- area
- image data
- sram
- memory module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00888—Control thereof
- H04N1/00896—Control thereof using a low-power mode, e.g. standby
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/21—Intermediate information storage
- H04N1/2104—Intermediate information storage for one or a few pictures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00832—Recording use, e.g. counting number of pages copied
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0094—Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Facsimiles In General (AREA)
- Storing Facsimile Image Data (AREA)
- Image Processing (AREA)
Description
<画像処理装置の構成>
以下では、本発明の第1の実施形態について説明する。まず、図1を参照して、本実施形態に係る画像処理装置100として、プリント機能を有するレーザプリンタを例に説明する。画像処理装置100は、画像処理プロセッサ1とDRAM2とを備える。また、画像処理プロセッサ1は、レーザプリンタのプリント機能を処理するASIC(Application Specific Integrated Circuit)である。また、画像処理プロセッサ1は、その内部にCPU10、DRAM I/F11、DMAC12、画像処理部13、DMAC14、これらを接続する内部バス15を備える。
次に、図2を参照して、本実施形態に係る画像処理部13の詳細な構成について説明する。色空間変換処理部131は色空間変換処理部1310及びSRAM(メモリモジュール)1311を備え、これらはSRAM I/F1312を介してデータを送受信することができる。色空間変換処理部131では、入力された各色8ビットのRGB画像データに対して、公知技術である色変換処理を色空間変換処理部1310で実行し、各色8ビットのCMYK画像データへ変換する。また、色空間変換処理部1310は、SRAM1311に格納された、色空間変換のための係数を定義したルックアップテーブルを、SRAM I/F1312を介して色空間変換処理時に参照する。ここで、色空間変換処理部131による画像処理において、SRAMのアクセスは画素値によりランダムとなり、予測が困難であるため、本提案の省電力制御は行わないものとする。
次に、図3を参照して、本実施形態に係るフィルタ処理部132のラインバッファ制御とn×nウィンドウ制御に関する部分を抜粋した構成例について説明する。
次に、図7を参照して、空のラインバッファにデータを格納してゆく際の上記step_A1〜step_A256付近におけるレジュームSRAM1321_1におけるRSモード(第2モード)と、通常モード(第1モード)の制御タイミングについて説明する。図7において、画像データ転送制御部1320_0は、前段のFIFOからデータを読み出し、stepA_1が開始される3サイクル前に予めSRAMエリア#1(1321_101)を通常モードに戻す。即ち、画像データ転送制御部1320_0は、所定のエリアについて、アクセスが予測された主走査カウンタによる特定のカウントよりも所定数前のカウントにおいて、所定のエリアをRSモードから通常モードへ制御する。具体的には、画像データ転送制御部1320_0は、制御信号1323_1を介してRS信号1321_111をLにするよう制御する。
<ハーフトーン処理用 SRAM部 詳細>
以下では、本発明の第2の実施形態について説明する。図9にハーフトーン処理部133のハーフトーン処理に関する部分を抜粋した構成例を示す。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
Claims (12)
- 処理対象の画像データの少なくとも1ライン分の画像データを記憶するメモリモジュールであって、画像処理の処理単位に応じたエリアごとに、第1モードと前記第1モードよりも消費電力の低い第2モードとに制御可能なメモリモジュールと、
前記メモリモジュールから前記画像処理の処理単位に応じた所定サイズのエリア画像データを所定方向に進めながら順番に読み出す読出手段と、
前記メモリモジュールから読み出した複数の前記エリア画像データの画像処理を行う画像処理手段と、
前記読出手段が読み出すエリア画像データが記憶された前記メモリモジュールのアドレスに基づいて、前記第2モードから前記第1モードに復帰させるエリアを前記メモリモジュールの中から決定し、決定した前記エリアを前記第2モードから前記第1モードへ移行させる電力制御手段と、を有することを特徴とする情報処理装置。 - 前記電力制御手段は、前記第2モードから前記第1モードに復帰させたエリアに対する前記読出手段による読み出しが終了すると、該エリアを前記第1モードから前記第2モードへ移行させることを特徴とする請求項1に記載の情報処理装置。
- 画像データの主走査方向について該画像データを処理するタイミングを調整するための主走査カウンタをさらに備え、
前記電力制御手段は、前記主走査カウンタによるカウントに従って、前記第2モードから前記第1モードに復帰させるエリアの電力制御を決定することを特徴とする請求項1又は2に記載の情報処理装置。 - 前記電力制御手段は、アクセスするアドレスが決定した前記エリアの先頭アドレスよりも所定の値だけ前のアドレスである場合に、決定した前記エリアを前記第2モードから前記第1モードへ移行させることを特徴とする請求項1乃至3のいずれか一項に記載の情報処理装置。
- 前記所定の値は、決定した前記エリアが前記第2モードから前記第1モードへ移行するのに要する期間に基づくことを特徴とする請求項4に記載の情報処理装置。
- 前記情報処理装置は複数の前記メモリモジュールを有し、
各メモリモジュールは、処理対象の画像データにおける主走査方向のラインごとにデータを保持するラインバッファであり、複数の前記メモリモジュールに跨った2次元のエリアであって、所定のアドレスごとに複数の前記エリアに分割されることを特徴とする請求項1乃至5のいずれか一項に記載の情報処理装置。 - 画像データの主走査方向について該画像データを処理するタイミングを調整するための主走査カウンタと
画像データの副走査方向について該画像データを処理するタイミングを調整するための副走査カウンタとをさらに備え、
前記電力制御手段は、アクセスするアドレスと、前記主走査カウンタによるカウントと、前記副走査カウンタによるカウントとに従って、複数の前記メモリモジュールに跨ったエリアごとに省電力制御を行うことを特徴とする請求項6に記載の情報処理装置。 - ハーフトーン処理を行う画像処理手段をさらに有し、
前記メモリモジュールは前記ハーフトーン処理がなされる画像データを記憶することを特徴とする請求項1乃至5のいずれか一項に記載の情報処理装置。 - 前記エリアは、前記ハーフトーン処理に用いられるディザしきい値マトリクスに対応することを特徴とする請求項8に記載の情報処理装置。
- 前記メモリモジュールは、SRAMであることを特徴とする請求項1乃至9のいずれか一項に記載の情報処理装置。
- 処理対象の画像データの少なくとも1ライン分の画像データを記憶するメモリモジュールであって、画像処理の処理単位に応じたエリアごとに、第1モードと前記第1モードよりも消費電力の低い第2モードとに制御可能なメモリモジュールを有する情報処理装置の制御方法であって、
前記メモリモジュールから前記画像処理の処理単位に応じた所定サイズのエリア画像データを所定方向に進めながら順番に読み出す読出工程と、
前記メモリモジュールから読み出した複数の前記エリア画像データの画像処理を行う画像処理工程と、
前記読出工程で読み出すエリア画像データが記憶された前記メモリモジュールのアドレスに基づいて、前記第2モードから前記第1モードに復帰させるエリアを前記メモリモジュールの中から決定し、決定した前記エリアを前記第2モードから前記第1モードに移行させる電力制御工程と、を有することを特徴とする情報処理装置の制御方法。 - 請求項11に記載の情報処理装置の制御方法の各工程をコンピュータに実行させるためのプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016184687A JP6808414B2 (ja) | 2016-09-21 | 2016-09-21 | 情報処理装置、その制御方法、及びプログラム |
US15/700,719 US10225425B2 (en) | 2016-09-21 | 2017-09-11 | Information processing apparatus and method for controlling the same |
CN201710858489.XA CN107864308B (zh) | 2016-09-21 | 2017-09-21 | 信息处理装置及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016184687A JP6808414B2 (ja) | 2016-09-21 | 2016-09-21 | 情報処理装置、その制御方法、及びプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018050198A JP2018050198A (ja) | 2018-03-29 |
JP2018050198A5 JP2018050198A5 (ja) | 2019-11-07 |
JP6808414B2 true JP6808414B2 (ja) | 2021-01-06 |
Family
ID=61621518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016184687A Active JP6808414B2 (ja) | 2016-09-21 | 2016-09-21 | 情報処理装置、その制御方法、及びプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10225425B2 (ja) |
JP (1) | JP6808414B2 (ja) |
CN (1) | CN107864308B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6544453B1 (ja) | 2018-03-16 | 2019-07-17 | 日本電気株式会社 | 栽培作物選定支援装置、栽培作物選定支援方法、及びプログラム |
CN111050384B (zh) * | 2018-10-12 | 2021-06-08 | 大唐移动通信设备有限公司 | 信号传输方法及装置 |
JP7308674B2 (ja) * | 2019-07-08 | 2023-07-14 | キヤノン株式会社 | 演算処理装置及び演算処理方法 |
JP7332367B2 (ja) * | 2019-07-10 | 2023-08-23 | キヤノン株式会社 | 画像処理装置、及び画像処理方法 |
CN114415951B (zh) * | 2022-01-04 | 2024-04-05 | 杭州中天微***有限公司 | 图像数据访存单元、方法、加速单元及电子设备 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5687382A (en) * | 1995-06-07 | 1997-11-11 | Hitachi America, Ltd. | High speed, reduced power memory system implemented according to access frequency |
US5933261A (en) | 1995-06-26 | 1999-08-03 | Canon Kabushiki Kaisha | Information processing method and system |
US6021472A (en) | 1995-08-21 | 2000-02-01 | Canon Kabushiki Kaisha | Information processing device and control method thereof |
US5860110A (en) | 1995-08-22 | 1999-01-12 | Canon Kabushiki Kaisha | Conference maintenance method for cache memories in multi-processor system triggered by a predetermined synchronization point and a predetermined condition |
JP2002312343A (ja) * | 2001-04-16 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 高速フーリエ変換を実行する方法及びフィルタ装置 |
JP4082706B2 (ja) * | 2005-04-12 | 2008-04-30 | 学校法人早稲田大学 | マルチプロセッサシステム及びマルチグレイン並列化コンパイラ |
US8164368B2 (en) * | 2005-04-19 | 2012-04-24 | Micron Technology, Inc. | Power savings mode for memory systems |
US8928676B2 (en) * | 2006-06-23 | 2015-01-06 | Nvidia Corporation | Method for parallel fine rasterization in a raster stage of a graphics pipeline |
JP5178230B2 (ja) * | 2008-02-19 | 2013-04-10 | キヤノン株式会社 | 情報処理装置、情報処理方法及びプログラム |
JP5209993B2 (ja) * | 2008-03-03 | 2013-06-12 | キヤノン株式会社 | 情報処理装置及びその制御方法 |
JP2010146620A (ja) * | 2008-12-17 | 2010-07-01 | Elpida Memory Inc | 半導体記憶装置 |
US9620072B2 (en) * | 2009-01-15 | 2017-04-11 | International Business Machines Corporation | Method and apparatus for reducing power consumption of an electronic display |
JP2010176291A (ja) * | 2009-01-28 | 2010-08-12 | Sharp Corp | 画像データ出力装置、画像処理装置、および画像形成装置 |
JP5607345B2 (ja) * | 2009-12-16 | 2014-10-15 | 三星電子株式会社 | 画像処理装置及び画像処理方法 |
JP5539241B2 (ja) | 2010-09-30 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP5812669B2 (ja) * | 2011-04-27 | 2015-11-17 | キヤノン株式会社 | 画像処理装置および画像処理方法およびコンピュータプログラム。 |
JP5653856B2 (ja) * | 2011-07-21 | 2015-01-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR102012436B1 (ko) * | 2012-09-17 | 2019-08-20 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 화상형성장치, 구동 제어 방법, 및 컴퓨터 판독가능 기록매체 |
JP6030987B2 (ja) * | 2013-04-02 | 2016-11-24 | ルネサスエレクトロニクス株式会社 | メモリ制御回路 |
JP6456013B2 (ja) | 2013-04-08 | 2019-01-23 | キヤノン株式会社 | ディザ処理を行う装置、方法、及び、プログラム |
JP2015011652A (ja) * | 2013-07-02 | 2015-01-19 | キヤノン株式会社 | 情報処理装置及びその制御方法、並びにプログラム |
JP6429549B2 (ja) * | 2014-09-18 | 2018-11-28 | キヤノン株式会社 | 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。 |
US10313547B2 (en) * | 2015-05-29 | 2019-06-04 | Canon Kabushiki Kaisha | Data processing apparatus, data processing method, and storage medium |
-
2016
- 2016-09-21 JP JP2016184687A patent/JP6808414B2/ja active Active
-
2017
- 2017-09-11 US US15/700,719 patent/US10225425B2/en active Active
- 2017-09-21 CN CN201710858489.XA patent/CN107864308B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US10225425B2 (en) | 2019-03-05 |
CN107864308A (zh) | 2018-03-30 |
US20180084128A1 (en) | 2018-03-22 |
JP2018050198A (ja) | 2018-03-29 |
CN107864308B (zh) | 2020-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6808414B2 (ja) | 情報処理装置、その制御方法、及びプログラム | |
US20010021278A1 (en) | Method and apparatus for image processing, and a computer product | |
US20020003632A1 (en) | Error diffusion processing device | |
US7072058B1 (en) | Image processing apparatus | |
JP5700228B2 (ja) | メモリ制御装置および画像形成装置 | |
US6963420B1 (en) | Image processing apparatus | |
JP2004222069A (ja) | 画像処理装置 | |
JP2007129613A (ja) | 画像処理装置及び方法、画像形成装置 | |
JP6357804B2 (ja) | 画像処理装置、集積回路、及び画像形成装置 | |
US9111354B2 (en) | Image processing method and image processing apparatus | |
JP4328689B2 (ja) | 画像処理装置および画像処理装置の制御方法 | |
US9195160B2 (en) | Image forming apparatus and image forming method for correcting registration deviation | |
US20190114118A1 (en) | Information processing apparatus including sram capable of shifting to plurality of power saving modes according to control signal and control method thereof | |
JP7081477B2 (ja) | 画像処理装置、画像処理装置の制御方法、およびプログラム | |
JP4633078B2 (ja) | カラー画像処理装置および画像メモリアクセス制御方法 | |
JPH11168610A (ja) | 画像処理装置 | |
JP2017228324A (ja) | 画像処理装置及びその制御方法、並びに、プログラム | |
JP2010268411A (ja) | 画像処理装置及びその制御方法、並びに、プログラム | |
JP2008300948A (ja) | データ処理装置 | |
JP2011188050A (ja) | 画像処理方法、画像処理装置および画像形成装置 | |
JP6225202B2 (ja) | 画像処理装置及びその制御方法、並びに、プログラム | |
JP2019003499A (ja) | 画像処理装置、その制御方法、及びプログラム | |
JP2019213124A (ja) | 画像処理装置及びその制御方法、並びにプログラム | |
JP5885780B2 (ja) | 画像処理装置及びその制御方法、並びに、プログラム | |
JP2017207825A (ja) | 画像処理装置とその制御方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190920 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201209 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6808414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |