JP2019003499A - 画像処理装置、その制御方法、及びプログラム - Google Patents
画像処理装置、その制御方法、及びプログラム Download PDFInfo
- Publication number
- JP2019003499A JP2019003499A JP2017118838A JP2017118838A JP2019003499A JP 2019003499 A JP2019003499 A JP 2019003499A JP 2017118838 A JP2017118838 A JP 2017118838A JP 2017118838 A JP2017118838 A JP 2017118838A JP 2019003499 A JP2019003499 A JP 2019003499A
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- mode
- image
- sram
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
Abstract
【課題】画像処理対象の画像サイズに応じて、必要なメモリ領域へ電源を供給するとともに、不要なメモリ領域への省電力制御を好適に実施する仕組みを提供する。【解決手段】画像処理装置は、画像処理パイプラインを構成する複数の画像処理回路を備える。各画像処理回路は、複数の領域を有し、各領域への電力供給状態として、第1モードと該第1モードより低電力の第2モードとを個別に切替可能なSRAMと、SRAMに記憶された画像データを処理する画像処理コアと、を備える。各画像処理回路は、制御信号が入力されると、画像処理コアで処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断し、当該判断結果に従って、SRAMの各領域への電力供給状態を個別に制御する。【選択図】 図3
Description
本発明は、低消費電力モードを有するメモリモジュールを備える画像処理装置、その制御方法、及びプログラムに関する。
近年、半導体集積回路の微細化が進んでおり、これにより、複数チップに分割されていた論理回路とSRAMとを1チップに統合することが可能となった。しかし、微細化が進むにつれてデバイスのリーク電流は増加する傾向にある。リーク電流による電力消費を削減するための技術として、チップ内電源分離による電源遮断があるが、SRAMなどの半導体メモリは、電源遮断によって保持データが消えてしまう。そのため、電源遮断からの復帰時に一旦退避しておいたメモリ領域からデータをコピーする処理が必要となり、復帰するのに時間を要してしまう。
この課題を解決するために、特許文献1には、SRAMのデータを保持した状態でリーク電流を低減する技術が提案されている。この技術では、メモリアレイ部に対して記憶データを保持することが可能な最小限の電圧を与え、周辺回路などの記憶データ保持に必要ではない回路の電源は遮断することで、省電力でデータ保持をすることを可能としている。以下では、このような電力制御モードをRSモードと称する。また、メモリアレイ部に対して記憶データを保持しなくてもよい場合は、さらにメモリアレイ部の電源も遮断することで、さらなる省電力状態とすることができる。以下では、このような電力制御モードを電源遮断モードと称する。この技術では、SRAMに備えられる制御信号により低消費電力モードの設定とその解除が制御可能となる。このSRAMは、レジュームスタンバイ信号(以下、RS信号と略記する。)と呼ばれる制御信号を入力する入力ノードを有し、RS信号に従って低消費電力状態に移行したり、通常状態に移行したりすることができる。
また、特許文献2では、複数のメモリモジュールをデイジーチェーンで接続して、2つのメモリモジュール間に設けられる調整回路によって後段のメモリモジュールに入力される制御信号を遅延させる。これにより、複数のメモリモジュールでのモードの解除に際して突入電流(ラッシュカレント)の発生を緩和する。
ところで、従来から高まる省電力化への要請に対し、電気機器のシステム全体の消費電力低減のために、様々な低電力制御が提案されてきた。例えば、特許文献3では、2系統のメモリを有する場合において、システム制御用及びプリントバッファ用に必要なデータ量を鑑みて、何れか一方のメモリにデータが収まれば、もう一方のメモリを省電力状態にすることで消費電力の低減を図っている。
近年の複数チップの統合によって、チップ内でSRAMの容量が増大している。これに伴い、動作中におけるチップ全体の消費電力中において、SRAM消費電力の占める割合は増加傾向にあり、レジュームSRAMなどのSRAM省電力技術を用いてSRAM消費電力を可能な限り低減させることが求められている。デジタル複合機(以下、MFPと称する。)に搭載されるチップでは、スキャンやプリント等の各種画像処理回路を備えている。
MFPに実装される画像処理回路の中には、副走査方向の情報も加味して画像処理を行う性質のものが用いられている。このような画像処理回路は、画像処理を実行するため必要な副走査方向における複数ライン分の画像データを保持するために、ラインメモリを備えることが一般的である。従来は、画像処理回路毎に必要な分のラインメモリはSRAMを用いて実装されていた。このような場合において、ある特定の画像処理回路に搭載されるSRAMのメモリサイズは、一般的に画像処理回路が想定する最大サイズの画像を処理するに足りるメモリサイズとなる。ここでいうメモリサイズとは、1画素のデータを保持するのに必要なビット数×主走査方向を構成するのに必要な画素数×ライン数で得られるビット数のことである。画像処理回路は所望のメモリ領域にアクセスするためにアドレス情報を用いて自身がアクセスするメモリ領域を指定する。
しかしながら、上記従来技術には以下に記載する課題がある。上記従来技術におけるラインメモリは、画像処理回路が想定する最大サイズの画像を処理するのに必要なメモリサイズが実装されるため、画像処理対象の画像サイズ如何によっては、搭載されるラインメモリを全領域使用しない場合がある。例えば、A3画像を処理可能なメモリサイズのメモリモジュールを保有する画像処理回路でA4画像やA5画像を処理する場合、画像サイズがA3に比べて小さい(A3に比べて主走査方向の長さが短い)。このような場合には、画像処理回路に備えられているメモリモジュールの全領域を使用する必要がなく、使用しないメモリ領域へのメモリアクセスは発生しない。
より低い消費電力で画像処理を実行するためには、メモリアクセスが発生しないメモリ領域を省電力状態に設定することが望ましい。しかし、従来は画像サイズ情報に応じて、メモリアクセスが発生しないSRAM領域に対して局所的に省電力状態に設定することができなかった。また、上記従来技術において、デイジーチェーン接続によるRS信号の伝達を採用する場合、デイジーチェーン接続される全てのメモリモジュールの電力が一意に決まってしまう。そのため、画像サイズ情報に応じて、メモリアクセスが発生しないSRAM領域に対して局所的に省電力状態に設定することができなかった。さらに、上記従来技術では、システムが扱うデータの総容量を鑑みて、異なるバスで接続された複数のメモリの電力状態を制御しているが、ラインメモリのような単一のメモリI/Fの内部に関して局所的に省電力状態を作り出すことはできなかった。
本発明は、上述の問題の少なくとも一つに鑑みて成されたものであり、画像処理対象の画像サイズに応じて、必要なメモリ領域へ電源を供給するとともに、不要なメモリ領域への省電力制御を好適に実施する仕組みを提供することを目的とする。
本発明は、画像処理パイプラインを構成する複数の画像処理回路を備える画像処理装置であって、各画像処理回路は、複数の領域を有し、各領域への電力供給状態として、第1モードと該第1モードより低電力の第2モードとを個別に切替可能な記憶手段と、前記記憶手段に記憶された画像データを処理する処理手段と、当該画像処理回路に制御信号が入力されると、前記処理手段によって処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断する判断手段と、前記判断手段による判断結果に従って、前記記憶手段の各領域への前記電力供給状態を個別に制御する制御手段とを備えることを特徴とする。
本発明によれば、画像処理対象の画像サイズに応じて、必要なメモリ領域へ電源を供給するとともに、不要なメモリ領域への省電力制御を好適に実施することができる。
以下に本発明の一実施形態を示す。以下で説明される個別の実施形態は、本発明の上位概念、中位概念及び下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確立されるのであって、以下の個別の実施形態によって限定されるわけではない。
<画像処理装置の構成>
以下では、本発明の一実施形態について図面を用いて説明する。図1は、本実施形態に係るシステム制御部100の構成例について説明する。画像処理装置10は、システム制御部100、プリンタ部107、スキャナ部108、ブートROM109、DRAM110、及び操作部113を備える。また、システム制御部100は、CPU101、画像処理部102、ROM IF部103、DRAM IF部104、スキャナIF部105、プリンタIF部106、ネットワークIF部111、及び操作部IF部112を備える。システム制御部100では、バス114によって各構成要素が接続されている。システム制御部100には、画像入力デバイスであるスキャナ部108と画像出力デバイスであるプリンタ部107とが、スキャナIF(インタフェース)部105とプリンタIF部106を介して接続されている。これらデバイスを制御することで、画像データの読み取りやプリント出力を実現することができる。
以下では、本発明の一実施形態について図面を用いて説明する。図1は、本実施形態に係るシステム制御部100の構成例について説明する。画像処理装置10は、システム制御部100、プリンタ部107、スキャナ部108、ブートROM109、DRAM110、及び操作部113を備える。また、システム制御部100は、CPU101、画像処理部102、ROM IF部103、DRAM IF部104、スキャナIF部105、プリンタIF部106、ネットワークIF部111、及び操作部IF部112を備える。システム制御部100では、バス114によって各構成要素が接続されている。システム制御部100には、画像入力デバイスであるスキャナ部108と画像出力デバイスであるプリンタ部107とが、スキャナIF(インタフェース)部105とプリンタIF部106を介して接続されている。これらデバイスを制御することで、画像データの読み取りやプリント出力を実現することができる。
CPU101は、画像処理部102の設定、スキャナ部108から入力される画像データやプリンタ部107へ出力する画像データの制御を行う。CPU101は、DRAM110に展開されたOSやアプリケーションプログラムを実行する。画像処理部102は、各種画像処理を行う回路であり、CPU101によって設定、制御される。構成の詳細については後述する。画像処理の例としては、画像データの回転や、変倍、色処理、トリミング・マスキング、2値変換、多値変換、白紙判定等の各種画像処理を行う。また、プリント画像処理としては、プリント出力する画像データに対して、プリンタ部107に応じた画像処理補正等を行う。スキャン画像処理としては、スキャナ部108で読み込まれた画像データに対して、補正、加工、編集等の各種処理を行う。
ROMIF部103は、ブートROM109にアクセスするためのI/Fモジュールである。システム制御部100の電源が投入されたときに、CPU101がROMIF部103にアクセスすることで、ブートROM109にアクセスし、CPU101がブートする。DRAMIF部104は、DRAM110にアクセスするためのI/Fモジュールである。DRAMIF部104は、DRAM110の設定や制御を行うためのレジスタを備えており、このレジスタは、CPU101からアクセス可能である。操作部IF部112は、ユーザが操作部113を操作した操作指示の受付及び操作結果の表示の制御を行う。ネットワークIF部111は、例えばLANカード等で実現され、ここでは図示しないLAN等のネットワークに接続して外部装置との間でデバイス情報や画像データの入出力を行う。
<画像処理部の構成>
次に、図2を参照して、本実施形態に係る画像処理部102の詳細な構成について説明する。ここでは、SRAMの低電力モード(RSモード)への移行や通常モードへの復帰制御を行う構成について説明する。なお、本実施形態では特に言及しない限り、以下では、SRAMの低電力モード(第2モード)と通常モード(第1モード)をまとめて「SRAMの動作モード」と称する。なお、本実施形態ではSRAMの低電力モードとしてRSモードを説明しているが、電源遮断モードのようなデータを保持しないで電力供給を停止する形態でも同様に実施可能である。
次に、図2を参照して、本実施形態に係る画像処理部102の詳細な構成について説明する。ここでは、SRAMの低電力モード(RSモード)への移行や通常モードへの復帰制御を行う構成について説明する。なお、本実施形態では特に言及しない限り、以下では、SRAMの低電力モード(第2モード)と通常モード(第1モード)をまとめて「SRAMの動作モード」と称する。なお、本実施形態ではSRAMの低電力モードとしてRSモードを説明しているが、電源遮断モードのようなデータを保持しないで電力供給を停止する形態でも同様に実施可能である。
画像処理部102は、画像処理パイプラインを構成する画像処理回路A201、画像処理回路B202、画像処理回路C203と、DRAMIF部104を介してDRAM110に保持される画像の読み込みを行うReadDmacとを含んで構成される。さらに、画像処理部102は、画像処理部102で処理した結果をDRAMIF部104を介してDRAM110へ書き出すWriteDmacと、各画像処理部が持つSRAMの電力供給状態を制御するRS制御部207とを含んで構成される。なお、本実施形態では、画像処理部102は、3つの画像処理回路で構成されているが、これより少なくても、多くても本発明を実施する上でなんら問題はなく、画像処理回路の数を限定する意図はない。
各画像処理回路は、その内部に画像処理に用いられる画像処理係数のテーブルを保持したり、ラインバッファ等の一時画像バッファとして用いたりするSRAM204、SRAM205、及びSRAM206を備える。さらに、各画像処理回路は、画像処理対象となる画像データの画像サイズ情報(属性情報)や各種設定値を保持するREG(レジスタ)208、REG209、及びREG210を備える。本実施形態では、画像処理部102を構成する全ての画像処理回路がSRAMを保有しているが、1つ以上の画像処理がSRAMを保持していれば本実施形態は実施できることは言うまでもない。属性情報としては、例えば、処理対象の画像データに対応する画像について、主走査方向の長さ、主走査方向の画素数、画像形成する際の用紙のサイズ、又は解像度が用いられる。
RS制御部207は、P_RS_in211に出力する信号を制御し、P_RS_in211が接続される画像処理回路A201のSRAM204の電力供給状態を制御する。また、SRAM204は、P_RS_in211から入力された信号を、ある遅延量を持って、RS_A212へ出力し、画像処理回路B202のSRAM205への入力RS信号とする。SRAM205もSRAM204と同様にして、RS_A212から入力された信号を、ある遅延量を持って、RS_B213へ出力し、画像処理回路C203のSRAM206への入力RS信号とする。SRAM206もSRAM204、SRAM205と同様にして、RS_B213から入力された信号を、ある遅延量を持って、P_RS_out214へ出力し、RS制御部207へ入力する。このようにRS制御部と各SRAMは1つのRS信号をリング状に接続することで、SRAM間で遅延を作り出し、複数SRAMが同時に立ち上がることによるラッシュカレントのピークを抑える構成となっている。
<低電力状態制御>
次に、図2におけるRS信号の制御方法を図3に示すタイミングチャートを用いて説明する。図3は、CPU101の操作によって、予めRSモードに設定された画像処理部102に備えられる各画像処理モジュールのSRAMをRSモードから通常モードへ復帰し、再びCPU101の操作によってRSモードへと設定する際のタイミングチャートを示す。なお、本実施形態ではRS信号がHIGHである期間をRSモードとしており、RS信号がLOWである期間を通常モードとして説明する。しかし、RS信号がLOWである期間がRSモードで、RS信号がHIGHである期間が通常モードであるSRAMでも成り立つことは言うまでもない。
次に、図2におけるRS信号の制御方法を図3に示すタイミングチャートを用いて説明する。図3は、CPU101の操作によって、予めRSモードに設定された画像処理部102に備えられる各画像処理モジュールのSRAMをRSモードから通常モードへ復帰し、再びCPU101の操作によってRSモードへと設定する際のタイミングチャートを示す。なお、本実施形態ではRS信号がHIGHである期間をRSモードとしており、RS信号がLOWである期間を通常モードとして説明する。しかし、RS信号がLOWである期間がRSモードで、RS信号がHIGHである期間が通常モードであるSRAMでも成り立つことは言うまでもない。
最初に、RSモードであったSRAMを通常モードへ復帰させるシーケンスを説明する。CPU101は、図3に示すCPUアクセスA301のタイミングでバス114を介してRS制御部207にアクセスし、不図示のRSモード設定レジスタであるRS_mode_Reg304にRSモードDISABLE(通常モード)を設定する。すると、RS制御部207は、P_RS_in211をLOWにして出力する。CPUアクセスA301が発生するタイミングは、ソフトウェアがジョブを受け付け、ジョブの内容に基づき、当該部位を使用すると判断したタイミングである。
RS制御部207から出力された信号は、SRAM204に入力された後、ある遅延量303を持ってRS_A212へ出力され、SRAM205へ入力される。遅延量が必要である理由は、既に述べた通り、同時に通常モードへ遷移するSRAMのサイズをなるべく小さなブロック単位に分割してラッシュカレントのピーク電流を小さくするためである。各SRAMのサイズに応じて、通常モードへの遷移に要する時間が変化するため、各SRAMの状態遷移に掛かる所要時間に応じて、遅延量を設計する。なお、遅延量は設定できるようにしてもよいし、SRAMのサイズから設計時に適切な遅延量となるようなハード構成にしてもよい。SRAM205へ入力された信号は、ある遅延量を持ってRS_B213へと出力され、SRAM206に入力される。SRAM206に入力されるRS信号は、ある遅延量を持ってP_RS_out214へと出力され、RS制御部207へ入力される。RS信号が入力された際の各SRAMの内部動作や状態遷移(電力供給状態305)については、個々の画像処理回路のREGに設定される画像サイズ情報によって変化する。これについては後ほど詳しく説明する。
続いて、通常モードであったSRAMをRSモードへと遷移させるシーケンスを説明する。CPU101はタイミングチャート上に示すCPUアクセスB302のタイミングでバス114を介してRS制御部207にアクセスし、不図示のRSモード設定レジスタであるRS_mode_Reg304にRSモードENABLE(RSモード)を設定する。CPU101がRS_mode_Reg304にRSモードENABLEと設定するタイミングは、ソフトウェアがジョブ終了を検知し、ソフトウェアが当該ブロックの使用が終了したと判断したタイミングである。CPU101がRS_mode_Reg304にRSモードENABLEを設定すると、RS制御部207は、P_RS_in211にRSモードを示す信号を出力する。RS制御部207から出力された信号は、SRAM204に入力された後、ある遅延量303を持ってRS_A212へ出力され、SRAM205へ入力される。SRAM205へ入力された信号は、ある遅延量を持ってRS_B213へと出力され、SRAM206に入力される。SRAM206に入力されるRS信号は、ある遅延量を持ってP_RS_out214へと出力され、RS制御部207へ入力される。この場合でも、個々の画像処理回路のREGに設定される画像サイズ情報によって各画像処理のSRAMの動作モードの状態遷移が発生する。個々の画像処理の内部動作や状態遷移(電力供給状態305)については、後に図6を用いて詳しく説明する。
<画像処理回路の内部構成>
次に、図4を参照して、画像処理部102を構成する画像処理回路A201を一例として、その内部ブロックの詳細について説明する。画像処理回路A201は、画像処理コア401、SRAM204、及びREG208から構成されている。REG208は上述した通りである。一方、SRAM204は内部の電力状態をさらに細かく制御可能なため、ここでより詳細に説明する。
次に、図4を参照して、画像処理部102を構成する画像処理回路A201を一例として、その内部ブロックの詳細について説明する。画像処理回路A201は、画像処理コア401、SRAM204、及びREG208から構成されている。REG208は上述した通りである。一方、SRAM204は内部の電力状態をさらに細かく制御可能なため、ここでより詳細に説明する。
画像処理コア401は、Imdata_inから入力される画像データに対して演算等の所定の画像処理操作を施し、Imdata1へ出力するブロックである。画像処理コア401は、処理を実行する際にSRAM204を活用するフィルタ処理等を施す画像処理回路である。画像処理コア401は、SRAMアクセス用バスによって、後に詳細に説明するSRAMコア409のAREAa410とAREAb411とに接続される。ここでは、フィルタ処理を施す画像処理回路を例にして説明する。しかし、本発明はこれに限定されず、拡大・縮小処理やLUTによる線形補間等、フィルタ処理に限らずとも、SRAMを活用し、処理する画像サイズによってSRAMへのアクセス範囲が変化する画像処理であれば本発明を適用することができる。
画像処理コア401は、REG208が備える画像サイズREG402に設定される画像のサイズ設定によって、入力されてくる画像の主走査サイズ、副走査サイズ、又はその両方を判別する。また、SRAMアクセス用バスで接続されたSRAM204のアクセス範囲を決定する。本実施形態では、画像サイズREG402に設定された設定値は、画像サイズ信号403によって、画像処理コア401や、SRAM204に伝達される。本実施形態における画像サイズREG402に保持される情報は、少なくとも画像の主走査方向のサイズ、又はそれが類推できる情報であればよい。類推できる情報とは、例えばA4画像を処理するといった情報である。A4画像を処理するという情報を持っておくことで、その情報を元にA4画像の主走査方向の画像サイズへ容易に取得・変換が可能となる。
SRAM204は、SRAM_RS制御部404と、CG部416と、SRAMコア409とを備える。SRAMコア409は、AREAa410及びAREAb411と、SRAMアクセス用バスの信号をAREAa410とAREAb411とへ分配する、不図示のMUX回路とから構成される。このような構成とすることで画像処理コア401から見たときのSRAM204は、連続したアドレス空間を持つ単一のSRAMとして扱えるようになる。
AREAa410とAREAb411とは、不図示の以下のブロックから構成されるメモリブロックである。即ち、データを保持するメモリセルアレイや、入力されるメモリ制御信号を受けてメモリの動作タイミング信号を制御するタイミング制御回路、入力されるアドレスから実際にデータを格納するメモリセルを指定するワードドライバ部とカラムドライバ部を備える。また、AREAa410とAREAb411とは、RS信号を受けてRSモードに移行する場合に、領域が保持するメモリセルアレイを除く周辺回路への電力を遮断する、不図示の電源制御回路を備えている。本実施形態では、RS信号がHIGHとして入力された場合に電源制御回路がAREA内部の周辺回路への電力を遮断する。また、RS信号がLOWとして入力された場合に、電源制御回路が領域の周辺回路への電力を供給する。
AREAa410、及びAREAb411がそれぞれ個別に電力供給状態を切替可能な機構を備えている。これにより、連続したアドレス空間を共有し、かつそれぞれを独立に電力制御可能なメモリ構成になっている。ここで、連続したアドレス空間を共有するとは、画像処理コア401がSRAMアクセス用バスを通じてアクセスする場合に指定されるアドレス範囲の一部がそれぞれのAREAに割りつけられた状態のことを指す。例えば、画像処理コア401が指定するアドレスの0〜255までがAREAaに存在し、256〜511までがAREAbに存在するように構成されている。当然、アドレスの区切り方は実装により変化するため、例えば、アドレス4999までがAREAa410、それよりも後のアドレスはAREAb411という割りつけ方も可能である。
また、ここではAREA(領域)を2つ備えている構成で説明しているが、必要に応じてコアの数は可変的に設計しても本発明を適用することができる。その場合、SRAM_RS制御部404が制御することになるRS制御信号数とCLK_EN制御信号数はコアの数だけ必要となる。動作モード判断部405は、画像サイズによってアクセスが発生するSRAMアドレス範囲を特定する。AREAb411の所定のアドレス領域が使われなければ、SRAM_RS制御部404は、RS制御信号、CLK信号を適切に制御して、アクセスされない領域の電力状態を低消費電力モードの状態に保つ。SRAM_RS制御部404は、動作モード判断部405とRS領域制御部406、不図示のカウンタ回路から成っている。
RS領域制御部406は、AREAa410とAREAb411の動作モードを制御するRS信号であるRS_to_AREA_a407と、RS_to_AREA_b408とを制御する。RS領域制御部406は、RS制御部207が制御するRSモードへの移行や通常モードへの復帰を制御するRS信号であるP_RS_in211の入力を受け付ける。そして、RS領域制御部406は、AREAa410とAREAb411へのクロック信号の制御を、CLK_EN_a412とCLK_EN_b413とを制御することにより行う。これらの制御信号の制御は、後に詳しく説明する動作モード判断部405の判断結果によって決定される。また、RS領域制御部406は、RS_A212の出力制御を行う。
SRAM_RS制御部404は、内部に不図示のカウンタを有する。当該カウンタは、P_RS_in211の入力信号と画像サイズ信号403を受けて、SRAM204のRSモードを制御すべく、クロック信号の発振・停止を制御するCLK_EN_a412及びCLK_EN_b413の出力タイミングを計時して制御する。また、SRAM_RS制御部404で受けたP_RS_in211を、後段のモジュールに対して出力するRS_A212信号の出力するタイミングを計時して制御する。また、カウンタは、不図示のカウント設定レジスタを備え、P_RS_in211の入力信号と画像サイズ信号403を受けて、CLK_EN_a412とCLK_EN_b413が出力されるまでのタイミングを可変調整できるようにしてもよい。また、P_RS_in211が入力されてから、RS_A212を出力するまでのタイミングを可変調整できるようにしてもよい。
動作モード判断部405は、SRAM_RS制御部404に入力されるP_RS_in211と画像サイズ信号403を受けて、アドレス領域毎に区切られたSRAMの動作モードを変更するか否かを決定する。動作モード判断部405は、既に説明した図3におけるP_RS_in211がHIGHからLOWに変化するタイミング、即ち、SRAMがRSモードから通常モードに遷移する場面で、画像サイズ信号403と、予め設定してある画像サイズ閾値とを比較する。さらに、動作モード判断部405は、画像サイズ信号403から得られる画像サイズ情報が画像サイズ閾値以下である場合に、AREAb410を復帰させないと判断する。ここで、画像サイズ閾値とは、実装されるSRAM204のAREAと画像サイズによりアクセスされる領域の範囲を鑑みて予め設定される閾値である。画像サイズ信号403が、画像サイズ閾値以下である場合、AREAb411へのアクセスは画像処理中に発生しない。そのため、画像処理部102が通常モードに移行する場合でもAREAb411の動作モードを低消費電力状態にしておいて何ら動作に問題は無く、通常モードに移行する場合よりも少ない消費電力で画像処理を実行することができる。
CG部416は、CLK_EN_a412及びCLK_EN_b413に基づき、CLK_IN信号を、CLK_AREAa414、CLK_AREAb415又はその両方に載せてSRAMコア409に供給するか否かを制御する。CLK_EN_a412がDISABLEを示す信号であれば、CG部416はCLK_IN信号をCLK_AREAa414に載せず、AREAa410へのCLK信号を止める制御を行う。一方、CLK_EN_a412がENABLEを示す信号であれば、CG部416はCLK_IN信号をCLK_AREAa414に載せ、AREAa410へのCLK信号を供給する制御を行う。同様に、CLK_EN_b413がDISABLEを示す信号であれば、CG部416はCLK_IN信号をCLK_AREAb415に載せず、AREAb411へのCLK信号を止める制御を行う。一方、CLK_EN_b413がENABLEを示す信号であれば、CG部416はCLK_IN信号をCLK_AREAb415に載せ、AREAb411へのCLK信号を供給する制御を行う。
<SRAMコアの内部電力状態の決定方法>
次に、図5を参照して、画像サイズREG402の設定値に基づき、SRAM_RS制御部404に備えられる動作モード判断部405がAREAa410及びAREAb411の動作モードを決定する処理手順について説明する。
次に、図5を参照して、画像サイズREG402の設定値に基づき、SRAM_RS制御部404に備えられる動作モード判断部405がAREAa410及びAREAb411の動作モードを決定する処理手順について説明する。
S501で、動作モード判断部405は、SRAM_RS制御部404に入力されるP_RS_in211と画像サイズ信号403を取得する。これらの信号に基づいて、動作モード判断部405は、アドレス領域毎に区切られたSRAMの動作モードを変更するか否かを決定する。
S502で、動作モード判断部405は、S501で取得した画像サイズ信号403と、予め動作モード判断部405が保有する画像サイズ閾値とを比較し、画像サイズ信号403から得られる画像サイズ情報が画像サイズ閾値以下であるか否かを判定する。ここでは、画像サイズ閾値としてA4サイズが設定されていることとする。画像サイズ情報が画像サイズ閾値以下である場合には、AREAb411を復帰させないと判断し、S505に進む。一方、画像サイズ情報が画像サイズ閾値より大きい場合には、復帰させると判断し、S503へ進む。
S503で、動作モード判断部405は、RS領域制御部406へAREAb411も復帰させるという判断結果を通知する。続いて、S504で、RS領域制御部406は、受信した判断結果に基づき、全てのSRAM領域へP_RS_in211から入力されてくるRS信号が供給されるように制御する。具体的には、RS領域制御部406は、RS信号が供給されるように、CLK_EN_a412、CLK_EN_b413、RS_to_AREA_a407及びRS_to_AREA_b408を制御する。
一方、S505で、動作モード判断部405は、RS領域制御部406へAREAb411を復帰させないという判断結果を通知する。続いて、S506で、RS領域制御部406は、受信した判断結果に基づき、AREAb411へP_RS_in211から入力されてくるRS信号が供給されないように制御する。具体的には、RS領域制御部406は、RS信号が供給されないように、CLK_EN_b413、及びRS_to_AREA_b408を制御する。S507で、RS領域制御部406は、S505で受信した判断結果に基づき、AREAa410へP_RS_in211から入力されてくるRS信号が供給されるように、CLK_EN_a412、RS_to_AREA_a407を制御する。
<SRAMコアの内部電力状態>
次に、図6A及び図6Bを参照して、SRAMコアの内部電力状態の制御について説明する。図6A及び図6Bは、画像サイズREG402の設定値に基づいて制御される、RS信号やクロック信号のタイミング制御について説明する。
次に、図6A及び図6Bを参照して、SRAMコアの内部電力状態の制御について説明する。図6A及び図6Bは、画像サイズREG402の設定値に基づいて制御される、RS信号やクロック信号のタイミング制御について説明する。
図6Aは、画像処理回路A201が処理可能な最大画像サイズが画像サイズREG402に設定された場合のタイミングチャートを示す。この場合、画像処理コア401が全てのSRAMへアクセスを行う動作モードに設定され、入力されるRS信号(制御信号)によってSRAMの動作モードが通常モードに変化し、その後RS信号によって再びRSモードに変化する。各信号の詳細については、図2及び図4を用いて既に説明しているため、省略する。
まず、SRAM204のRSモードから通常モードへの移行シーケンスについて説明する。時間t0は、図3におけるCPUアクセスA301で説明した操作が行われる。即ち、CPU101はシステムバス114を介してRS制御部207のRS_mode_Reg304にDISABLEを設定する。これにより、RS制御部207は、RSモード終了を示す信号をP_RS_in211に出力する。なお、ここではRSモードでない場合のRS信号をLOW(0)とし、RSモードである場合のRS信号をHIGH(1)としているが、本発明を限定する意図はない。
時間t0において、動作モード判断部405は、P_RS_in211が入力されると、同時刻に入力されている画像サイズ信号403の値を参照し、AREAa410とAREAb411をRSモードから復帰させるか否かを判断する。図6Aでは、画像サイズREG402に画像処理回路A201が処理可能な最大画像サイズが設定されており、画像サイズ信号403には、そのことを示す信号が出力されている。本実施形態ではA3サイズを画像処理回路が処理できる最大画像サイズとして説明する。本実施形態ではサイズ設定をA3として表現しているが、画素数の情報であっても、長さの情報であっても本発明を適用することができる。
動作モード判断部405は、画像サイズ信号403が入力されていることを確認し、AREAa410が担当するアドレス範囲内で処理が実行されるか否かを判断する。図6Aでは、画像サイズREG402に画像処理回路A201が処理可能な最大画像サイズが設定されているため、AREAa410及びAREAb411の両方を復帰させる必要があると判断する。即ち、RS領域制御部406へ判断結果を通知し、RS領域制御部406が受信した判断結果に基づき、RS_to_AREA_a407とRS_to_AREA_b408へP_RS_in211から入力されたLOW信号を出力する。AREAa410及びAREAb411をRSモードから通常モードへの遷移状態とする。このとき、それぞれのAREAがある一定以上のサイズである場合、ラッシュカレントを抑制する目的で、それぞれのコアがRSモードから通常モードへの遷移タイミング(t0とt1)をずらすように制御する必要がある。本実施形態では、RS領域制御部406に設けられる不図示のカウンタによりタイミングを計時し、タイミングの制御を行っており、AREAa410へのRS信号の制御を時間t0で行っている。そして、AREAb411へのRS信号の制御を時間t1で行っている。また、図6Aの下部に示すように、SRAMの状態が時間t0で遷移状態へ移行する。
時間t2において、RS領域制御部406は、時間t0で入力されたP_RS_in211信号を、RS_A212へ出力する。時間t0から時間t2までの遅延は設計時に予め定めてもよいし、カウンタで係数してもよい。本実施形態ではカウンタ計時してタイミングを生成している。時間t0から時間t2までの遅延が存在する理由は、ラッシュカレントによるピーク電流削減のため、次段に接続されるSRAMへのRS信号の到達を必要な時間遅らせる必要があるためである。
時間t3において、RS領域制御部406は、CLK_EN_a412及びCLK_EN_a413にHIGH信号を画像サイズ信号403に従って出力し、CG部416で実施していたクロックゲート(クロックの供給停止)をDISABLEとする。即ち、クロックゲートを解除し、CLK_INから入力されるクロック信号のAREAa410及びAREAb411への供給を開始する。時間t0から時間t3までの遅延時間が必要な理由は、RS信号を操作し、SRAM204への電源供給を再開してから電源が十分に安定するのを待って制御回路の動作を開始する必要があるためである。時間t0から時間t3までの遅延時間は、ハードウェアとしてカウンタを用いて制御してもよいし、予め定めた固定タイミングでもよいし、開始タイミングをソフトウェアにより上記制約を満たした上で任意のタイミングにより出力可能なように構成してもよい。また、ここではAREAa410及びAREAb411へのクロック供給の再開を同時タイミングとして説明した。しかし、CLK_EN_a412とCLK_EN_b413を出力するタイミングを制御して、RS_to_CORE407とRS_to_CORE408の制御と同様にタイミングを別としても問題はない。クロックの供給が再開されると、SRAM204は通常モードで動作する。
時間t4において、RS領域制御部406は、画像処理対象の画像データサイズに合わせたクロックの供給が完了すると、CLK_EN_a412及びCLK_EN_b413にLOW信号を出力する。さらに、RS領域制御部406は、CG部416にクロックゲートをENABLEとして、AREAa410及びAREAb411へ供給していたCLK_INから入力されるクロック信号の供給を止める制御を行う。時間t4におけるCLK_EN_a412及びCLK_EN_b413の操作は、ジョブ実行に必要な時間t3から時間t4までの時間をハードウェアにより割り出して制御してもよいし、ソフトウェアにより制御してもよい。クロックの供給が停止すると、SRAM204は再び遷移状態へと移行する。
時間t4からtin時間が経過した時間t5において、RS領域制御部406は、P_RS_in211から入力されるRSモード開始を示すHIGH信号を受けて(CPUアクセスB302)、RS_to_AREA_a407へHIGHを出力する。これにより、AREAa410をRSモードへと遷移させる。そして、時間t6でRS_to_AREA_b408へHIGHを出力し、AREAb411をRSモードへと遷移させる。これにより、RSモードに投入する際に、SRAMに入力されるクロックが停止されているので、RSモード投入時の電源揺れを抑えることによってデータ保持を担保することが可能となる。ここで、tin時間は、SRAMの記憶保持容量によって変わり、容量が大きいほど時間が長くなる。また、時間t5においては、P_RS_in211を制御するために、CPU101がシステムバス114を介してRS制御部207のRS_mode_Reg304にRSモードENABLEを設定する。
時間t7で、RS領域制御部406は、時間t5で入力されたP_RS_in211信号を、RS_A212へ出力する。時間t5から時間t7までの遅延は設計時に予め定めてもよいし、カウンタで計数してもよい。
以上説明したように、上記操作を行うことで、画像処理回路が全てのSRAMに対してアクセスを行う場合に、入力されるRS信号によってSRAM204の動作モードが通常モードに変化し、その後RS信号によって再びRSモードに設定することが可能となる。 次に、画像サイズREG402に設定された画像サイズ設定により、画像処理コア401がAREAa410のみアクセスを行う動作モードに制御する場合のタイミング制御について説明する。ここでは、入力されるRS信号によってAREAa410が通常モードに変化し、AREAb411はRSモードを維持し、その後RS信号によって再びRSモードに変化する。図6Bでは、図6Aの時間t0から時間t7のタイミングと同様のタイミングとし、AREAb411がRSモードから復帰せずAREAa410がRSモードから通常モードへ復帰する場合と、両方復帰する場合(図6A)の動作の違いが分かるように示している。
時間t0では、図3におけるCPUアクセスA301で説明した操作が行われる。即ち、CPU101はシステムバス114を介してRS制御部207のRS_mode_Reg304にDISABLEを設定する。これにより、RS制御部207は、RSモードの終了を示す信号をP_RS_in211に出力する。
時間t0において、動作モード判断部405は、P_RS_in211が入力されると、同時刻に入力されている画像サイズ信号403の値を参照し、AREAa410及びAREAb411をRSモードから復帰させるか否かを判断する。ここでは、画像サイズREG402に画像処理回路A201がAREAa410に割り当てられたアドレス領域のみを使って画像処理を行うことが可能な画像サイズが設定されており、画像サイズ信号403には、そのことを示す信号が出力されている。例えば、画像処理回路A201がAREAa410に割り当てられたアドレス領域のみを使って画像処理を行う画像サイズとしてA4という情報が設定されることを示す。しかし、本発明はこれに限定されず、画素数の情報でも長さ情報でもなんら問題はない。
動作モード判断部405は、画像サイズ信号403が入力されていることを確認し、AREAa410が担当するアドレス範囲内で処理が実行されるか否かを判断する。ここでは、AREAa410に割り当てられたアドレス領域のみを使って画像処理を行う画像サイズが設定されているため、動作モード判断部405は、AREAa410のみを復帰させる必要があると判断する。その後、RS領域制御部406へ判断結果が通知され、RS領域制御部406は、受信した判断結果に従って、RS_to_AREA_a407へP_RS_in211から入力されたLOW信号を出力する。これにより、AREAa410は、RSモードから通常モードへの遷移状態となる。一方、AREAb411は、RSモードの動作状態を維持する。
時間t1において、RS領域制御部406は、時間t0で入力されたP_RS_in211信号を、RS_A212へ出力する。本実施形態ではAREAb411がRSモード状態を維持するため、t1でRS_to_AREA_b408をLOW信号へ遷移させない。従って、このタイミングでRS_A212へLOW信号を出力することになる。時間t1でRS_A212へ信号を出力したことにより、時間t2では何も発生しない。
時間t3において、RS領域制御部406は、時間t0で動作モード判断部405により、AREAa410を通常モードへ遷移させ、AREAb411をRSモードに維持する。そのため、CLK_EN_a412へHIGH信号を出力し、CLK_EN_b413へはLOW信号を出力したままにし、AREAa410は通常モードへ復帰させ、AREAb411はCG部416で実施していたクロックゲートを継続する。即ち、CLK_INから入力されるクロック信号のAREAb411への供給を開始しない。当然、図6Bの下部に示しているAREAb411の状態はRSモードから遷移しない。
時間t4において、RS領域制御部406は、画像処理対象の画像データサイズに合わせたクロックの供給が完了すると、CLK_EN_a412にLOW信号を出力する。また、CLK_EN_b413に引き続きLOW信号を出力する。こうして、CG部416でAREAa410へのクロックゲートを開始し、AREAb411へ実施していたクロックゲートを継続する。当然、図6Bの下部に示すように、AREAa410の状態は遷移状態となり、AREAbの状態はRSモードから遷移しない。
また、時間t4において、RS領域制御部406は、P_RS_in211から入力されるRSモードの開始を示すHIGH信号を受ける(CPUアクセスB302)。RS領域制御部406は、RS_to_AREA_a407へP_RS_in211から入力されたHIGH信号を出力し、AREAa410をRSモードへ遷移させる。AREAb411は既にRSモードになっているため、RS_to_AREA_b408はHIGHのまま変化しない。
時間t5におけるP_RS_in211信号の遷移は、図3のCPUアクセスB302に示すように、CPU101がシステムバス114を介してRS制御部207のRS_mode_Reg304にRSモードENABLEを設定することで行われる。時間t6では、RS領域制御部406は、時間t5で入力されたP_RS_in211信号を、RS_A212へ出力する。時間t5から時間t6までの遅延は設計時に予め定めてもよいし、カウンタで計数してもよい。時間t7では、既にSRAM204の状態遷移が全て終了しているため何も起こらない。
以上説明したように、本実施形態に係る画像処理装置は、画像処理パイプラインを構成する複数の画像処理回路を備える。各画像処理回路は、複数の領域を有し、各領域への電力供給状態として、第1モードと該第1モードより低電力の第2モードとを個別に切替可能なSRAMと、SRAMに記憶された画像データを処理する画像処理コアと、を備える。各画像処理回路は、制御信号が入力されると、画像処理コアで処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断し、当該判断結果に従って、SRAMの各領域への電力供給状態を個別に制御する。このように、SRAM_RS制御部404の動作モード判断部405が画像サイズによってRSモードと通常モードを遷移するSRAM領域を決定する。これにより、画像処理の対象の画像サイズ情報に応じて、RS領域制御部406がSRAM内部のRSモードへの遷移を制御することが可能となる。そのため、SRAMアクセスを伴わない場合において、SRAMをRSモードに保つことが可能となり、不要な電力を使わずに処理を実行する事が可能となる。
<第2の実施形態>
以下では、本発明の第2の実施形態について説明する。上記第1の実施形態では、画像サイズREG402に設定される画像サイズ情報をSRAM制御部404に備えられる動作モード判断部405が参照し、外部から入力されるRS信号が遷移するタイミングで復帰するSRAM領域を定めていた。本実施形態では、通常モードで動作している途中で異なる画像サイズが設定され、画像処理コアの動作モードが切り替わる場合についての説明を行う。ここで、通常モードで動作している途中で異なる画像サイズが設定される場合の例として、複数のページを処理する場合に、各ページサイズが異なる場合を例に説明を行う。加えて、本実施形態では、画像処理回路A201が処理可能な最大画像サイズから、AREAa410へのアクセスだけで処理が成り立つ画像サイズへの変更を例にして説明する。なお、本実施形態を実施する上で必要な構成は第1の実施形態と同様なため、説明を省略する。
以下では、本発明の第2の実施形態について説明する。上記第1の実施形態では、画像サイズREG402に設定される画像サイズ情報をSRAM制御部404に備えられる動作モード判断部405が参照し、外部から入力されるRS信号が遷移するタイミングで復帰するSRAM領域を定めていた。本実施形態では、通常モードで動作している途中で異なる画像サイズが設定され、画像処理コアの動作モードが切り替わる場合についての説明を行う。ここで、通常モードで動作している途中で異なる画像サイズが設定される場合の例として、複数のページを処理する場合に、各ページサイズが異なる場合を例に説明を行う。加えて、本実施形態では、画像処理回路A201が処理可能な最大画像サイズから、AREAa410へのアクセスだけで処理が成り立つ画像サイズへの変更を例にして説明する。なお、本実施形態を実施する上で必要な構成は第1の実施形態と同様なため、説明を省略する。
<処理手順>
図7を参照して、通常モードで動作している途中で異なる画像サイズが設定された場合に、動作モード判断部405がSRAM領域ごとの動作モードを決定する処理手順について説明する。なお、図5のフローチャートと同様の処理については同一のステップ番号を付し、説明を省略する。
図7を参照して、通常モードで動作している途中で異なる画像サイズが設定された場合に、動作モード判断部405がSRAM領域ごとの動作モードを決定する処理手順について説明する。なお、図5のフローチャートと同様の処理については同一のステップ番号を付し、説明を省略する。
まず、画像サイズが設定されると、S501で、上述したように画像サイズが取得される。続いて、S701で、動作モード判断部405は、現在のSRAM領域の動作モードを判断する。1つも通常モードのSRAM領域が存在しない場合は、図5に示したS502以降の処理へと進む。一方、1つでも通常モードであるSRAM領域が存在する場合はS702へ進む。
S702で、動作モード判断部405は、S501で取得した画像サイズの設定により、SRAM領域の動作モードの状態を変更するか否かを判断する。SRAM領域の動作モードを変更する必要がある場合はS703へ進み、必要無い場合は処理を終了する。ここで、SRAM領域の動作モードを変更する必要が無い場合とは、サイズの設定変更に対して、既に必要な領域が通常モードで動作しており、かつ、不要な領域がRSモードに遷移している場合が挙げられる。つまり、本実施形態では、SRAM領域として、A4サイズが1つの基準となり、AREAa410とAREAb411の動作モードを決定している。例えば、A4サイズ設定で画像処理を行い、次にA5サイズ設定で画像処理を行う場合、何れもAREAa410のみが通常モードに設定され、その他の領域はRSモードで画像処理が行われるため、各領域の動作モードが変化しない。
S703で、動作モード判断部405は、SRAM領域の動作モードを変更する場合、通常モードのSRAM領域が増える変更であるか又は減る変更であるかを判断する。増える場合はS704へ進み、減る場合はS705へ進む。S704で、RS領域制御部406は、S703でSRAM領域が増えると判断した場合の動作モードの変更を行い、処理を終了する。つまり、動作モード判断部405の判断結果を受信したRS領域制御部406が、必要なSRAM領域の動作モードを通常モードにするように、CLK信号及びRS信号を制御する。
S705で、RS領域制御部406は、SRAM領域が減ると判断した場合の動作モードの変更を行い、処理を終了する。つまり、動作モード判断部405の判断結果を受信したRS領域制御部406が、必要なSRAM領域の動作モードのみが通常モードになるように、CLK信号及びRS信号を制御する。例えば、A3サイズ設定からA4サイズ設定へと変更した場合に、当該ステップを実行することになる。
<タイミングチャート>
次に、図8を参照して、通常モードで動作している途中で異なる画像サイズが設定され、SRAM領域の動作モードが切り替わる場合について、詳細に説明する。
次に、図8を参照して、通常モードで動作している途中で異なる画像サイズが設定され、SRAM領域の動作モードが切り替わる場合について、詳細に説明する。
まず、t0からt3までは図6Aと同様であり、画像処理回路A201が処理可能な最大画像サイズが画像サイズREG402に設定され、AREAa410とAREAb411がRSモードから通常モードへ遷移する場合と全く同じため説明は省略する。次に、t3’において、2ページ目に処理する画像のサイズとして、画像処理回路A201によってAREAa410に割り当てられたアドレス領域のみを使って画像処理を行うサイズが画像サイズREG402に設定される。ここでは、A3からA4という画像サイズ情報の遷移が発生している。画像サイズREG402の情報が変更されると、画像サイズ信号403を介して、各ブロックに伝わる画像サイズ信号403も当然遷移する。SRAM_RS制御部404に備えられる動作モード判断部405は、画像サイズ信号403が変化したことを検知し、変化後の画像サイズ情報に従って、AREAa410が担当するアドレス範囲内で処理が実行されるか否かを判断する。図8では、AREAa410に割り当てられたアドレス領域のみを使って画像処理を行う画像サイズ(A4)が設定されているため、AREAa410のみ通常モードを保ち、AREAb411をRSモードへ遷移させるための操作を開始する。まず、RS領域制御部406がCLK_EN_b413をLOWへと遷移させ、CG部416によってAREAb411へ供給していたクロックの供給を停止する。
次に、時間t4’において、RS領域制御部406は、RS_to_AREA_a407への出力信号への変化は加えず、RS_to_AREA_b408への出力信号のみをHIGHにする。t3’からt4’までの遅延時間は、第1の実施形態で説明したt4からt5の遅延時間が必要な理由と同様である。
時間t4から時間t7は、上記第1の実施形態において図6Bを用いて説明した、AREAa410のみ通常モードで動作した場合からRSモードへ遷移する場合と同様であるため、説明を省略する。
以上説明したように、処理するページサイズが移り変わる場合であっても、画像サイズREG402に設定された画像サイズの変化に従って、SRAM_RS制御部404に備えられる動作モード判断部405が適切にSRAMコアの動作モードを判断する。さらに、当該判断結果に従って、RS領域制御部406が動作モードを制御する。これにより、処理中における画像サイズの変更に応じて適切な消費電力で画像処理を実行できるようになる。また、本実施形態では、大きい画像サイズから小さい画像サイズへ変更し、RSモードへ設定されるSRAM領域が増加する例を説明した。しかし、本発明はこれに限定されず、小さい画像サイズから大きな画像サイズへ変更し、RSモードから解除されるSRAM領域が増加する場合についても適用可能である。また、本実施形態は画像サイズREG402の情報が変更されたことをトリガとして、AREAb411の動作モードを切り替えているが、別の方法を用いて動作モードの切り替えを行ってもよい。例えば、動作モード更新レジスタを新たに備え、画像サイズREG402の情報を変更してから更新レジスタを制御して動作モードを切り替えるようにしても本発明を適用することができる。
<第3の実施形態>
以下では、本発明の第3の実施形態について説明する。上記第1及び第2の実施形態では、画像サイズREG402に設定される画像サイズ情報をSRAM制御部404の動作モード判断部405が参照し、外部から入力されるRS信号又は画像サイズREG402の情報が変わるタイミングで動作モードを決定した。しかしながら、SRAMの動作モードを変更するためには、所定の時間経過が必要となる。そのため、SRAMの動作モードの遷移時間に対して異なるページを処理する場合のページ間に設けられる時間が短い場合、動作モードの変更時間により所望の処理速度が得られない場合がある。本実施形態では、このような場合に、複数ページ間で処理される最も大きい画像サイズ情報に従って、適切にSRAM領域の動作モードを選択し、省電力な画像処理を実現する方法を説明する。
以下では、本発明の第3の実施形態について説明する。上記第1及び第2の実施形態では、画像サイズREG402に設定される画像サイズ情報をSRAM制御部404の動作モード判断部405が参照し、外部から入力されるRS信号又は画像サイズREG402の情報が変わるタイミングで動作モードを決定した。しかしながら、SRAMの動作モードを変更するためには、所定の時間経過が必要となる。そのため、SRAMの動作モードの遷移時間に対して異なるページを処理する場合のページ間に設けられる時間が短い場合、動作モードの変更時間により所望の処理速度が得られない場合がある。本実施形態では、このような場合に、複数ページ間で処理される最も大きい画像サイズ情報に従って、適切にSRAM領域の動作モードを選択し、省電力な画像処理を実現する方法を説明する。
<画像処理回路の内部構成>
まず、図9を参照して、本実施形態に係る画像処理回路の内部構成について説明する。図9には、図4で示した構成に加えて、最大画像サイズREG901が加わっている。これは、複数ページの画像処理を実行する場合において、処理する画像群の中から最も大きい画像サイズを設定するレジスタである。最大画像サイズREG901に設定された情報は、画像サイズ信号403によって、SRAM_RS制御部404に備えられる動作モード判断部405へと伝えられる。
まず、図9を参照して、本実施形態に係る画像処理回路の内部構成について説明する。図9には、図4で示した構成に加えて、最大画像サイズREG901が加わっている。これは、複数ページの画像処理を実行する場合において、処理する画像群の中から最も大きい画像サイズを設定するレジスタである。最大画像サイズREG901に設定された情報は、画像サイズ信号403によって、SRAM_RS制御部404に備えられる動作モード判断部405へと伝えられる。
動作モード判断部405は、画像サイズ信号403を参照し、最大画像サイズREG901に指定された画像サイズによって、アドレス領域毎に区切られたSRAMの動作モードを変更するか否かを決定する。動作モード判断部405は、既に説明した図3におけるP_RS_in211がHIGHからLOWに変化するタイミング、即ち、SRAMがRSモードから通常モードに遷移する場面で、最大画像サイズREG901に設定された情報と、所定の閾値とを比較する。ここで、画像サイズ信号403から得られる最大画像サイズ情報が上記閾値以下である場合に、AREAb410を復帰させないと判断する。
また、動作モード判断部405は、最大画像サイズREG901へ特定の値を設定されていた場合、上記第1及び第2の実施形態で示した画像サイズREG402の設定に応じたSRAMの動作モード制御が可能となるように構成することができる。例えば、最大画像サイズREG901へ”0”が設定されていた場合、画像サイズREG402に設定されている情報を優先して動作モードを決定する。その他の構成は、図4で説明した構成と同様であるため、説明を省略する。
<処理手順>
次に、図10を参照して、最大画像サイズを設定可能な構成において、画像サイズ設定が変更された場合に行われる領域の動作モードを判別する処理手順について説明する。なお、図5又は図7の処理フローと同様の処理については、同一のステップ番号を付し、説明を省略する。
次に、図10を参照して、最大画像サイズを設定可能な構成において、画像サイズ設定が変更された場合に行われる領域の動作モードを判別する処理手順について説明する。なお、図5又は図7の処理フローと同様の処理については、同一のステップ番号を付し、説明を省略する。
まず、画像サイズを取得するS501から通常モードのSRAM領域の有無を判別するS701までは、上記第1及び第2の実施形態で既に説明しているため省略する。S1001で、動作モード判断部405は、最大画像サイズ設定に0以外の値が設定されているか否かを判定する。本実施形態では最大の画像サイズ設定が無効となる設定を、最大画像サイズ設定に0を設定した場合として説明する。そのため、0が設定されている場合は、最大画像サイズ設定が無効と判断して、上記第2の実施形態で説明した通常モードで動作している途中で異なる画像サイズが設定される場合のフローのS702へと進む。
一方、0以外が設定されている場合は、最大画像サイズの設定に従って動作していると見なし、動作モード判断部405は、動作モードを変更せずに処理を終了する。なお、ここでは最大画像サイズの設定に0を設定することで、最大画像サイズの設定を無効にするとしたが、これに限らずともよい。
<タイミングチャート>
次に、図11を参照して、通常モードで動作している途中で異なる画像サイズ設定がされるが、最大画像サイズの設定に従って、SRAM領域の動作モードが切り替わらない場合のタイミングチャートについて説明する。以下では、最大画像サイズREG901に設定される画像サイズをA3として説明する。つまり、画像処理コア401が全てのSRAM領域へのアクセスを行うことで画像処理の実施が可能な画像サイズが、複数ページ処理する画像群の中で最大サイズであることを前提とする。
次に、図11を参照して、通常モードで動作している途中で異なる画像サイズ設定がされるが、最大画像サイズの設定に従って、SRAM領域の動作モードが切り替わらない場合のタイミングチャートについて説明する。以下では、最大画像サイズREG901に設定される画像サイズをA3として説明する。つまり、画像処理コア401が全てのSRAM領域へのアクセスを行うことで画像処理の実施が可能な画像サイズが、複数ページ処理する画像群の中で最大サイズであることを前提とする。
図11では、画像サイズ信号(画像サイズ設定値)403が通常モードの途中でA3からA4へ遷移している。また、最大画像サイズ信号(最大画像サイズ設定値)901がA3と設定されている。上記第2の実施形態では、画像サイズ信号403が通常モードの途中でA3からA4へ遷移する場合、動作モード判断部405が、画像サイズ信号403が変化したことを検知し、SRAM領域の動作モードを判定した。そして、A4画像を処理する場合、画像処理コア401がAREAa410のみアクセスすることを特定し、動作モード判断部405の判断結果に基づきRS領域制御部406がAREAb411をRSモードへ遷移させていた。
一方、本実施形態では、最大画像サイズREG901がA3に設定されていることにより、画像サイズ信号403が変化しようとも、SRAMの動作モードに変化は発生しない。つまり、タイミングチャートとしては図6Aに示したものと同様のものとなる。これにより、SRAMの動作モードの遷移に必要な時間がページ間で確保可能な時間より短い場合に、処理速度を落とさず処理可能となる。また、処理するページの複数ページ間での最大サイズを設定するため、適切に消費電力を制御できる。
以上説明したように、本実施形態に係る画像処理装置は、最大画像サイズ設定を保持し、最大画像サイズの情報を元に動作モードの制御を行うことで、処理速度を低減させることなく画像処理を実行することが可能となる。また、本実施形態では、SRAM領域が2つの領域のみで構成され、A3とA4の画像サイズでコアの動作モードが切り替わることを前提として説明したが、例えば、A3とA4とA5で画像処理コアが必要とするSRAMのアドレス範囲毎に領域を備えてもよい。このように、3つの動作モードを備えることにより、さらに細かな省電力制御が可能となる。また、最大画像サイズとしてA4を設定し、A4以下の画像を連続して処理する場合、パフォーマンスとともに、より省電力で処理を実行可能なように構成することができる。
<その他の実施形態>
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
10:画像処理装置、100:システム制御部、101:CPU、102:画像処理部、103:ROM IF部、104:DRAM IF部、105:スキャナIF部、106:プリンタIF部、107:プリンタ部、108:スキャナ部、109:ブートROM、110:DRAM、111:ネットワークIF部、112:操作部IF部
Claims (11)
- 画像処理パイプラインを構成する複数の画像処理回路を備える画像処理装置であって、
各画像処理回路は、
複数の領域を有し、各領域への電力供給状態として、第1モードと該第1モードより低電力の第2モードとを個別に切替可能な記憶手段と、
前記記憶手段に記憶された画像データを処理する処理手段と、
当該画像処理回路に制御信号が入力されると、前記処理手段によって処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断する判断手段と、
前記判断手段による判断結果に従って、前記記憶手段の各領域への前記電力供給状態を個別に制御する制御手段と
を備えることを特徴とする画像処理装置。 - 前記判断手段は、前記複数の領域のうち、前記処理手段によって使用される領域を前記第1モードとし、使用されない領域を前記第2モードとして、各領域の前記電力供給状態を変更する必要があるか否かを判断することを特徴とする請求項1に記載の画像処理装置。
- 前記画像データの属性情報を保持する保持手段をさらに備え、
前記判断手段は、さらに、前記保持手段に保持されている属性情報が変更されると、各領域の電力供給状態を変更する必要があるか否かを判断することを特徴とする請求項1又は2に記載の画像処理装置。 - 前記属性情報は、処理対象の画像データに対応する画像のサイズに関する情報であり、
前記保持手段は、さらに、複数ページを処理する場合に、該複数ページのうち処理対象の画像データに対応する画像の最大サイズを保持し、
前記判断手段は、前記属性情報に加えて、前記最大サイズの情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断することを特徴とする請求項3に記載の画像処理装置。 - 前記判断手段は、前記保持手段に前記最大サイズとして、最大サイズを無効とする情報が設定されていれば、前記属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断することを特徴とする請求項4に記載の画像処理装置。
- 前記判断手段は、
前記属性情報が前記最大サイズより小さいサイズに変更された場合であっても、各領域における現在の電力供給状態を維持するように判断することを特徴とする請求項4又は5に記載の画像処理装置。 - 前記属性情報は、処理対象の画像データに対応する画像について、主走査方向の長さ、主走査方向の画素数、画像形成する際の用紙のサイズ、又は解像度であることを特徴とする請求項1乃至6の何れか1項に記載の画像処理装置。
- 前記制御手段は、前記電力供給状態を前記第1モードに変更した後に、前記画像データのサイズに基づき、前記処理手段による処理が完了するタイミングで前記電力供給状態を前記第2モードに変更することを特徴とする請求項1乃至7の何れか1項に記載の画像処理装置。
- 前記制御信号を所定の画像処理回路に入力する入力手段をさらに備え、
前記所定の画像処理回路は、後段の画像処理回路に所定の遅延量をもって前記制御信号を入力することを特徴とする請求項1乃至8の何れか1項に記載の画像処理装置。 - 複数の領域を有し、各領域への電力供給状態として、第1モードと該第1モードより低電力の第2モードとを個別に切替可能な記憶手段と、前記記憶手段に記憶された画像データを処理する処理手段と、をそれぞれが備える、画像処理パイプラインを構成する複数の画像処理回路を有する画像処理装置の制御方法であって、
各画像処理回路において、
判断手段が、当該画像処理回路に制御信号が入力されると、前記処理手段によって処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断する判断工程と、
制御手段が、前記判断工程による判断結果に従って、前記記憶手段の各領域への前記電力供給状態を個別に制御する制御工程と
を実行することを特徴とする画像処理装置の制御方法。 - 複数の領域を有し、各領域への電力供給状態として、第1モードと該第1モードより低電力の第2モードとを個別に切替可能な記憶手段と、前記記憶手段に記憶された画像データを処理する処理手段と、をそれぞれが備える、画像処理パイプラインを構成する複数の画像処理回路を有する画像処理装置の制御方法における各工程をコンピュータに実行させるためのプログラムであって、前記制御方法は、
各画像処理回路において、
判断手段が、当該画像処理回路に制御信号が入力されると、前記処理手段によって処理する画像データの属性情報に基づき、各領域の前記電力供給状態を変更する必要があるか否かを判断する判断工程と、
制御手段が、前記判断工程による判断結果に従って、前記記憶手段の各領域への前記電力供給状態を個別に制御する制御工程と
を実行することを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017118838A JP2019003499A (ja) | 2017-06-16 | 2017-06-16 | 画像処理装置、その制御方法、及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017118838A JP2019003499A (ja) | 2017-06-16 | 2017-06-16 | 画像処理装置、その制御方法、及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019003499A true JP2019003499A (ja) | 2019-01-10 |
Family
ID=65006220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017118838A Pending JP2019003499A (ja) | 2017-06-16 | 2017-06-16 | 画像処理装置、その制御方法、及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019003499A (ja) |
-
2017
- 2017-06-16 JP JP2017118838A patent/JP2019003499A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10225425B2 (en) | Information processing apparatus and method for controlling the same | |
JP5725695B2 (ja) | データ記憶装置、及びデータ記憶装置の制御方法 | |
JP2006221381A (ja) | プロセッサシステム、該プロセッサシステムを備えた画像形成装置 | |
US20140089690A1 (en) | Controlling power supply in arithmetic processing circuit | |
US10268257B2 (en) | Memory control device that control semiconductor memory, memory control method, information device equipped with memory control device, and storage medium storing memory control program | |
JP2012173744A (ja) | 処理装置 | |
JP6590718B2 (ja) | 情報処理装置及びその制御方法 | |
US20110292448A1 (en) | Program execution control method | |
JP2019003499A (ja) | 画像処理装置、その制御方法、及びプログラム | |
US10860331B2 (en) | Information processing apparatus with semiconductor integrated circuits, control method therefor, and storage medium | |
CN111541825B (zh) | 电子装置及其控制方法 | |
US10637349B2 (en) | Image forming apparatus and control method of image forming apparatus controlling a power factor correction circuit | |
JP6590662B2 (ja) | メモリを制御する制御装置及びメモリの省電力制御方法 | |
US20190304514A1 (en) | Information processing apparatus and control method thereof | |
JP6642243B2 (ja) | 半導体集積回路及び情報処理方法 | |
JP2006050444A (ja) | 画像処理装置および画像処理装置の制御方法 | |
JP2004287948A (ja) | メモリ制御装置および電子機器のコントローラ | |
JP2008044106A (ja) | 画像形成装置、画像形成装置の動作方法、画像処理用asic、画像処理用asicの動作方法、およびプログラム | |
JP2017126239A (ja) | 情報処理装置、及び、情報処理装置の制御方法 | |
JP6711590B2 (ja) | メモリを制御する情報処理装置 | |
JP4359047B2 (ja) | 画像形成装置 | |
JP2005333676A (ja) | 画像データ処理方法と画像データ処理装置及び画像形成装置 | |
JP2019213124A (ja) | 画像処理装置及びその制御方法、並びにプログラム | |
JP2015023556A (ja) | データ出力装置、画像形成装置、コンピュータープログラムおよびストレージ制御方法 | |
CN117716331A (zh) | 具有变化的功率状态的设备的分级状态保存和恢复 |