CN107864308A - 信息处理装置及其控制方法 - Google Patents

信息处理装置及其控制方法 Download PDF

Info

Publication number
CN107864308A
CN107864308A CN201710858489.XA CN201710858489A CN107864308A CN 107864308 A CN107864308 A CN 107864308A CN 201710858489 A CN201710858489 A CN 201710858489A CN 107864308 A CN107864308 A CN 107864308A
Authority
CN
China
Prior art keywords
mode
memory module
region
sram
specified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710858489.XA
Other languages
English (en)
Other versions
CN107864308B (zh
Inventor
中村秀
中村秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN107864308A publication Critical patent/CN107864308A/zh
Application granted granted Critical
Publication of CN107864308B publication Critical patent/CN107864308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H04N1/00888—Control thereof
    • H04N1/00896—Control thereof using a low-power mode, e.g. standby
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40—Picture signal circuits
    • H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00832—Recording use, e.g. counting number of pages copied
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
    • H04N2201/0077—Types of the still picture apparatus
    • H04N2201/0094—Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Facsimiles In General (AREA)
  • Storing Facsimile Image Data (AREA)
  • Image Processing (AREA)

Abstract

本发明公开了一种信息处理装置及其控制方法。该信息处理装置包括多个存储器模块，其能够在供给电力的第一模式以及电力消耗小于所述第一模式的第二模式下；和控制器，其被构造为基于输入地址信息指定要访问的存储器模块，将指定的存储器模块从所述第二模式转换到所述第一模式，并且在终止对指定的存储器模块的访问时，将指定的存储器模块从所述第一模式转换到所述第二模式。

Description

信息处理装置及其控制方法
技术领域
本发明涉及使用具有低电力消耗模式的SRAM的信息处理装置及其控制方法。
背景技术
近来，半导体集成电路的精密加工越来越先进，其使得可以将已经分离成多个芯片的逻辑电路和SRAM集成到单个芯片中。然而，随着设备尺寸的减小，更多的泄漏电流趋于流过设备。通过芯片内的电源分离关断电源可用作降低由泄漏电流引起的电力消耗的技术，但由于电源的关断，保持在半导体存储器(诸如SRAM)中的数据会丢失，因此，在关断电源时需要暂时保存保持的数据。在这种情况下，在从电源关断恢复时，需要从暂时保存数据的存储区域复制数据，并且恢复花费时间。
为了解决上述问题，日本特开2012-094228号公报提出了一种在SRAM中保持数据的状态下减少泄漏电流以节省电力消耗的技术。这种技术使得能够保持数据，同时通过向存储器阵列单元施加最小电压以允许存储的数据被保持，并且中断对不需要保持存储的数据的电路(诸如，***电路)的电源，来节省电力。在下面的描述中，将存储的数据以最小电流保持在存储器模块中的状态将被称为恢复待机模式(RS模式)，并且除了RS模式之外的状态将被称为正常模式。当存储的数据不需要保持在存储器阵列单元中时，还可以通过中断对存储器阵列单元的电源来实现进一步的省电状态。这种中断对存储器模块的电源的状态将被称为电源切断模式。
顺便提及，安装在数字多功能机中的芯片配设有用于扫描、打印等的各种图像处理电路。在这些图像处理电路中，SRAM通常用于存储针对各种图像处理系数的表，并且还用作行缓冲器以保持中间图像。日本特开2014-201034号公报描述了在图像形成处理中控制抖动处理，使得发光元件和打印元件的使用位置不固定，以防止随着时间劣化。此外，半导体技术的最新进展使得可以集成多个芯片，这增加了芯片内的SRAM的容量。SRAM中的电力消耗与正在操作的芯片中的整体电力消耗的比例趋于相应地增加。为此，需要使用SRAM省电技术(诸如具有RS模式的SRAM(将被称为恢复-SRAM))来最大程度地降低SRAM中的电力消耗。
然而，上述常规技术具有以下问题。例如，关于上述常规技术，仅考虑了针对整个SRAM区域的省电控制。然而，在许多情况下，使用以特定像素(将被称为感兴趣像素)为中心的预定区域中的图像数据(例如，包括感兴趣像素的5×5像素，感兴趣像素上方和下方两个像素以及感兴趣像素左侧和右侧两个像素)，对感兴趣像素进行各种图像处理，诸如扫描和打印。在这种情况下，通过仅从SRAM读出图像处理所需要的区域中的图像数据(5×5窗口内的像素数据)，对感兴趣像素执行图像处理。也就是说，如果能够在图像处理中进行对应于像素级别的省电控制，则可以大大降低SRAM中的电力消耗。
换句话说，在执行图像处理的任何定时，不需要在正常模式下将电力供给到保持目标图像数据以外的图像数据和任何其他数据的SRAM区域。因此，期望进行控制，以便仅在访问目标像素数据被保持的SRAM区域时在正常模式下激活该区域，并且在RS模式下保持其他SRAM区域中的数据。
发明内容
本发明使得能够实现一种机制，该机制用于选择性地且动态地向存储器模块中的预测为在图像处理期间要被访问的区域供给电力，并且限制对存储器模块中的未被访问的区域的电力供给。
本发明的一个方面提供了一种信息处理装置，该信息处理装置包括：多个存储器模块，其能够在供给电力的第一模式以及电力消耗小于所述第一模式的第二模式下被控制；和控制器，其被构造为基于输入地址信息指定要访问的存储器模块，将指定的存储器模块从所述第二模式转换到所述第一模式，并且在终止对指定的存储器模块的访问时，将指定的存储器模块从所述第一模式转换到所述第二模式。
本发明的另一方面提供了一种信息处理装置的控制方法，所述信息处理装置包括多个存储器模块，所述多个存储器模块能够在供给电力的第一模式以及电力消耗小于所述第一模式的第二模式下被控制，所述控制方法包括：基于输入地址信息指定要访问的存储器模块，并将指定的存储器模块从所述第二模式转换到所述第一模式，以及在终止对指定的存储器模块的访问时，将指定的存储器模块从所述第一模式转换到所述第二模式。
本发明的又另一方面提供了一种信息处理装置，所述信息处理装置包括：多个存储器模块，所述多个存储器模块中的各个存储器模块具有多个区域，所述多个区域能够在供给电力的第一模式以及电力消耗小于所述第一模式的第二模式下被控制；和控制器，其被构造为基于输入地址信息指定要访问的区域，将指定的区域从所述第二模式转换到所述第一模式，并且在终止对指定的区域的访问时，将指定的区域从所述第一模式转换到所述第二模式。
本发明的再又另一方面提供了一种信息处理装置的控制方法，所述信息处理装置包括多个存储器模块，所述多个存储器模块中的各个存储器模块具有多个区域，所述多个区域能够在供给电力的第一模式以及电力消耗小于所述第一模式的第二模式下被控制，所述控制方法包括：基于输入地址信息指定要访问的区域；将指定的区域从所述第二模式转换到所述第一模式；以及在终止对指定的区域的访问时，将指定的区域从所述第一模式转换到所述第二模式。
从以下参照附图对示例性实施例的描述中，本发明的其它特征将变得清楚。
附图说明
图1是根据实施例的***构造图。
图2是根据实施例的图像处理单元的详细构造图。
图3是根据实施例的滤波处理单元132的详细构造图。
图4是根据实施例，在行缓冲器中累积数据之后的第一周期中的数据传输控制的详情图。
图5是根据实施例，在行缓冲器中累积数据之后的第二周期中的数据传输控制的详情图。
图6是例示根据实施例的已经加载在图像处理窗口中的数据与行缓冲器中的地址之间的关联的图。
图7是例示根据实施例，在行缓冲器中累积数据时，对SRAM的省电控制的操作的时序图。
图8是例示根据实施例，在行缓冲器中累积数据之后使用图像处理窗口执行图像处理时，对SRAM的省电控制的时序图。
图9是根据实施例的半色调处理单元133的详细构造图。
图10是半色调处理的简单例示图。
图11示出根据实施例，对主扫描方向上的抖动阈值矩阵的访问的示例。
图12示出根据实施例，在颜色半色调处理期间对抖动阈值矩阵的访问的示例。
具体实施方式
现在将参考附图详细描述本发明的优选实施例。应当注意，除非另有具体说明，否则这些实施例中阐述的部件的相对布置、数值表达式和数值不限制本发明的范围。
第一实施例
图像处理装置的构造
下面将描述本发明的第一实施例。首先，将以具有打印功能的激光打印机作为根据本实施例的图像处理装置(信息处理装置)100的示例，参考图1给出描述。图像处理装置100包括图像处理处理器1和DRAM 2。图像处理处理器1是处理激光打印机的打印功能的ASIC(专用集成电路)。图像处理处理器1包括CPU 10，DRAM I/F 11，DMAC 12，图像处理单元13，DMAC 14和连接这些元件的内部总线15。
CPU 10根据已经加载到DRAM 2中的OS和控制程序，综合地控制与打印功能有关的处理。DRAM I/F 11是将配设在图像处理处理器1外部的DRAM 2连接到内部总线15的存储器接口。DMAC 12是将输入图像数据供给到图像处理单元13的DMA传输控制器(以下简称为DMAC)，该图像处理单元13包括颜色空间转换处理单元131，滤波处理单元132和半色调处理单元133。DMAC 14是将图像处理单元13的输出图像数据写回到DRAM 2的DMAC。内部总线15是将CPU 10、DRAM I/F 11、DMAC 12和14以及图像处理单元13相互连接的总线。
在图像处理单元13中，至少执行以下图像处理。颜色空间转换处理单元131进行构成图像处理单元13的一种图像处理。滤波处理单元132也进行构成图像处理单元13的一种图像处理。半色调处理单元133也进行构成图像处理单元13的一种图像处理。在图像处理单元13中，例如针对一页的图像数据依次进行打印图像处理。这里假设通过在主扫描方向上对一行(n个像素)进行图像处理并且在副扫描方向上针对m行重复进行图像处理，来进行针对一页的图像处理。因此，在图像处理单元13内依次传输一行的图像数据。
图像处理单元的详细构造
接下来，将参照图2描述根据本实施例的图像处理单元13的详细构造。颜色空间转换处理单元131包括图像处理单元1310和SRAM(存储器模块)1311，并且这些单元可以经由SRAM I/F 1312交换数据。在颜色空间转换处理单元131中，图像处理单元1310对输入的8位RGB图像数据执行颜色转换处理(其是已知技术)，以将8位RGB图像数据转换为8位CMYK图像数据。当进行颜色空间转换处理时，图像处理单元1310经由SRAM I/F 1312参照存储在SRAM1311中并且定义用于颜色空间转换的系数的查找表。这里假设不在由颜色空间转换处理单元131进行的图像处理中进行这里提出的省电控制，这是因为根据像素值对SRAM的访问是随机的，并且因此难以预测。
接下来，滤波处理单元132包括图像处理单元1320和SRAM 1321，并且这些单元可以经由SRAM I/F 1322交换数据。滤波处理单元132对从颜色空间转换处理单元131输入的8位CMYK图像数据执行用于边缘增强的滤波处理(其是已知技术)，并输出处理结果。此时，为了进行滤波处理，需要从主扫描方向上的多个(例如，五个)像素以及副扫描方向上的多个(例如，五个)行，例如，从5×5像素中参照图像数据。为此，图像处理单元1320使用SRAM1321作为行缓冲器，以在滤波处理期间经由SRAM I/F 1322依次参照图像数据。这里，滤波处理单元132可以在作为主扫描方向的一维方向上预测对行缓冲器的访问，因此可以应用根据本实施例的省电控制。
滤波处理单元132中的图像处理单元1320包括输出控制信号1323的访问预测单元1324。SRAM 1321各自包括通过将地址区域分割为a个而获得的SRAM区域#1(1321_01)至SRAM区域#a(1321_0a)，并且还包括控制各个SRAM区域中的电力状态的操作模式控制单元1321_2。操作模式控制单元也称为SRAM_RS控制单元。SRAM_RS控制单元1321_2使用RS信号1321_10至1321_1a来控制SRAM区域1321_01至1321_0a中的电力状态。也就是说，根据本实施例的SRAM具有这样的构造：可以将各个SRAM区域中的电力模式控制在正常模式(第一模式)和作为省电模式的恢复待机模式(第二模式)下。
接下来，半色调处理单元133包括图像处理单元1330和SRAM 1331，并且这些单元可以经由SRAM I/F 1332交换数据。半色调处理单元133使用抖动(其是已知技术)来对输入的多值图像信号进行半色调处理，并进行处理，以将多值图像信号转换为可以基于区域表达浓度的图像信号。用于该半色调处理的抖动阈值矩阵系数存储在SRAM 1331中，并且在半色调处理期间经由SRAM I/F 1332参照。经受了半色调处理的图像数据经由DMAC 14写回DRAM 2。
这里，因为可以基于图像上的主扫描位置和副扫描位置，在二维方向上预测对抖动阈值矩阵的访问，因此根据后面描述的第二实施例的这里提出的省电控制可以应用到半色调处理单元133。半色调处理单元133中的图像处理单元1330包括输出控制信号1333的访问预测单元1334。SRAM 1331包括通过将地址区域分割为b个而获得的SRAM区域#1(1331_01)至#SRAM区域b(1331_0b)，并且包括控制各个SRAM区域中的电力状态的SRAM_RS控制单元1331_2。
在下面的描述中，本实施例将描述针对滤波处理单元132中的SRAM的省电处理，并且第二实施例将描述针对半色调处理单元133中的SRAM的省电处理。
行缓冲器控制SRAM单元的细节
接下来，将参考图3给出根据本实施例的滤波处理单元132的构造示例的描述，其提取涉及行缓冲器控制和n×n窗口控制的特征。
滤波处理单元132包括图像处理单元1320和四个SRAM 1321_1至1321_4。图像处理单元1320和四个SRAM经由SRAM I/F 1322_1至1322_4和控制信号1323_1至1323_4相互连接。这里假设SRAM 1321_1至1321_4是各自具有8位×4色(CMYK)的位宽和在主扫描方向上的1行的字数(这里，1行＝6400像素)的行缓冲器。SRAM 1321_1至1321_4各自包括通过在主扫描方向上将地址分割为a个(a＝50)而获得的SRAM区域(SRAM区域#1至SRAM区域#a)。也就是说，将地址0到127设置为SRAM区域#1，将地址128至255设置为SRAM区域#2，并且以128字(其等于6400字除以50的结果)为单位，将之后的地址设置为SRAM区域#a。
因为SRAM 1321_1至1321_4具有相同的构造，因此图3仅详细示出了SRAM 1321_1。SRAM 1321_1在内部由a(a＝50)分割成SRAM区域#1(1321_101)至SRAM区域#a(1321_10a)。SRAM_RS控制单元1321_12使用RS信号1321_110至1321_11a，针对SRAM 1321_1中的各个SRAM区域进行省电控制。此外，SRAM_RS控制单元1321_12通过CG单元1321_13，借助于门控时钟来同时对SRAM区域#1至SRAM区域#a中的各个进行省电控制。CG单元1321_13将CLK1321_131至CLK 1321_13a供给到各个SRAM区域#1至SRAM区域#a。
SRAM区域#1至SRAM区域#a由SRAM控制单元1320_1经由一个SRAM I/F 1322_1访问。SRAM I/F 1322_1是用于访问SRAM的通用接口信号线。然而，图3仅示出了作为与根据本发明的SRAM省电控制相关联的信号的芯片选择(CS信号1322_11)，地址(ADDR信号1322_12)和时钟(CLK 1322_13)。SRAM_RS控制单元1321_12包括主扫描计数器1321_14，该主扫描计数器1321_14由图像数据传输控制单元1320_0经由SRAM控制单元1320_1和控制信号1323_1控制。主扫描计数器1321_14用于调整在主扫描方向上处理图像数据的定时。更具体地，主扫描计数器1321_14用于调整访问SRAM中的各个地址的定时。
为了参照5×5像素以进行滤波处理，图像处理单元1320需要同时参照主扫描方向上的五个像素和副扫描方向上的五个像素，并且图像处理单元1320包括图像处理窗口1320_2以暂时保持这些像素中的像素数据。图像处理窗口1320_2保持五行×五列的图像数据，例如，(行，列)坐标为(0，0)到(4，4)。这里假设主扫描方向对应于列，并且副扫描方向对应于行。
图像处理单元1320具有管理(govern)图像数据传输(诸如，从DMAC 12输入图像数据、向SRAM控制单元1320_1的图像数据传输以及向图像处理窗口1320_2的图像数据传输)的图像数据传输控制单元1320_0。图像处理单元1320还包括参照图像处理窗口1320_2的滤波处理单元1320_3。滤波处理单元1320_3还在下一阶段控制向半色调处理单元133输出数据。
假设在图像处理单元的前一阶段，例如通过诸如FIFO等的接口，在每一个周期中从颜色空间转换处理单元131、针对一个像素(8位×4，即，CMYK颜色)发送在图像处理单元1320中进行的图像处理所需的输入图像数据。图像数据传输控制单元1320_0控制数据传输，例如，在前一阶段从图像处理单元的FIFO请求该输入图像数据，将输入图像数据传输到SRAM 1321_3，并将其传输到图像处理窗口1320_2中的(4，4)。
现在将参照图3至图5给出由滤波处理单元使用n×n像素窗口和行缓冲器的进行的图像数据传输控制的描述。由于行缓冲器最初处于空状态，因此图像数据传输控制单元1320_0在前一阶段从FIFO中读出输入图像数据，并将读取的图像数据存储在行缓冲器中(步骤_A1到步骤_A25600)。
具体地，在步骤_A1中，图像数据传输控制单元1320_0控制SRAM控制单元1320_1，以将初始输入图像数据存储在SRAM 1321_1中的地址0中的一页上。随后，在步骤_A2中，图像数据传输控制单元1320_0进行控制，以将所发送的输入图像数据存储在SRAM 1321_1中的地址1中。此后，在步骤_A3至步骤_A6399中，图像数据传输控制单元1320_0以这种方式依次存储被依次发送的输入图像数据。因此，第一行上的一行的图像数据(＝6400像素)被存储在作为第一行上的行缓冲器的SRAM 1321_1中。
接下来，在步骤_A6400至步骤_A12799中，图像数据传输控制单元1320_0将图像数据存储在SRAM 1321_2中的第二行上。类似地，在步骤_A12800至步骤_A19199中，图像数据传输控制单元1320_0将图像数据存储在SRAM 1321_3中的第三行上。类似地，在步骤_A19200至步骤_A25599中，图像数据传输控制单元1320_0将图像数据存储在SRAM 1321_4中的第四行上。此后，在步骤_A25600中，图像数据传输控制单元1320_0到此为止已经在行缓冲器中存储了四行图像数据，因此切换图像数据传输控制方法。
为了简化描述，将在假设下一个周期为步骤_B1的情况下给出以下描述。现在将使用图4向前(onward)描述步骤_B1中的图像数据传输控制。在步骤_B1中，图像数据传输控制单元1320_0同时进行以下控制。
具体地，在步骤_B1中，从DMAC 12输入第五行上的第一像素中的图像数据A。图像数据传输控制单元1320_0控制SRAM控制单元1320_1，以将该数据存储在图像处理窗口1320_2中的(4，4)、以及SRAM 1321_4(其是第四行上的行缓冲器)中的地址0中。图像数据传输控制单元1320_0还读出存储在SRAM 1321_4中的地址0中的数据B。图像数据传输控制单元1320_0还控制SRAM控制单元1320_1，以将该数据B存储在图像处理窗口1320_2中的(3，4)中，以及SRAM 1321_3(其是第三行上的行缓冲器)中的地址0中。图像数据传输控制单元1320_0还读出存储在SRAM 1321_3中的地址0中的数据C。图像数据传输控制单元1320_0还控制SRAM控制单元1320_1，以将该数据C存储在图像处理窗口1320_2中的(2，4)中，以及SRAM 1321_2(其是第二行上的行缓冲器)中的地址0中。图像数据传输控制单元1320_0还读出存储在SRAM 1321_2中的地址0中的数据D。图像数据传输控制单元1320_0还控制SRAM控制单元1320_1，以将该数据D存储在图像处理窗口1320_2中的(1，4)中，以及SRAM 1321_1(其是第一行上的行缓冲器)中的地址0中。图像数据传输控制单元1320_0还读出存储在SRAM 1321_1中的地址0中的数据E。图像数据传输控制单元1320_0还控制SRAM控制单元1320_1，以将该数据E存储在图像处理窗口1320_2中的(0，4)中。结果，已经从所有行缓冲器中的地址0读出的数据被传输到图像处理窗口的左端，以及下一行上的行缓冲器中的地址0。
接下来，参照图5向前描述步骤_B2中的图像数据传输控制。在步骤_B2中，图像数据传输控制单元1320_0将SRAM 1321_1至SRAM 1321_4中的地址改变为1，并且对各个SRAM进行与步骤_B1中相同的行缓冲器传输控制。图像处理窗口中的传输目的地是与步骤_B1相同的图像处理窗口的左端。这里，在步骤_B2中，对图像处理窗口同时进行以下的数据传输控制。
具体地，在步骤_B2中，图像数据传输控制单元1320_0进行控制，使得(4，4)处的数据在行方向上自动传输到(4，3)。同时，图像数据传输控制单元1320_0在行方向上转送(forward)数据，以便将在(4，3)，(4，2)和(4，1)处的数据分别传输到(4，2)，(4，1)和(4，0)。图像数据传输控制单元1320_0还进行控制，使得(3，4)处的数据在行方向上自动传输到(3，3)。类似地，图像数据传输控制单元1320_0在行方向上转送数据，以便将在(3，3)，(3，2)和(3，1)处的数据分别传输到(3，2)，(3，1)和(3，0)。图像数据传输控制单元1320_0还进行控制，使得(0，4)处的数据在行方向上自动传输到(0，3)。类似地，图像数据传输控制单元1320_0在行方向上转送数据，以便将在(0，3)，(0，2)和(0，1)处的数据分别传输到(0，2)，(0，1)和(0，0)。通过该控制，图像处理窗口1320_2中的数据经受传输控制，以便被在行方向上转送。
如上所述，通过将从行缓冲器读取和写入行缓冲器的转送传输控制与在图像处理窗口的行方向上的转送传输控制相结合，输入图像数据被依次传输到行缓冲器和图像处理窗口中。
图6示出了步骤_Bm(m＝8)中的周期的状态。从各个行缓冲器中的地址m－2到地址m－6(即，地址6到地址2)读出的值被仅(just)作为数据存储在正在操作的图像处理窗口1320_2中(在图6中由粗线框指示)。此外，在下一个周期中，即在步骤_B9中的周期中，从地址7到地址3读出的值被存储，就好像向左移动了该窗口一样，如图6中的虚线框所指示的那样。也就是说，如图6所示，可以像在图像处理窗口1320_2中对行缓冲器中保持的值进行图像处理那样进行控制，就好像这些值在每一个周期中在主扫描方向上移动一样。
上面已经描述了由滤波处理单元使用n×n像素窗口和行缓冲器进行的图像数据传输控制。现在，将描述本发明的SRAM省电控制方法的特征。如上所述，使用n×n像素窗口和行缓冲器的组合来进行针对图像处理的数据传输控制。该数据传输控制的特征之处在于，在写入/读取数据的各个行缓冲器中的SRAM中的地址仅仅是在主扫描方向上的6400字中的一个字。也就是说，在图4至图6中，写入/读取数据的地址仅仅是各个SRAM中的一个地址。
在根据用于滤波处理的图像处理算法的数据传输控制中，在特定周期中仅需要访问一个字，并且访问在一维方向上前进，使得地址在主扫描方向上依次递增。因此，该算法是使得能够预测对SRAM的访问的数据传输控制。鉴于这一点，根据本发明，在现有技术的描述中提到的恢复待机模式(RS模式；第二模式)应用于与需要访问的地址无关的存储器阵列单元。同时，进行针对SRAM的省电控制，以便将正常模式(第一模式)应用到需要访问的地址。
虽然从RS模式恢复到正常模式发生开销(overhead)(时间)，但是在上述的访问中可以容易地预测访问定时，地址随着上述的访问在主扫描方向上依次递增。因此，进行省电控制，以在必要的访问定时将包括要访问的地址的SRAM的区域从RS模式恢复到正常模式。
根据本发明，基于针对图像处理数据传输的预测控制，能够最大限度地进行省电控制。因此，假设该图像处理装置进行控制，以便基本上在RS模式下操作SRAM 1321_1至SRAM 1321_4中的所有SRAM区域，并且仅在预测进行访问的时间段内在正常模式下进行控制。例如，也可以采用这样的构造，其中，在正常模式下控制当前正在被访问的区域以及预测为下一个被访问的区域，并且已经完成访问的区域被控制为RS模式。
时序图
接下来，将参考图7给出以下描述：在空的行缓冲器中存储数据时，围绕上述步骤_A1到步骤_A256，在恢复SRAM 1321_1中的RS模式(第二模式)和正常模式(第一模式)中的控制定时。在图7中，图像数据传输控制单元1320_0从先前阶段的FIFO读出数据，并且在步骤_A1开始前三个周期，预先将SRAM区域#1(1321_101)恢复到正常模式。也就是说，在由主扫描计数器给出预测访问预定区域的特定计数之前的预定数量的计数处，图像数据传输控制单元1320_0将预定区域从RS模式控制到正常模式。具体地，图像数据传输控制单元1320_0经由控制信号1323_1进行控制以将RS信号1321_111设置为L。
然后，在经过了SRAM区域#1(1321_101)的模式转变时间Tn(这里假设为Tn＝2个周期)之后，CG单元1321_13恢复CLK信号1321_131的供给。此外，CG单元1321_13控制SRAM控制单元1320_1，以在两个周期后，即在步骤_A1中输出指示地址0的ADDR信号。此后，CG单元1321_13控制SRAM控制单元1320_1，以便每一个周期将由ADDR信号指示的地址递增1。
在步骤_A126中，图像数据传输控制单元1320_0将RS信号1321_112设置为L，以将SRAM区域#2(1321_102)设置为正常模式。这由主扫描计数器1321_14触发，主扫描计数器1321_14对向SRAM区域的访问从0到127进行计数，返回到0。
接下来，在向前的步骤_A129中，图像数据传输控制单元1320_0不访问SRAM区域1321_101，并且因此将RS信号设置为H，以使SRAM区域1321_101转变到省电状态。此外，图像数据传输控制单元1320_0同时停止供给CLK信号1321_131(时钟门控)。
以这种方式，可以在使SRAM区域#1(1321_101)依次转变到RS模式、正常模式以及然后转变到RS模式的同时，经由SRAM IF 1322_1正确地存储数据。此外，在向前的步骤_A129中，对SRAM区域#2(1321_102)进行与在步骤_A1到步骤_A129中对SRAM区域#1(1321_101)进行的控制相同的控制。因此，可以在使SRAM区域#2(1321_102)依次转变到RS模式、正常模式、然后转变到RS模式的同时，正确地存储数据。也就是说，正在处理的SRAM区域可以有利地被转变到正常模式，并且可以实现进一步改善的省电效果。通过对其他SRAM区域也进行相同的控制，四行的图像数据可以累积在作为行缓冲器的SRAM 1321中。
随后，将参照图8给出以下描述：在数据已被积累在行缓冲器中之后，使用图像处理窗口进行图像处理时，在恢复SRAM 1321_1至1321_4中的RS模式和正常模式下的控制定时。该时序图示出了在步骤_A25597(步骤_B1之前的三个周期)到步骤_B1到步骤_B260中，针对恢复SRAM 1321_1至1321_4的操作控制。
类似于图7中的情况，根据主扫描计数器控制各信号。与图7的不同之处在于，由于四个SRAM同时作为四行上的行缓冲器操作，所以ADDR信号1322_12，1322_22，1322_32和1322_42指示相同的地址。此外，不同之处在于，四个SRAM区域#1至SRAM区域#a也在以相同的方式依次转变到RS模式、正常模式、然后到RS模式的同时经受省电控制。
如上所述，在将本实施例与窗口图像处理结合以在主扫描方向上访问行缓冲器的情况下，通过窗口图像处理预测要访问的地址。此外，进行针对一个SRAM中的各个区域的省电控制，使得仅与预测区域相关的区域被设置为正常模式，并且其他区域被设置为RS模式。具体地，该图像处理装置包括多个存储器模块，其中，可以在供给电力的正常模式下以及电力消耗小于正常模式的RS模式下控制各个区域。图像处理装置基于要执行的图像处理算法依次预测存储器模块中要访问的区域，并且在RS模式下控制多个存储器模块的整个区域。此后，图像处理装置依次将预测为要访问的区域控制到正常模式，并且在对该区域的访问已经终止之后，图像处理装置将该区域控制为RS模式。
本实施例描述了主扫描方向上的6400个字被50(a＝50)分割成128个字的区域的示例。因此，仅在正常模式下操作各个行缓冲器的1/50区域，并且可以在RS模式下操作其余的49/50区域。通常，RS模式中的电力消耗大约为正常模式中的电力消耗的约40％，此外，由于近来图像质量的提高，针对图像形成装置中的图像处理而安装的SRAM的容量正在增加。结果，根据本实施例的恢复SRAM的省电控制可以显著地降低SRAM的电力消耗与整个***的电力消耗的比例。另外，根据本实施例，要被转变为正常模式的区域的大小较小，因此能够抑制冲击电流的发生。
注意，虽然本实施例已经将打印机描述为设备的示例，但是用于恢复SRAM的相同的省电控制也可应用于具有类似地使用行缓冲器的图像处理模块的扫描器。如上所述，根据本实施例，根据诸如扫描器或打印机等的设备的图像处理算法，基于数据访问，进行将恢复SRAM激活为正常模式的控制和使恢复SRAM转变到RS模式的控制。因此，可以降低与图像处理电路同步并与图像处理电路一起操作的SRAM的电力消耗。
第二实施例
用于半色调处理的SRAM单元的细节
下面将描述本发明的第二实施例。图9示出了半色调处理单元133的构造示例，其中提取涉及半色调处理的特征。
半色调处理单元133被构造为包括图像处理单元1330和用于各个CMYK颜色的抖动阈值矩阵SRAM 1331_1至1331_4。图像处理单元1330和四个SRAM经由SRAM I/F 1332_1至1332_4和控制信号1333_1至1333_4相互连接。这里，SRAM 1331_1至1331_4用于存储例如32×32像素(＝1024个项目)的8位抖动阈值矩阵。
例如，半色调处理单元1330_2使用图10所示的Bayer抖动阈值矩阵，并且基于像素的值是否小于在与抖动阈值矩阵中的像素对应的坐标处存储的抖动阈值来生成二进制图像。为了简化描述，图10示出了当读取4×4输入数据时如何针对4×4阈值矩阵计算输出数据。
例如，在对4×4像素中的第一行和第二列的像素(1，2)进行图10中的半色调处理的情况下，针对输入数据X(1，2)＝128，读出相同位置处的抖动阈值矩阵D(1，2)＝232。此外，当比较这些值时，X(1，2)>D(1,2)为假(FALSE)，因此输出数据Y(1，2)＝0。因此，半色调处理单元1330_2从滤波处理单元132读入输入数据，并且还同时从抖动阈值矩阵SRAM读出抖动阈值数据。
此外，当进行针对一页的处理时，如图11所示，半色调处理单元1330_2在主扫描方向上重复地应用该4×4抖动阈值矩阵。尽管在图11中似乎提供了多个抖动阈值矩阵，但是实际上重复使用一个抖动阈值矩阵。控制SRAM访问，使得在已经访问抖动阈值矩阵的右端之后，要访问的地址再次返回到左端。在这种情况下，在主扫描方向上依次地针对一行执行一页的处理，并进入下一行。因此，在第一行上，重复访问抖动阈值矩阵中的D(0，0)至(0，3)。
此外，如果在颜色半色调处理中针对所有CMYK颜色使用相同的抖动阈值矩阵，则该图案将具有特定的周期。因此，如果任何颜色的输出图像位置由于设备属性等而扭曲，则颜色更可能干扰，并且当颜色被覆盖时可能发生条纹(moire)。因此，如图12所示，理想的是，改变针对各颜色的抖动阈值矩阵的画面角度、开始位置等，例如，在副扫描方向上的一侧上重复抖动阈值矩阵时，针对颜色C，将开始位置移位一个像素，并且针对颜色Y，将开始位置移位两个像素，或者针对颜色Y，从第二行开始读出。
此外，可以针对各颜色改变抖动阈值矩阵的n×n大小，并且例如也可以使用大小为n×m的抖动阈值矩阵。结果，对于对抖动阈值矩阵SRAM的读出访问，在主扫描方向上，在抖动阈值矩阵在主扫描方向上的大小(＝n)上，针对各个颜色重复读出。同时，特征在于，例如，在已经完成抖动阈值矩阵的副扫描方向上的大小(＝m)上的读出之后、将开始位置移位k个像素的同时，开始副扫描方向上的读出。
也就是说，在该图像处理数据传输控制中，重复访问，使得要访问的地址在主扫描方向上在特定范围内依次递增，然后返回到初始地址。在下一行，从另一个地址开始访问，并且类似地，进行访问，使得要访问的地址在主扫描方向上在特定范围内依次递增，然后返回到初始地址。因此，针对半色调处理的图像处理算法可以被认为是这样的数据传输控制，其中，要访问的地址在包括主扫描方向和副扫描方向的二维方向上可预测。
鉴于这一点，根据本发明，进行SRAM的省电控制，使得RS模式被应用到除抖动阈值矩阵中需要访问的范围之外的范围，并且仅特定范围被在重复进行访问的主扫描方向上设置为正常模式。这使得能够通过进一步将副扫描计数器与SRAM_RS控制单元包括第一实施例中描述的主扫描计数器的构造相结合来进行方便的控制。此外，由于在主扫描方向上重复访问抖动阈值矩阵的特征，毋庸置疑，通过将针对SRAM区域的除数b与抖动阈值矩阵相匹配来进一步简化控制。
如上所述，在将该实施例与访问诸如抖动阈值矩阵的二维表的图像处理相结合的情况下，预测在抖动阈值矩阵中要访问的地址。此外，针对各个区域进行省电控制，使得仅与预测地址相关的区域被设置为正常模式，并且其他区域被设置为RS模式。利用这种构造，在半色调处理中，也可以实现与第一实施例相同的省电控制，并且可以提供改善的省电控制。
尽管为了简化，上面已经描述了具有4×4像素的抖动阈值矩阵构造，通常使用8×8像素或更多像素的抖动阈值矩阵。例如，在使用32×32像素(1024字)的抖动阈值矩阵的情况下，如果以32字为单位设置区域，则意味着抖动阈值矩阵被分割为1024÷32＝32个区域。因此，抖动阈值矩阵的1/32可以在正常模式下操作，并且剩余的31/32区域可以在RS模式下操作，从而能够降低电力消耗。
其他实施例
本发明的实施例还可以通过读出并执行记录在存储介质(也可以更完全地被称为“非暂时的计算机可读存储介质”)上的计算机可执行指令(例如，一个或更多个程序)以执行一个或更多个上述实施例的功能并且/或者包括用于执行一个或更多个上述实施例的功能的一个或更多个电路(例如，专用集成电路(ASIC))的***或装置的计算机来实现，并且通过由***或装置的计算机执行的方法来实现，通过例如从存储介质读出并执行计算机可读指令以执行一个或更多个上述实施例的功能并且/或者控制一个或更多个电路以执行一个或更多个上述实施例的功能。该计算机可以包括一个或更多个处理器(例如，中央处理单元(CPU)，微处理单元(MPU))，并且可以包括独立的计算机或独立的处理器的网络来读出并执行计算机可执行指令。该计算机可执行指令可以从例如网络或存储介质提供给计算机。该存储介质可以包括例如硬盘、随机存取存储器(RAM)、只读存储器(ROM)、分布式计算***的存储、光盘(诸如压缩盘(CD)、数字通用盘(DVD)或蓝光盘(BD)(注册商标))、闪存设备、存储卡等中的一个或更多个。
本发明的实施例还可以通过如下的方法来实现，即，通过网络或者各种存储介质将执行上述实施例的功能的软件(程序)提供给***或装置，该***或装置的计算机或是中央处理单元(CPU)、微处理单元(MPU)读出并执行程序的方法。
虽然参照示例性实施例对本发明进行了描述，但是应当理解，本发明不限于所公开的示例性实施例。应当对所附权利要求的范围给予最宽的解释，以使其涵盖所有变型、等同结构和功能。

Claims (20)

1.一种信息处理装置，所述信息处理装置包括：
多个存储器模块，其能够在供给电力的第一模式以及电力消耗小于所述第一模式的第二模式下被控制；以及
控制器，其被构造为基于输入地址信息指定要访问的存储器模块，将指定的存储器模块从所述第二模式转换到所述第一模式，并且在终止对指定的存储器模块的访问时，将指定的存储器模块从所述第一模式转换到所述第二模式。
2.根据权利要求1所述的信息处理装置，
其中，各个存储器模块是行缓冲器，所述行缓冲器被构造为保持分别在要经受图像处理的图像数据的主扫描方向上的各行中的数据。
3.根据权利要求2所述的信息处理装置，所述信息处理装置还包括：
主扫描计数器，其被构造为调整在图像数据的主扫描方向上处理图像数据的定时，
其中，所述控制器根据指定的存储器模块和所述主扫描计数器的计数，分别对各个存储器模块进行省电控制。
4.根据权利要求3所述的信息处理装置，
其中，在由所述主扫描计数器计数的、要访问指定的存储器模块的特定计数之前的预定数量的计数处，所述控制器控制所述指定的存储器模块以从所述第二模式转换到所述第一模式。
5.根据权利要求4所述的信息处理装置，
其中，在所述特定计数之前的预定数量的计数基于所述指定的存储器模块从所述第二模式转变到所述第一模式所需的时间段。
6.根据权利要求2所述的信息处理装置，
其中，所述图像处理是滤波处理，并且
所述控制器预测要访问的存储器模块在主扫描方向上的转变。
7.根据权利要求1所述的信息处理装置，
其中，所述存储器模块是SRAM。
8.一种信息处理装置的控制方法，所述信息处理装置包括多个存储器模块，所述多个存储器模块能够在供给电力的第一模式以及电力消耗小于所述第一模式的第二模式下被控制，所述控制方法包括：
基于输入地址信息指定要访问的存储器模块，并将指定的存储器模块从所述第二模式转换到所述第一模式，以及
在终止对指定的存储器模块的访问时，将指定的存储器模块从所述第一模式转换到所述第二模式。
9.一种信息处理装置，所述信息处理装置包括：
多个存储器模块，所述多个存储器模块中的各个存储器模块具有多个区域，所述多个区域能够在供给电力的第一模式以及电力消耗小于所述第一模式的第二模式下被控制；以及
控制器，其被构造为基于输入地址信息指定要访问的区域，将指定的区域从所述第二模式转换到所述第一模式，并且在终止对指定的区域的访问时，将指定的区域从所述第一模式转换到所述第二模式。
10.根据权利要求9所述的信息处理装置，
其中，所述多个存储器模块是行缓冲器并且被各自分割为所述多个区域，所述行缓冲器被构造为保持分别在要经受图像处理的图像数据的主扫描方向上的各行中的数据。
11.根据权利要求10所述的信息处理装置，所述信息处理装置还包括：
主扫描计数器，其被构造为调整在图像数据的主扫描方向上处理图像数据的定时，
其中，所述控制器根据指定的区域和所述主扫描计数器的计数，分别对所述多个存储器模块的各个区域进行省电控制。
12.根据权利要求11所述的信息处理装置，
其中，在由所述主扫描计数器计数的、要访问指定的区域的特定计数之前的预定数量的计数处，所述控制器控制所述指定的区域以从所述第二模式转换到所述第一模式。
13.根据权利要求12所述的信息处理装置，
其中，在所述特定计数之前的预定数量的计数基于所述指定的区域从所述第二模式转变到所述第一模式所需的时间段。
14.根据权利要求10所述的信息处理装置，
其中，所述图像处理是滤波处理，并且
所述控制器针对各个存储器模块预测要访问的区域在主扫描方向上的转变。
15.根据权利要求9所述的信息处理装置，
其中，所述多个存储器模块是行缓冲器，所述行缓冲器被构造为保持分别在要经受图像处理的图像数据的主扫描方向上的各行中的数据，所述多个区域是跨所述多个存储器模块的二维区域，并且所述多个存储器模块被各自分割为预定地址处的所述多个区域。
16.根据权利要求15所述的信息处理装置，所述信息处理装置还包括：
主扫描计数器，其被构造为调整在图像数据的主扫描方向上处理图像数据的定时；以及
副扫描计数器，其被构造为调整在图像数据的副扫描方向上处理图像数据的定时，
其中，所述控制器根据指定的区域、所述主扫描计数器的计数和所述副扫描计数器的计数，分别对跨所述多个存储器模块的各个区域进行省电控制。
17.根据权利要求16所述的信息处理装置，
其中，所述图像处理是半色调处理，并且
针对各个存储器模块，所述控制器预测要访问的区域在主扫描方向和副扫描方向上的转变。
18.根据权利要求17所述的信息处理装置，
其中，所述多个区域对应于要在所述半色调处理中使用的抖动阈值矩阵。
19.根据权利要求9所述的信息处理装置，
其中，所述存储器模块是SRAM。
20.一种信息处理装置的控制方法，所述信息处理装置包括多个存储器模块，所述多个存储器模块中的各个存储器模块具有多个区域，所述多个区域能够在供给电力的第一模式以及电力消耗小于所述第一模式的第二模式下被控制，所述控制方法包括：
基于输入地址信息指定要访问的区域；
将指定的区域从所述第二模式转换到所述第一模式；以及
在终止对指定的区域的访问时，将指定的区域从所述第一模式转换到所述第二模式。
CN201710858489.XA 2016-09-21 2017-09-21 信息处理装置及其控制方法 Active CN107864308B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016184687A JP6808414B2 (ja) 2016-09-21 2016-09-21 情報処理装置、その制御方法、及びプログラム
JP2016-184687 2016-09-21

Publications (2)

Publication Number Publication Date
CN107864308A true CN107864308A (zh) 2018-03-30
CN107864308B CN107864308B (zh) 2020-04-10

Family

ID=61621518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710858489.XA Active CN107864308B (zh) 2016-09-21 2017-09-21 信息处理装置及其控制方法

Country Status (3)

Country Link
US (1) US10225425B2 (zh)
JP (1) JP6808414B2 (zh)
CN (1) CN107864308B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111050384A (zh) * 2018-10-12 2020-04-21 电信科学技术研究院有限公司 信号传输方法及装置
CN114415951A (zh) * 2022-01-04 2022-04-29 平头哥(杭州)半导体有限公司 图像数据访存单元、方法、加速单元及电子设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6544453B1 (ja) 2018-03-16 2019-07-17 日本電気株式会社 栽培作物選定支援装置、栽培作物選定支援方法、及びプログラム
JP7308674B2 (ja) * 2019-07-08 2023-07-14 キヤノン株式会社 演算処理装置及び演算処理方法
JP7332367B2 (ja) * 2019-07-10 2023-08-23 キヤノン株式会社 画像処理装置、及び画像処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312343A (ja) * 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 高速フーリエ変換を実行する方法及びフィルタ装置
CN101515925A (zh) * 2008-02-19 2009-08-26 佳能株式会社 信息处理装置、信息处理***及信息处理方法
CN101526844A (zh) * 2008-03-03 2009-09-09 佳能株式会社 信息处理装置及其控制方法
US20100149900A1 (en) * 2008-12-17 2010-06-17 Elpida Memory, Inc. Semiconductor memory device having selective activation circuit for selectively activating circuit areas
US20120274989A1 (en) * 2011-04-27 2012-11-01 Canon Kabushiki Kaisha Image processing apparatus, control method of image processing apparatus, and storage medium

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687382A (en) * 1995-06-07 1997-11-11 Hitachi America, Ltd. High speed, reduced power memory system implemented according to access frequency
US5933261A (en) 1995-06-26 1999-08-03 Canon Kabushiki Kaisha Information processing method and system
US6021472A (en) 1995-08-21 2000-02-01 Canon Kabushiki Kaisha Information processing device and control method thereof
US5860110A (en) 1995-08-22 1999-01-12 Canon Kabushiki Kaisha Conference maintenance method for cache memories in multi-processor system triggered by a predetermined synchronization point and a predetermined condition
JP4082706B2 (ja) * 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
US8164368B2 (en) * 2005-04-19 2012-04-24 Micron Technology, Inc. Power savings mode for memory systems
US8928676B2 (en) * 2006-06-23 2015-01-06 Nvidia Corporation Method for parallel fine rasterization in a raster stage of a graphics pipeline
US9620072B2 (en) * 2009-01-15 2017-04-11 International Business Machines Corporation Method and apparatus for reducing power consumption of an electronic display
JP2010176291A (ja) * 2009-01-28 2010-08-12 Sharp Corp 画像データ出力装置、画像処理装置、および画像形成装置
JP5607345B2 (ja) * 2009-12-16 2014-10-15 三星電子株式会社 画像処理装置及び画像処理方法
JP5539241B2 (ja) 2010-09-30 2014-07-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5653856B2 (ja) * 2011-07-21 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置
KR102012436B1 (ko) * 2012-09-17 2019-08-20 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 화상형성장치, 구동 제어 방법, 및 컴퓨터 판독가능 기록매체
JP6030987B2 (ja) * 2013-04-02 2016-11-24 ルネサスエレクトロニクス株式会社 メモリ制御回路
JP6456013B2 (ja) 2013-04-08 2019-01-23 キヤノン株式会社 ディザ処理を行う装置、方法、及び、プログラム
JP2015011652A (ja) * 2013-07-02 2015-01-19 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
JP6429549B2 (ja) * 2014-09-18 2018-11-28 キヤノン株式会社 半導体集積回路、半導体集積回路を備えた装置、半導体集積回路におけるクロックの制御方法、並びにプログラム。
JP6732534B2 (ja) * 2015-05-29 2020-07-29 キヤノン株式会社 データ処理装置、データ処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312343A (ja) * 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 高速フーリエ変換を実行する方法及びフィルタ装置
CN101515925A (zh) * 2008-02-19 2009-08-26 佳能株式会社 信息处理装置、信息处理***及信息处理方法
CN101526844A (zh) * 2008-03-03 2009-09-09 佳能株式会社 信息处理装置及其控制方法
US20090235102A1 (en) * 2008-03-03 2009-09-17 Canon Kabushiki Kaisha Information processing apparatus and control method thereof
US20100149900A1 (en) * 2008-12-17 2010-06-17 Elpida Memory, Inc. Semiconductor memory device having selective activation circuit for selectively activating circuit areas
US20120274989A1 (en) * 2011-04-27 2012-11-01 Canon Kabushiki Kaisha Image processing apparatus, control method of image processing apparatus, and storage medium

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111050384A (zh) * 2018-10-12 2020-04-21 电信科学技术研究院有限公司 信号传输方法及装置
CN111050384B (zh) * 2018-10-12 2021-06-08 大唐移动通信设备有限公司 信号传输方法及装置
CN114415951A (zh) * 2022-01-04 2022-04-29 平头哥(杭州)半导体有限公司 图像数据访存单元、方法、加速单元及电子设备
CN114415951B (zh) * 2022-01-04 2024-04-05 杭州中天微***有限公司 图像数据访存单元、方法、加速单元及电子设备

Also Published As

Publication number Publication date
US20180084128A1 (en) 2018-03-22
CN107864308B (zh) 2020-04-10
JP6808414B2 (ja) 2021-01-06
US10225425B2 (en) 2019-03-05
JP2018050198A (ja) 2018-03-29

Similar Documents

Publication Publication Date Title
CN107864308A (zh) 信息处理装置及其控制方法
CN102033809B (zh) 控制从存储器中读取数据阵列的方法和装置
US20110075943A1 (en) image processing apparatus
US9531911B2 (en) Data processing apparatus, data processing method and storage medium for storing image data
JP2008054222A (ja) 画像データバッファ装置及び画像転送処理システム
US20040125415A1 (en) Data processing device characterized in its data transfer method, program for executing on a computer to perform functions of the device, and computer readable recording medium storing such a program
JP3860808B2 (ja) 色補間用ラインバッファおよびラインデータ提供装置および方法
US8724149B2 (en) Image forming apparatus and image forming method transferring data corresponding to line of document with set time period
JP6463437B2 (ja) 画像処理装置及びその制御方法、並びに、プログラム
CN107544124A (zh) 摄像设备及其控制方法和存储介质
JP5567790B2 (ja) 画像処理装置及びその制御方法、並びに、プログラム
US20150032885A1 (en) Image processing apparatus and control method
US20130322775A1 (en) Image processing method and image processing apparatus
JP4633078B2 (ja) カラー画像処理装置および画像メモリアクセス制御方法
JP6225202B2 (ja) 画像処理装置及びその制御方法、並びに、プログラム
JP6808712B2 (ja) 画像処理装置及びその制御方法、並びに、プログラム
US10866907B2 (en) Eviction prioritization for image processing
JP5885780B2 (ja) 画像処理装置及びその制御方法、並びに、プログラム
JP4292218B2 (ja) 画像処理装置及び画像処理システム
JP3959407B2 (ja) 画像処理装置及び画像処理システム
JP2017162201A (ja) 制御装置、および制御方法
JP3989387B2 (ja) 画像処理装置
JPH11168610A (ja) 画像処理装置
JP2020104337A (ja) 画像処理装置、画像処理装置の制御方法、およびプログラム
JP4061200B2 (ja) 画像形成システム及び画像形成装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant