JP6791312B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6791312B2
JP6791312B2 JP2019127251A JP2019127251A JP6791312B2 JP 6791312 B2 JP6791312 B2 JP 6791312B2 JP 2019127251 A JP2019127251 A JP 2019127251A JP 2019127251 A JP2019127251 A JP 2019127251A JP 6791312 B2 JP6791312 B2 JP 6791312B2
Authority
JP
Japan
Prior art keywords
region
boundary
semiconductor substrate
semiconductor device
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019127251A
Other languages
English (en)
Other versions
JP2019195093A (ja
Inventor
内藤　達也
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2019195093A publication Critical patent/JP2019195093A/ja
Application granted granted Critical
Publication of JP6791312B2 publication Critical patent/JP6791312B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関する。
従来、ＩＧＢＴ等のトランジスタと、ＦＷＤ等のダイオードとが同一チップに形成された半導体装置が知られている（例えば、特許文献１参照）。
特開２０１５−１３５９５４号公報
解決しようとする課題
ＩＧＢＴ等の半導体装置においては、ターンオフ時にホールを効率よく引き抜けることが好ましい。
一般的開示
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、半導体基板を備えてよい。半導体基板は、第１導電型のドリフト領域を有してよい。半導体基板は、ドリフト領域の上方に設けられた第２導電型のベース領域を有してよい。半導体装置は、半導体基板に形成されたトランジスタ部を備えてよい。半導体装置は、トランジスタ部と隣接して半導体基板に形成されたダイオード部を備えてよい。トランジスタ部およびダイオード部には、それぞれ予め定められた配列方向に沿って配列された複数のトレンチ部が形成されてよい。トランジスタ部およびダイオード部には、それぞれのトレンチ部の間に形成された複数のメサ部が形成されてよい。複数のメサ部のうち、トランジスタ部およびダイオード部との境界における少なくとも１つの境界メサ部は、半導体基板の上面においてベース領域よりも高濃度の第２導電型のコンタクト領域を有してよい。境界メサ部におけるコンタクト領域の面積は、他のメサ部におけるコンタクト領域の面積よりも大きくてよい。
トランジスタ部に形成されたメサ部には、ベース領域およびドリフト領域の間にドリフト領域よりも高濃度の蓄積領域が設けられてよい。境界メサ部のうち少なくとも一つには、蓄積領域が設けられなくてよい。
複数のトレンチ部のうち、境界メサ部に隣接するトレンチ部は、ダミートレンチ部であってよい。複数のトレンチ部のうち、境界メサ部に隣接するトレンチ部よりもトランジスタ部側に設けられた少なくとも一つのトレンチ部は、ダミートレンチ部であってよい。
蓄積領域は、予め定められた深さ位置に形成された第１蓄積領域を有してよい。蓄積領域は、第１蓄積領域よりもダイオード部に近く、且つ、第１蓄積領域よりも浅い位置に形成された第２蓄積領域を有してよい。第２蓄積領域に隣接するトレンチ部は、ダミートレンチ部であってよい。
ダイオード部は、半導体基板の上面側にライフタイムキラーを有してよい。トランジスタ部は、第１蓄積領域が形成された領域において、半導体基板の上面側にライフタイムキラーを有さなくてよい。境界メサ部は、半導体基板の上面側にライフタイムキラーを有してよい。
境界メサ部よりもトランジスタ部側のメサ部は、半導体基板の上面において、ドリフト領域よりも高濃度の第１導電型のエミッタ領域と、コンタクト領域とを有してよい。境界メサ部は、エミッタ領域を有さなくてよい。境界メサ部よりもダイオード部側のメサ部のうち少なくとも一部は、半導体基板の上面においてベース領域を有してよい。
トランジスタ部とダイオード部との境界から、エミッタ領域を有するメサ部と、境界メサ部との間のトレンチ部までの距離をＤａとし、半導体基板の下面から、ベース領域の下面までの距離をＤｔとした場合に、１００μｍ＜Ｄａ＋Ｄｔ＜１５０μｍであってよい。
それぞれのトレンチ部は、半導体基板の上面において、配列方向とは異なる延伸方向に延伸して形成されてよい。境界メサ部よりもトランジスタ部側のメサ部は、半導体基板の上面において、延伸方向に沿ってエミッタ領域およびコンタクト領域を交互に有してよい。延伸方向において、最も外側に形成されたエミッタ領域の端部よりも外側まで蓄積領域が形成されていてよい。
半導体基板の上面に形成された層間絶縁膜を更に備えてよい。層間絶縁膜には、エミッタ領域およびコンタクト領域を露出させるコンタクトホールが形成されてよい。延伸方向において、コンタクトホールは蓄積領域の端部よりも外側まで形成されていてよい。
本発明の第２の態様においては、半導体装置を提供する。半導体装置は、半導体基板を備えてよい。半導体基板は、第１導電型のドリフト領域を有してよい。半導体基板は、ドリフト領域の上方に設けられた第２導電型のベース領域を有してよい。半導体装置は、半導体基板の上面において、予め定められた延伸方向において延伸して形成され、ベース領域を貫通するトレンチ部を備えてよい。半導体装置は、半導体基板の上面においてトレンチ部と隣接する領域に、延伸方向に沿って交互に形成された、ドリフト領域よりも高濃度の第１導電型のエミッタ領域と、ベース領域よりも高濃度の第２導電型のコンタクト領域とを備えてよい。半導体装置は、ベース領域およびドリフト領域の間に形成され、ドリフト領域よりも高濃度の第１導電型の蓄積領域を備えてよい。延伸方向において、最も外側に形成されたエミッタ領域の端部よりも外側まで蓄積領域が形成されていてよい。
第２の態様において、半導体装置は、半導体基板の上面に形成された層間絶縁膜を更に備えてよい。層間絶縁膜には、エミッタ領域およびコンタクト領域を露出させるコンタクトホールが形成されてよい。延伸方向において、コンタクトホールは蓄積領域の端部よりも外側まで形成されていてよい。延伸方向における蓄積領域の端部は、外側ほど浅い位置に形成されていてよい。
第２の態様の半導体装置は、半導体基板の上面において、コンタクト領域よりも外側に形成された、ベース領域よりも高濃度の第２導電型のウェル領域を更に備えてよい。半導体基板の上面において、コンタクト領域およびウェル領域の間にベース領域が形成されていてよい。延伸方向において、エミッタ領域の端部から蓄積領域の端部までの距離が、蓄積領域の端部からコンタクトホールの端部までの距離よりも短くてよい。
エミッタ領域の下方の少なくとも一部の領域において、蓄積領域が形成されていないキャリア通過領域を有してよい。エミッタ領域の下方の領域全体に、キャリア通過領域が設けられていてよい。キャリア通過領域は、コンタクト領域のうち、エミッタ領域に隣接する端部の下方にも設けられていてよい。
蓄積領域は、予め定められた深さ位置に形成された第１蓄積領域を有してよい。蓄積領域は、第１蓄積領域よりもエミッタ領域に近く、且つ、第１蓄積領域よりも浅い位置に形成された第２蓄積領域を有してよい。第１蓄積領域および第２蓄積領域のいずれも、コンタクト領域の下方に形成されていてよい。
半導体装置は、半導体基板の上面に形成された層間絶縁膜を更に備えてよい。層間絶縁膜には、エミッタ領域およびコンタクト領域を露出させるコンタクトホールが形成されてよい。延伸方向において、蓄積領域は、コンタクトホールの端部よりも外側まで形成さていてよい。
本発明の第３の態様においては、半導体装置を提供する。半導体装置は、半導体基板を備えてよい。半導体基板は、第１導電型のドリフト領域を有してよい。半導体基板は、ドリフト領域の上方に設けられた第２導電型のベース領域を有してよい。半導体装置は、半導体基板の上面において、予め定められた延伸方向において延伸して形成され、ベース領域を貫通するトレンチ部を備えてよい。半導体装置は、半導体基板の上面においてトレンチ部と隣接する領域に、延伸方向に沿って交互に形成された、ドリフト領域よりも高濃度の第１導電型のエミッタ領域およびベース領域よりも高濃度の第２導電型のコンタクト領域とを備えてよい。半導体装置は、ベース領域およびドリフト領域の間に形成され、ドリフト領域よりも高濃度の第１導電型の蓄積領域を備えてよい。半導体装置は、半導体基板の上面に形成された層間絶縁膜を備えてよい。層間絶縁膜には、エミッタ領域およびコンタクト領域を露出させるコンタクトホールが形成されてよい。延伸方向において、コンタクトホールは蓄積領域の端部よりも外側まで形成されていてよい。
第１の態様の半導体装置におけるトランジスタ部およびダイオード部は、第２導電型のコレクタ領域をさらに備えてよい。コレクタ領域は、配列方向とは異なる延伸方向の最も外側に設けられたコンタクト領域の下方に、少なくとも設けられてよ。トランジスタ部は、第１導電型の蓄積領域をさらに備えてよい。蓄積領域は、ベース領域およびドリフト領域の間に設けられてよい。蓄積領域は、ドリフト領域よりも高濃度の第１導電型であってよい。ダイオード部のコレクタ領域の内側の端部は、トランジスタ部の蓄積領域の外側の端部よりも内側に位置してよい。
第１の態様の半導体装置におけるトランジスタ部は、第１導電型のエミッタ領域をさらに備えてよい。エミッタ領域は、ドリフト領域よりも高濃度の第１導電型であってよい。ダイオード部のコレクタ領域の内側の端部は、トランジスタ部において延伸方向の最も外側に設けられたエミッタ領域の外側の端部よりも内側に位置してよい。
第２および第３の態様の半導体装置における半導体装置は、トランジスタ部と、ダイオード部とをさらに備えてよい。トランジスタ部は、半導体基板に形成されてよい。ダイオード部は、トランジスタ部と隣接して半導体基板に形成されてよい。トランジスタ部およびダイオード部は、第２導電型のコレクタ領域をさらに有してよい。コレクタ領域は、延伸方向の最も外側に設けられたコンタクト領域の下方に、少なくとも設けられてよい。ダイオード部のコレクタ領域の内側の端部は、トランジスタ部の蓄積領域の外側の端部よりも内側に位置してよい。
ダイオード部のコレクタ領域の内側の端部は、トランジスタ部において延伸方向の最も外側に設けられたエミッタ領域の外側の端部よりも内側に位置してよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す上面図である。 図１に示した半導体装置１００のａ−ａ'断面の一例を示す図である。 半導体基板１０のａ−ａ'断面の他の例を示す図である。 図２または図３に示した半導体基板１０における所定の部位のサイズを説明する図である。 図１に示した半導体装置１００のｂ−ｂ'断面の一例を示す図である。 図５に示した断面における、蓄積領域１６の端部９８近傍の拡大図である。 比較例に係る半導体装置２００の一例を示す図である。 半導体装置３００の一例を示す上面図である。 図８におけるｃ−ｃ'断面の一例を示す図である。 図８におけるｄ−ｄ'断面の一例を示す図である。 図８におけるｅ−ｅ'断面の一例を示す図である。 Ｙ−Ｚ面と平行な面におけるメサ部９４の断面の一例を示す図である。 Ｙ−Ｚ面と平行な面におけるメサ部９４の断面の他の例を示す図である。 半導体装置４００の一例を示す上面図である。 図１４に示した半導体装置４００のｃ−ｃ'断面の一例を示す図である。 半導体装置５００の一例を示す上面図である。 図１６に示した半導体装置５００のａ−ａ'断面の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、半導体装置１００の一例を示す上面図である。本例の半導体装置１００は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタを含むトランジスタ部７０、および、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含むダイオード部８０を有する半導体チップである。ダイオード部８０は、半導体基板の上面においてトランジスタ部７０と隣接して形成される。半導体基板の上面とは、半導体基板において対向する２つの主面の一方を指す。図１においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。
なお、本明細書において、ダイオード部８０は、活性領域において、カソード領域に一致する裏面の領域、またはおもて面側に対して、半導体基板の裏面に垂直にカソード領域を投影したときの投影領域としてよい。また、トランジスタ部７０は、活性領域において、おもて面側に対して、半導体基板の裏面に垂直にコレクタ領域を投影したときの投影領域であって、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置された領域としてよい。
また、図１においては半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端部は、半導体基板の上面側の電界集中を緩和する。エッジ終端部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置１００は、半導体基板の上面側の内部に形成されたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１７、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート電極５０を備える。エミッタ電極５２およびゲート電極５０は互いに分離して設けられる。本明細書では、ゲートトレンチ部４０およびダミートレンチ部３０は、トレンチ部の一例である。
エミッタ電極５２およびゲート電極５０と、半導体基板の上面との間には層間絶縁膜が形成されるが、図１では省略している。本例の層間絶縁膜には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が、当該層間絶縁膜を貫通して形成される。
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部５７が設けられてよい。接続部５７は、半導体基板の上面に形成される。接続部５７と半導体基板との間には、熱酸化膜等の絶縁膜が形成される。
ゲート電極５０は、コンタクトホール５５を通って、ゲート配線５１と接触する。ゲート配線５１は、不純物がドープされたポリシリコン等で形成される。ゲート配線５１は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。つまりゲート配線５１は、半導体基板の上面において、ゲートトレンチ部４０の一部分と、コンタクトホール５５との間に渡って形成される。
エミッタ電極５２およびゲート電極５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム−シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
１以上のゲートトレンチ部４０および１以上のダミートレンチ部３０は、トランジスタ部７０の領域において所定の配列方向に沿って所定の間隔で配列される。トランジスタ部７０においては、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に形成されてよい。また、ダミートレンチ部３０は、ダイオード部８０の領域において配列方向に沿って所定の間隔で配列される。
ダミートレンチ部３０は、半導体基板の上面において予め定められた延伸方向に延伸して形成される。本例のトランジスタ部７０におけるダミートレンチ部３０の一部は、直線形状を有しており、上述した配列方向とは垂直な延伸方向に延伸して形成される。また、トランジスタ部７０におけるダミートレンチ部３０の一部は、２本の直線が端部において曲線部で接続されている形状を有する。
図１においてはＸ軸方向をトレンチ部の配列方向とする。また、Ｙ軸方向をトレンチ部の延伸方向とする。Ｘ軸およびＹ軸は、半導体基板の上面と平行な面内において互いに直交する軸である。また、Ｘ軸およびＹ軸と直交する軸をＺ軸とする。本明細書においては、Ｚ軸方向を深さ方向と称する場合がある。
なお、トランジスタ部７０において、ダイオード部８０との境界には、複数のダミートレンチ部３０が連続して配列されてよい。ダイオード部８０との境界において連続して配列されるダミートレンチ部３０の数は、ダイオード部８０と離れたトランジスタ部７０の内側において連続して配列されるダミートレンチ部３０の数よりも多くてよい。
図１の例では、ダイオード部８０との境界におけるトランジスタ部７０では、端部で連結された２本と、直線形状の１本の計３本のダミートレンチ部３０が連続して配列されている（トランジスタ部７０およびダイオード部８０の境界に重なるダミートレンチ部３０は計数していない）。これに対して、トランジスタ部７０の内側では、ゲートトレンチ部４０およびダミートレンチ部３０が１本ずつ交互に配列されている。
ゲートトレンチ部４０は、対向部４１および突出部４３を有する。対向部４１は、トランジスタ部７０におけるダミートレンチ部３０と対向する範囲において、上述した延伸方向に延伸して形成される。つまり、対向部４１は、ダミートレンチ部３０と平行に形成される。突出部４３は、対向部４１から更に延伸して、ダミートレンチ部３０と対向しない範囲に形成される。本例において、ダミートレンチ部３０の両側に設けられた２つの対向部４１が、１つの突出部４３により接続される。突出部４３の少なくとも一部は曲線形状を有してよい。
突出部４３において、ゲートトレンチ部４０内のゲート導電部と、ゲート配線５１とが接続する。ゲート配線５１は、突出部４３の対向部４１から最も離れた領域において、ゲート導電部と接続してよい。本例の突出部４３は、対向部４１から最も離れた領域において、対向部４１とは直交する方向に延伸する部分を有する。ゲート配線５１は、突出部４３の当該部分においてゲート導電部と接続してよい。
ダイオード部８０におけるダミートレンチ部３０は、ゲートトレンチ部４０におけるダミートレンチ部３０と同様の形状を有してよく、ゲートトレンチ部４０と同様の形状を有してもよい。ただし、ダイオード部８０におけるダミートレンチ部３０は、トランジスタ部７０におけるダミートレンチ部３０と同一の長さを有する。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１７、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。ウェル領域１７は、ゲート電極５０が設けられる側の活性領域の端部から、所定の範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート電極５０側の一部の領域はウェル領域１７に形成される。ダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われていてよい。
ゲートトレンチ部４０の突出部４３は、全体がウェル領域１７に形成されてよい。半導体基板は第１導電型を有し、ウェル領域１７は半導体基板とは異なる第２導電型を有する。本例の半導体基板はＮ−型であり、ウェル領域１７はＰ＋型である。本例においては、第１導電型をＮ型として、第２導電型をＰ型として説明する。ただし、第１および第２導電型は逆の導電型であってもよい。
各トレンチ部に挟まれた領域であるメサ部９４には、ベース領域１４が形成される。さらにメサ部９４は、配列方向に沿って隣り合うトレンチ部に挟まれた領域で、トレンチ部の底面で最も深い位置から、半導体基板の上面（即ち、おもて面）までの領域であってよい。ベース領域１４は、ウェル領域１７よりもドーピング濃度の低い第２導電型である。本例のベース領域１４はＰ−型である。
メサ部９４においてベース領域１４の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が形成される。本例のコンタクト領域１５はＰ＋型である。また、トランジスタ部７０においては、コンタクト領域１５の上面の一部に、半導体基板よりもドーピング濃度が高い第１導電型のエミッタ領域１２が選択的に形成される。本例のエミッタ領域１２はＮ＋型である。
コンタクト領域１５およびエミッタ領域１２のそれぞれは、隣接する一方のトレンチ部から、他方のトレンチ部まで形成される。トランジスタ部７０の１以上のコンタクト領域１５および１以上のエミッタ領域１２は、トレンチ部の延伸方向に沿って交互にメサ部９４の上面に露出するように形成される。ダイオード部８０のメサ部９４には、トランジスタ部７０における少なくとも一つのコンタクト領域１５と対向する領域にコンタクト領域１５が形成される。図１の例では、ダイオード部８０のメサ部９４には、トランジスタ部７０において最もゲート電極５０側のコンタクト領域１５と対向する領域に、コンタクト領域１５が形成されており、他の領域にはベース領域１４が形成されている。
トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。コンタクトホール５４は、ベース領域１４およびウェル領域１７に対応する領域には形成されない。
ダイオード部８０において、コンタクトホール５４は、コンタクト領域１５およびベース領域１４の上方に形成される。本例のコンタクトホール５４は、ダイオード部８０のメサ部９４における複数のベース領域１４のうち、最もゲート電極５０に近いベース領域１４に対しては形成されない。本例においてトランジスタ部７０のコンタクトホール５４と、ダイオード部８０のコンタクトホール５４とは、各トレンチ部の延伸方向において同一の長さを有する。図１のダイオード部８０において、コンタクトホール５４の延伸方向の端に、コンタクト領域１５を形成しているが、このコンタクト領域１５は無くてもよい。また、ダイオード部８０においても、コンタクトホール内においてタングステン等で形成されたプラグを形成する場合、コンタクトホールで露出したベース領域１４の表面に、コンタクト領域１５を形成してもよい。
なお、複数のメサ部９４のうち、トランジスタ部７０およびダイオード部８０との境界における少なくとも１つの境界メサ部９４−１は、半導体基板の上面においてベース領域１４よりも高濃度のＰ＋型のコンタクト領域１５を有する。境界メサ部９４−１において半導体基板の上面に露出するコンタクト領域１５の面積は、他のメサ部９４において半導体基板の上面に露出するコンタクト領域１５の面積よりも大きい。
図１の例では、トランジスタ部７０およびダイオード部８０との境界に隣接する、トランジスタ部７０側の１つのメサ部９４が境界メサ部９４−１である。境界メサ部９４−１においては、トランジスタ部７０の他のメサ部９４でコンタクト領域１５が形成されている領域に加え、トランジスタ部７０の他のメサ部９４ではエミッタ領域１２が形成されている領域にも、コンタクト領域１５が形成されている。つまり、本例の境界メサ部９４−１は、半導体基板の上面においてエミッタ領域１２を有さない。
また、境界メサ部９４−１よりもダイオード部８０側のメサ部９４のうち少なくとも一部は、半導体基板の上面においてベース領域１４を有する。当該メサ部９４は、境界メサ部９４−１におけるコンタクト領域１５と対向する領域も、ベース領域１４である。本例において当該ベース領域１４は、ダイオードのアノード領域として機能する。
また、トランジスタ部７０の一部の領域には、ベース領域１４の下方に蓄積領域１６が形成される。図１においては、蓄積領域１６が形成される領域を点線で示している。また、ダイオード部８０の一部の領域には、ベース領域１４の下方にカソード領域８２が形成される。図１においては、カソード領域８２が形成される領域を点線で示している。
カソード領域８２は、半導体基板の上面（即ち、おもて面）に露出したベース領域１４を、半導体基板の下面に投影した位置にあってよい。すなわち、コンタクトホール５４のトレンチ部延伸方向で端に形成されたコンタクト領域１５を、半導体基板の下面（即ち、裏面）に投影した位置から、カソード領域８２は離れていてよい。
図２は、図１に示した半導体装置１００のａ−ａ'断面の一例を示す図である。ａ−ａ'断面は、Ｘ−Ｚ面と平行で、且つ、トランジスタ部７０のエミッタ領域１２を通る断面である。図２においては、半導体装置１００の製造時に用いるマスク１１０を合わせて示している。
本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜２６、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜２６の上面に形成される。
コレクタ電極２４は、半導体基板１０の下面に形成される。下面とは、上面とは逆側の面を指す。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。また本明細書において、基板、層、領域等の各部材のエミッタ電極５２側の面または端部を上面または上端、コレクタ電極２４側の面または端部を下面または下端と称する。また、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向と称する。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。半導体基板１０の上面側には、Ｐ−型のベース領域１４が形成される。
当該断面において、トランジスタ部７０の各メサ部９４の上面側には、Ｎ＋型のエミッタ領域１２、Ｐ−型のベース領域１４およびＮ＋型の蓄積領域１６が、半導体基板１０の上面側から順番に形成される。
当該断面において、ダイオード部８０の各メサ部９４の上面側には、Ｐ−型のベース領域１４が形成されている。ダイオード部８０の各メサ部９４には、蓄積領域１６が形成されない。
トランジスタ部７０において、蓄積領域１６の下面にはＮ−型のドリフト領域１８が形成される。ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりも高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。
蓄積領域１６は、トランジスタ部７０の各メサ部９４に形成される。蓄積領域１６は、各メサ部９４におけるベース領域１４の下面全体を覆うように設けられてよい。ただし、トランジスタ部７０とダイオード部８０との境界近傍における一部のメサ部９４においては、ベース領域１４の下面が蓄積領域１６に覆われていない。
ダイオード部８０において、ベース領域１４の下面には、ドリフト領域１８が形成される。トランジスタ部７０およびダイオード部８０の双方において、ドリフト領域１８の下面にはＮ−型のバッファ領域２０が形成される。
バッファ領域２０は、ドリフト領域１８の下面側に形成される。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下面には、Ｐ＋型のコレクタ領域２２が形成される。ダイオード部８０において、バッファ領域２０の下面には、Ｎ＋型のカソード領域８２が形成される。
本明細書では、コレクタ領域２２と、カソード領域８２との境界を通り、Ｙ−Ｚ面と平行な面を、トランジスタ部７０およびダイオード部８０の境界とする。コレクタ領域２２およびカソード領域８２の境界は、Ｘ軸方向における不純物のネットドーピング濃度の分布が極小値となる位置であってよい。いずれかのダミートレンチ部３０は、トランジスタ部７０およびダイオード部８０の境界に形成されてよい。また、Ｘ軸において、当該ネットドーピング濃度が極小値となる位置に最も近いダミートレンチ部３０の位置を、トランジスタ部７０およびダイオード部８０の境界位置としてもよい。また、コレクタ領域２２およびカソード領域８２の下面にはコレクタ電極２４が設けられる。
半導体基板１０の上面側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が形成される。各トレンチ部は、半導体基板１０の上面から、ベース領域１４を貫通して、ドリフト領域１８に到達する。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。
ゲートトレンチ部４０は、半導体基板１０の上面側に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、Ｚ軸方向において、少なくとも隣接するベース領域１４と対向する領域を含む。ゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜２６により覆われる。本例では、図１に示したように突出部４３におけるゲート導電部４４が、ゲート配線５１を介してゲート電極５０と電気的に接続する。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層にチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
ダミートレンチ部３０は、半導体基板１０の上面において層間絶縁膜２６により覆われる。本例では、図１に示したようにコンタクトホール５６を介して、ダミー導電部３４がエミッタ電極５２と電気的に接続する。
本例では、複数のメサ部９４のうち、トランジスタ部７０とダイオード部８０との境界における境界メサ部９４−１においては、半導体基板１０の上面に露出するエミッタ領域１２が形成されず、半導体基板１０の上面に露出するコンタクト領域１５が形成される。図１に示すように、境界メサ部９４−１の全体において、半導体基板１０の上面に露出するエミッタ領域１２が形成されないことが好ましい。境界メサ部９４−１のコンタクト領域１５は、コンタクトホール５４を介してエミッタ電極５２と接続される。
トランジスタ部７０およびダイオード部８０との境界におけるメサ部９４とは、Ｘ軸において当該境界と重なるメサ部９４を指す。Ｘ軸において当該境界がいずれかのトレンチ部と重なる場合、トランジスタ部７０およびダイオード部８０との境界に隣接するメサ部９４とは、当該トレンチ部と隣接するメサ部９４を指す。本例では、トランジスタ部７０およびダイオード部８０との境界に重なるダミートレンチ部３０−１と隣接するメサ部９４のうち、トランジスタ部７０側のメサ部９４が境界メサ部９４−１である。
トランジスタ部７０およびダイオード部８０との境界に隣接して、配列方向において連続する複数のメサ部９４が境界メサ部９４−１であってもよい。また、ダイオード部８０側において当該境界に隣接するメサ部９４が境界メサ部９４−１であってもよい。
境界メサ部９４−１を設けることで、半導体装置１００のターンオフ時に、トランジスタ部７０とダイオード部８０との境界近傍におけるホールを効率よく引き抜くことができる。これにより、ターンオフ時のテール電流を効率よく低減させて、オフ時の損失を低減することができる。また、半導体装置１００の耐量低下を抑制できる。また、トランジスタ部７０の領域に蓄積されたホールが、ダイオード部８０の領域に流れることを抑制して、ダイオード部８０への影響を低減できる。
また、境界メサ部９４−１の少なくとも一つには、蓄積領域１６が設けられないことが好ましい。一例として、全ての境界メサ部９４−１において、蓄積領域１６が設けられない。これにより、蓄積領域１６により阻害されずに、境界メサ部９４−１においてホールを引き抜くことができる。
マスク１１０は、蓄積領域１６に対応する領域に不純物を注入する工程で用いられる。マスク１１０は、ダイオード部８０および境界メサ部９４−１を覆って配置される。マスク１１０は、レジスト等を塗布して所定形状にパターニングして形成されてよい。マスク１１０により覆われた領域には蓄積領域１６が形成されず、マスク１１０に覆われない領域に蓄積領域１６が形成される。
マスク１１０の端部は、境界メサ部９４−１の端部と対向する位置において垂直に形成されることが好ましい。しかし、マスク１１０にレジストだれ等が生じると、当該位置を超えて超過部分１１２が形成される場合がある。超過部分１１２が形成されると、超過部分１１２に覆われたメサ部９４には、所定の深さに蓄積領域１６が形成されない。例えば超過部分１１２に覆われたメサ部９４には、蓄積領域１６が全く形成されないか、所定の深さよりも浅く形成されてしまう。
本例の蓄積領域１６は、第１蓄積領域１６−１および第２蓄積領域１６−２を含む。第１蓄積領域１６−１は、予め定められた深さ位置に形成される。第１蓄積領域１６−１は、トランジスタ部７０の内側に形成されている。
第２蓄積領域１６−２は、第１蓄積領域１６−１よりもダイオード部８０に近い位置に形成される。第２蓄積領域１６−２は、第１蓄積領域１６−１よりも浅い位置に形成される。つまり第２蓄積領域１６−２は、第１蓄積領域１６−１よりも、半導体基板１０の上面側に形成される。第２蓄積領域１６−２は、ダイオード部８０に近づくにつれて、徐々に浅く形成されてよい。第１蓄積領域１６−１および第２蓄積領域１６−２は、連続して形成されてよく、深さ方向において不連続に形成されていてもよい。
蓄積領域１６の深さ位置が変化すると、当該メサ部９４におけるベース領域１４の深さ方向における長さが変化する。このため、当該メサ部９４に隣接してゲートトレンチ部４０を設けると、当該メサ部９４のしきい値電圧Ｖｔｈが、他のメサ部９４のしきい値電圧Ｖｔｈに対して変動して、しきい値電圧のばらつきが増大してしまう。また、飽和電流のばらつきも増大する。また、ダイオード部８０の順方向電圧が、所定の設計値よりも低下する場合もある。
これに対して本例の半導体装置１００は、境界メサ部９４−１に隣接するトレンチ部はダミートレンチ部３０である。また、境界メサ部９４−１に隣接するトレンチ部よりも更にトランジスタ部７０側に隣接して設けられた少なくとも一つのトレンチ部が、ダミートレンチ部３０である。これにより、閾値電圧のばらつき等を低減することができる。より好ましくは、第２蓄積領域１６−２が設けられたメサ部９４に隣接するトレンチ部は、全てダミートレンチ部３０である。また、第２蓄積領域１６−２が設けられたメサ部９４よりもダイオード部８０側のトレンチ部は、全てダミートレンチ部３０であることが好ましい。これにより、閾値電圧のばらつき等を更に低減することができる。
ただし、一つのメサ部９４において、第１蓄積領域１６−１および第２蓄積領域１６−２の両方が形成されている場合、第１蓄積領域１６−１に隣接するトレンチ部は、ゲートトレンチ部４０であってもよい。この場合、第２蓄積領域１６−２に隣接するトレンチ部は、ダミートレンチ部３０であることが好ましい。
図３は、半導体基板１０のａ−ａ'断面の他の例を示す図である。本例では、図２に示した半導体基板１０の構成に加えて、ライフタイムキラー９６を更に備える。また、図３の半導体基板１０には、複数の境界メサ部９４−１が形成されている。他の構造は、図２に示した例と同一であってよい。
ライフタイムキラー９６は、半導体基板１０の上面側に設けられる。半導体基板１０の上面側とは、深さ方向において、少なくともドリフト領域１８の中間よりも上面側を指す。ライフタイムキラー９６は、ダイオード部８０の全体に形成されてよい。これにより、ダイオード部８０におけるキャリアライフタイムを調整することができ、例えばダイオード部８０をソフトリカバリ動作させることができる。ライフタイムキラー９６は、半導体基板１０のキャリアライフタイムを、深さ方向において局所的に調整できるものであればよい。例えばライフタイムキラー９６は、半導体基板１０に局所的に注入されたヘリウムである。
本例のライフタイムキラー９６は、トランジスタ部７０において、ダイオード部８０に隣接する領域にも形成される。ただし、トランジスタ部７０において、第１蓄積領域１６−１が形成された領域の下方には、ライフタイムキラー９６は形成されない。これにより、蓄積領域１６によるＩＥ効果が、ライフタイムキラー９６により相殺されることを防ぐことができる。
本例のライフタイムキラー９６は、第１蓄積領域１６−１が形成されたメサ部９４の下方には形成されない。また、第１蓄積領域１６−１が形成されたメサ部９４に対して、ダイオード部８０側に隣接する少なくとも一つのメサ部９４の下方にも、ライフタイムキラー９６が形成されなくともよい。これにより、ＩＥ効果に対するライフタイムキラー９６の影響を小さくすることができる。
少なくとも最もダイオード部８０側の一つの境界メサ部９４−１の下方には、ライフタイムキラー９６が形成されてよい。本例では、全ての境界メサ部９４−１の下方に、ライフタイムキラー９６が形成されている。これにより、トランジスタ部７０におけるキャリアが、ダイオード部８０に与える影響を低減できる。
また、第２蓄積領域１６−２が形成されているメサ部９４の下方にも、ライフタイムキラー９６が形成されてよい。ライフタイムキラー９６が形成される領域は、第２蓄積領域１６−２が形成されている領域の下方で終端していてよい。これにより、ライフタイムキラー９６がＩＥ効果に与える影響と、ダイオード部８０に与える影響とを低減することができる。
図４は、図２または図３に示した半導体基板１０における所定の部位のサイズを説明する図である。Ｘ軸方向において、トランジスタ部７０とダイオード部８０との境界から、エミッタ領域１２を有するメサ部９４−２と、境界メサ部９４−１との間のダミートレンチ部３０−２までの距離をＤａとする。なおダミートレンチ部３０の位置は、Ｘ軸方向におけるダミートレンチ部３０の中央の位置を指す。
また、Ｘ軸方向において、当該ダミートレンチ部３０−２から、ダミートレンチ部３０−３までの距離をＤｂとする。ダミートレンチ部３０−３は、トランジスタ部７０およびダイオード部８０の境界からトランジスタ部７０側に連続して配列されるダミートレンチ部３０のうち、最もトランジスタ部７０側のダミートレンチ部３０を指す。Ｚ軸方向において、半導体基板１０の下面から、ベース領域１４の下面までの距離をＤｔとする。Ｚ軸方向において、マスク１１０の厚みをＤｃとする。
ここで、１００μｍ＜Ｄａ＋Ｄｔ＜１５０μｍであることが好ましい。１００μｍ＜Ｄａ＋Ｄｔとすることで、メサ部９４−２と、カソード領域８２との間の距離を確保することができる。このため、メサ部９４−２に蓄積領域１６が形成されないことによるダイオード部８０における順方向電圧の変動を、抑制することができる。また、Ｄａ＋Ｄｔ＜１５０μｍとすることで、トランジスタ部７０において、トランジスタとして機能しない無効領域の大きさを制限することができる。なお一例として、Ｄｔは７０μｍ程度であってよい。
また、Ｄｂ＞１．２Ｄｃであることが好ましい。マスク１１０の超過部分１１２のＸ軸方向における長さは、マスク１１０の厚みＤｃに依存する。Ｄｂ＞１．２Ｄｃとすることで、第２蓄積領域１６−２が形成される可能性が高い領域に隣接するトレンチ部を、ダミートレンチ部３０とすることができる。このため、しきい値電圧および飽和電流のばらつきを低減することができる。また、Ｄｂは６μｍ以上であってもよい。また、２．０Ｄｃ＞Ｄｂであってよく、１．５Ｄｃ＞Ｄｂであってもよい。これにより、トランジスタ部７０において、トランジスタとして機能しない無効領域の大きさを制限することができる。
図５は、図１に示した半導体装置１００のｂ−ｂ'断面の一例を示す図である。ｂ−ｂ'断面は、Ｙ−Ｚ面と平行な面であり、且つ、境界メサ部９４−１よりもトランジスタ部７０側のメサ部９４において接続部５７を通る面である。当該メサ部９４には、蓄積領域１６が形成されている。また図５には、当該断面に対向して形成されるコンタクトホール５４の位置を点線で示している。
図１に示したように、当該メサ部９４は、半導体基板１０の上面において、トレンチ部の延伸方向に沿ってエミッタ領域１２およびコンタクト領域１５を交互に有する。また、ベース領域１４の下面には、蓄積領域１６が形成されている。
また、Ｙ軸方向における最も外側（すなわちゲート電極５０側）の蓄積領域１６の端部位置をＰ１とする。コンタクトホール５４の、Ｙ軸方向における最も外側の端部位置をＰ２とする。Ｙ軸方向において最も外側に形成されたエミッタ領域１２の、ゲート電極５０側の端部位置をＰ３とする。Ｙ軸方向において最も外側に形成されたコンタクト領域１５の、ゲート電極５０側の端部位置をＰ４とする。
蓄積領域１６は、Ｙ軸方向において、最も外側に形成されたエミッタ領域１２の端部よりも外側まで形成されることが好ましい。つまり、蓄積領域１６の端部位置Ｐ１は、エミッタ領域１２の端部位置Ｐ３よりも外側に配置されることが好ましい。これにより、蓄積領域１６におけるＩＥ効果を高めることができる。
また、コンタクトホール５４は、Ｙ軸方向において、蓄積領域１６よりも外側まで形成されることが好ましい。つまり、コンタクトホール５４の端部位置Ｐ２は、蓄積領域１６の端部位置Ｐ１よりも外側に配置されることが好ましい。これにより、半導体装置１００のターンオフ時に、蓄積領域１６よりも外側から、ホールを効率よく引き抜くことができる。
また、Ｙ軸方向において最も外側に形成されたコンタクト領域１５は、コンタクトホール５４よりも外側まで形成されることが好ましい。つまり、コンタクト領域１５の端部位置Ｐ４は、コンタクトホール５４の端部位置Ｐ２よりも外側に配置されることが好ましい。これにより、半導体装置１００のターンオフ時に、蓄積領域１６よりも外側から、ホールを効率よく引き抜くことができる。
また、エミッタ領域１２の端部位置Ｐ３から、蓄積領域１６の端部位置Ｐ１までの距離は、蓄積領域１６の端部位置Ｐ１から、コンタクト領域１５の端部位置Ｐ４までの距離よりも短くてよい。これにより、蓄積領域１６により、ホールの引抜が阻害されることを抑制できる。また、蓄積領域１６の端部における電界集中を緩和できる。端部位置Ｐ３からＰ１までの距離は、蓄積領域１６の端部位置Ｐ１から、コンタクトホール５４の端部位置Ｐ２までの距離より短いことが好ましい。
一例として、エミッタ領域１２の端部位置Ｐ３から、蓄積領域１６の端部位置Ｐ１までの距離は１２μｍ以下である。また、蓄積領域１６の端部位置Ｐ１から、コンタクトホール５４の端部位置Ｐ２までの距離は２０μｍ以下である。また、コンタクトホール５４の端部位置Ｐ２からコンタクト領域１５の端部位置Ｐ４までの距離は１μｍ以下である。
図１から図４においては、ダイオード部８０を備える半導体装置１００を説明した。これに対して、図５に示す半導体装置１００は、ダイオード部８０を備えてもよいし、備えなくともよい。ダイオード部８０を備えずとも、半導体装置１００は上述した効果を奏することができる。
また、半導体基板１０の上面において、最も外側のコンタクト領域１５と、ウェル領域１７の間には、ベース領域１４が形成される。つまり、コンタクト領域１５の外側に、比較的に高抵抗の領域が配置される。これにより、逆回復時に、トランジスタ部７０からダイオード部８０に回り込むキャリアを低減できる。従って、ダイオード部８０におけるコンタクト領域１５の端部にキャリアが集中することを抑制して、ダイオード部８０の耐量が低下することを抑制できる。Ｙ軸方向において、コンタクト領域１５と、ウェル領域１７の間のベース領域１４の長さは、１０μｍ以上、５０μｍ以下であってよい。
図６は、図５に示した断面における、蓄積領域１６の端部９８近傍の拡大図である。蓄積領域１６の端部９８は、Ｙ軸方向において外側ほど浅く形成されてよい。例えば、蓄積領域１６のＹ軸方向における先端は、エミッタ領域１２の下方における蓄積領域１６よりも浅い位置に形成される。蓄積領域１６の当該先端は、ドリフト領域１８に接しない位置に形成されてよい。蓄積領域１６の当該先端は、Ｚ軸方向におけるベース領域１４の中間よりも浅い位置に設けられてよい。
このような形状により、半導体装置１００のターンオフ時に、蓄積領域１６の端部９８近傍においてホールを効率よく引き抜くことができる。本例の蓄積領域１６は、図２において説明した超過部分１１２を有するマスク１１０を用いることで、容易に形成できる。また、蓄積領域１６の端部９８の形状は、マスク１１０の超過部分１１２の形状を調整することで制御できる。一例として、マスク１１０のベーク温度、ベーク時間、マスク１１０の厚み、または、材料を調整してよい。
図７は、比較例に係る半導体装置２００の一例を示す図である。本例の半導体装置２００は、第２蓄積領域１６−２に隣接してゲートトレンチ部４０が形成されている。上述したように、第２蓄積領域１６−２に隣接してゲートトレンチ部４０を設けると、トランジスタ部７０におけるしきい値電圧Ｖｔｈおよび飽和電流のばらつきが大きくなってしまう。これに対して半導体装置１００によれば、第２蓄積領域１６−２に隣接してダミートレンチ部３０を設けるので、トランジスタ部７０におけるしきい値電圧Ｖｔｈおよび飽和電流のばらつきを低減できる。
図８は、半導体装置３００の一例を示す上面図である。半導体装置３００は、図１から図６において説明した各態様の半導体装置１００に対して、蓄積領域１６の構造が異なる。他の構造は、いずれかの態様の半導体装置１００と同一であってよい。
半導体装置３００における蓄積領域１６は、コンタクト領域１５の下方の少なくとも一部の領域には設けられており、且つ、エミッタ領域１２の下方の少なくとも一部の領域には設けられていない。本例の蓄積領域１６は、Ｘ軸方向に沿って伸びる帯形状を有する。帯形状の蓄積領域１６が、Ｙ軸方向に沿って離散的に設けられている。一例として、それぞれの帯形状の蓄積領域１６は、コンタクト領域１５と重なり、且つ、エミッタ領域１２とは重ならない範囲に形成される。本例では、帯形状の蓄積領域１６のＹ軸方向における幅は、コンタクト領域１５のＹ軸方向における幅よりも小さい。
図９は、図８におけるｃ−ｃ'断面の一例を示す図である。ｃ−ｃ'断面は、Ｘ−Ｚ面と平行であり、且つ、エミッタ領域１２を通る面である。上述したように、エミッタ領域１２の下方の少なくとも一部の領域には、蓄積領域１６が形成されていないキャリア通過領域１９が設けられている。
キャリア通過領域１９は、蓄積領域１６よりもホールの移動度が大きい領域である。本例のキャリア通過領域１９は、蓄積領域１６が形成されずに残存したベース領域１４とドリフト領域１８とが接触している界面近傍の領域を指す。キャリア通過領域１９は、メサ部９４のＸ軸方向の幅全体にわたって設けられてよい。他の例では、キャリア通過領域１９は、蓄積領域１６よりもドーピング濃度が低く、ドリフト領域１８よりもドーピング濃度が高いＮ型の領域を含んでいてもよい。この場合、キャリア通過領域１９のＮ型不純物の濃度は、蓄積領域１６のＮ型不純物の濃度の１／１０以下であってよく、１／１００以下であってもよい。
図１０は、図８におけるｄ−ｄ'断面の一例を示す図である。ｄ−ｄ'断面は、Ｘ−Ｚ面と平行であり、且つ、コンタクト領域１５を通る面である。上述したように、コンタクト領域１５の下方の少なくとも一部の領域には、蓄積領域１６が形成されている。
図１１は、図８におけるｅ−ｅ'断面の一例を示す図である。ｅ−ｅ'断面は、Ｙ−Ｚ面と平行であり、且つ、接続部５７を通る面である。上述したように、エミッタ領域１２の下方にはキャリア通過領域１９が設けられ、コンタクト領域１５の下方には蓄積領域１６が設けられている。
キャリア通過領域１９を設けることで、ベース領域１４の下方にホールが過剰に蓄積されるのを防ぐことができる。このため、蓄積領域１６を設けることに伴う耐量の低下を抑制できる。
本例では、エミッタ領域１２の下方の領域全体に、キャリア通過領域１９が設けられている。つまり、キャリア通過領域１９のＹ軸方向における幅は、エミッタ領域１２のＹ軸方向の幅以上である。
キャリア通過領域１９のＹ軸方向における幅は、エミッタ領域１２のＹ軸方向の幅より大きくてもよい。この場合、エミッタ領域１２の下方の領域に加えて、コンタクト領域１５の端部の下方にも、キャリア通過領域１９が設けられる。これにより、蓄積領域１６を離散的に形成する場合に用いるレジストにだれが生じ、浅い位置に蓄積領域１６が形成されてしまっても、浅い蓄積領域１６がエミッタ領域１２の下方に設けられることを抑制できる。
本例では、帯状に形成された複数の蓄積領域１６のうち、Ｙ軸方向における最も外側（すなわちゲート電極５０側）の蓄積領域１６の端部位置をＰ１とする。他の端部位置Ｐ２、Ｐ３、Ｐ４は、図５の例と同様である。
本例の蓄積領域１６は、Ｙ軸方向において、コンタクトホール５４の端部位置Ｐ２よりも外側まで形成されている。つまり、蓄積領域１６の端部位置Ｐ１は、コンタクトホール５４の端部位置Ｐ２よりも外側に配置されている。本例では、キャリア通過領域１９を設けているので、蓄積領域１６をコンタクトホール５４よりも外側まで形成しても、耐量の低下を抑制できる。また、蓄積領域１６をコンタクトホール５４よりも外側まで形成することで、端部領域においても一定のキャリアを蓄積できる。
なお、蓄積領域１６の端部位置Ｐ１は、コンタクト領域１５の端部位置Ｐ４よりも内側に配置されてよい。これにより、ターンオフ時において端部領域からのホールの引き抜きが、蓄積領域１６により阻害されるのを抑制できる。
図１２は、Ｙ−Ｚ面と平行な面におけるメサ部９４の断面の一例を示す図である。メサ部９４の上面には、Ｙ軸方向に沿ってコンタクト領域１５およびエミッタ領域１２が交互に配置されている。
上述したように、キャリア通過領域１９は、コンタクト領域１５のうち、エミッタ領域１２に隣接する端部２１の下方にも設けられている。キャリア通過領域１９が、コンタクト領域１５の一つの端部２１と重なる部分の、Ｙ軸方向における長さＬは、コンタクト領域１５のＹ軸方向における幅の１０％以上であってよく、２０％以上であってもよい。長さＬは、コンタクト領域１５のＹ軸方向における幅の３０％以下であってよい。
図１３は、Ｙ−Ｚ面と平行な面におけるメサ部９４の断面の他の例を示す図である。本例の蓄積領域１６は、予め定められた深さ位置に形成された第１蓄積領域１６−１と、第１蓄積領域１６−１よりも浅い位置に形成された第２蓄積領域１６−２とを含む。第２蓄積領域１６−２は、Ｙ軸方向において、第１蓄積領域１６−１よりもエミッタ領域１２に近い。つまり、第２蓄積領域１６−２は、Ｙ軸方向において、第１蓄積領域１６−１とエミッタ領域１２との間に配置されている。
第１蓄積領域１６−１は、ベース領域１４とドリフト領域１８との間に配置される。第２蓄積領域１６−２は、コンタクト領域１５に接していてよく、コンタクト領域１５と離れていてもよい。また、第２蓄積領域１６−２の少なくとも一部が、コンタクト領域１５内に形成されていてもよい。また、第１蓄積領域１６−１および第２蓄積領域１６−２は、連続して形成されていてよく、互いに離れて形成されていてもよい。
上述したように、蓄積領域１６を形成するのに用いるマスク１１０に超過部分１１２が生じると、超過部分１１２の下方に、浅い第２蓄積領域１６−２が形成される場合がある。本例では、第１蓄積領域１６−１および第２蓄積領域１６−２のいずれも、コンタクト領域１５の下方に形成されており、エミッタ領域１２の下方には形成されていない。このため、第２蓄積領域１６−２が形成された場合であっても、半導体装置１００のしきい値電圧等の特性に影響を与えない。
なお、マスク１１０の端部と、コンタクト領域１５の端部とが重なるように、マスク１１０を配置することが好ましい。これにより、マスク１１０に超過部分１１２が生じた場合であっても、超過部分１１２の下方に形成される第２蓄積領域１６−２を、エミッタ領域１２と重ならないように配置できる。
図１４は、半導体装置４００の一例を示す上面図である。本例のダイオード部８０においては、Ｎ＋型のカソード領域８２の外側の端部が、図１から図１３に示したいずれかの半導体装置に比べて、Ｙ軸正方向に後退している。図１４においてはコレクタ領域２２を図示しないが、トランジスタ部７０およびダイオード部８０はコレクタ領域２２を有してよい。本例のトランジスタ部７０は、半導体装置１００、半導体装置２００または半導体装置３００と同様に、下面側の全面にコレクタ領域２２を有する。これに対して、本例のダイオード部８０は、下面側の一部にコレクタ領域２２を有し、下面側の他の一部にカソード領域８２を有する。つまり、本例のダイオード部８０の下面側においては、コレクタ領域２２が設けられない領域にカソード領域８２が設けられる。
ダイオード部８０のコレクタ領域２２の内側の端部は、トランジスタ部７０の蓄積領域１６の外側の端部よりも内側に位置してよく、トランジスタ部７０においてＹ軸方向の最も外側に設けられたエミッタ領域１２の外側の端部よりも内側に位置してもよい。なお、本例において、ダイオード部８０のコレクタ領域２２の内側の端部は、ダイオード部８０のカソード領域８２の外側の端部に一致する。本例において、ダイオード部８０のコレクタ領域２２の内側の端部からトランジスタ部７０の蓄積領域１６の外側端部までのＹ軸方向の長さをＬと称する。一例において、長さＬは２００μｍとしてよい。
図１５は、図１４に示した半導体装置４００のｃ−ｃ'断面の一例を示す図である。図１４は、ダイオード部８０におけるＹ−Ｚ断面である。コンタクト領域１５近傍の点線は、図１４におけるトランジスタ部７０の蓄積領域１６の外側の端部のＹ軸方向の位置を示す。これに対して、コレクタ領域２２とカソード領域８２との境界は、トランジスタ部７０の蓄積領域１６の外側の端部よりも長さＬだけＹ軸正方向に位置する。
本例においては、ダイオード部８０においてＰ＋型のコレクタ領域２２が拡張しているので、コレクタ領域２２からドリフト領域１８にホールを注入しやすくなる。これにより、例えば、直列接続された上アームと下アームとが同時にオンする直列アーム短絡が発生した場合に、裏面側からホールを注入することにより裏面におけるアバランシェを防ぐことができる。また、図１５に示すウェル領域１７の湾曲部分は電界集中によりアバランシェが発生しやすいが、裏面側からのホール注入により当該アバランシェを抑制することができる。
図１６は、半導体装置５００の一例を示す上面図である。半導体装置５００は、図１から図６において説明した各態様の半導体装置１００に対して異なる構造の境界メサ部９４−１を備える。半導体装置５００の他の構造は、いずれかの態様の半導体装置１００と同一であってよい。
境界メサ部９４−１は、トランジスタ部７０の側において、半導体基板の上面に露出するコンタクト領域１５の面積が、ベース領域１４の露出する面積よりも大きい境界メサ部９４−１Ａを１つ以上備える。境界メサ部９４−１は、境界メサ部９４−１Ａを複数備えてもよい。また、境界メサ部９４−１は、ダイオード部８０の側において、半導体基板の上面に露出するコンタクト領域１５の面積が、ベース領域１４の露出する面積よりも小さい境界メサ部９４−１Ｂを１つ以上備える。境界メサ部９４−１は、境界メサ部９４−１Ｂを複数備えてもよい。
トランジスタ部７０のメサ部９４のうち、最もダイオード部８０の側に位置するメサ部９４は、配列方向に沿って境界メサ部９４−１Ａと隣り合う。ダイオード部８０のメサ部９４のうち、最もトランジスタ部７０の側に位置するメサ部９４は、配列方向に沿って境界メサ部９４−１Ｂと隣り合う。境界メサ部９４−１Ａは、ダミートレンチ部３０に挟まれてよい。境界メサ部９４−１Ｂは、ダミートレンチ部３０に挟まれてよい。
なお、図５に示すエミッタ領域１２の端部位置Ｐ３から蓄積領域１６の端部位置Ｐ１までの距離をＤｆとする。また、蓄積領域１６の端部位置Ｐ１からコンタクト領域１５の端部位置Ｐ４までの距離をＤｇとする。
図１７は、図１６に示した半導体装置５００のａ−ａ'断面の一例を示す図である。ａ−ａ'断面は、Ｘ−Ｚ面と平行で、且つ、トランジスタ部７０のエミッタ領域１２を通る断面である。図１６においては、エミッタ電極５２とコレクタ電極２４の図示を省略している。境界メサ部９４−１Ａと境界メサ部９４−１Ｂは、対応する半導体基板の下面（即ち、裏面）にコレクタ領域２２を備える。コレクタ領域２２は、トランジスタ部７０から延伸していてよい。また、図１７においては、ｇ−ｇ'断面におけるドーピング濃度（／ｃｍ３）および欠陥濃度（／ｃｍ３）の分布例を合わせて示している。濃度分布における実線はドーピング濃度を示し、点線は欠陥濃度を示している。
Ｘ軸方向において、エミッタ領域１２を有するメサ部９４−２と、境界メサ部９４−１Ａとの間のダミートレンチ部３０−２から、境界メサ部９４−１Ａと境界メサ部９４−１Ｂとの間のダミートレンチ部３０までの距離をＤｄとする。境界メサ部９４−１Ａと境界メサ部９４−１Ｂとの間のダミートレンチ部３０から、トランジスタ部７０とダイオード部８０との境界までの距離をＤｅとする。なおダミートレンチ部３０の位置は、Ｘ軸方向におけるダミートレンチ部３０の中央の位置を指す。また、Ｚ軸方向において、半導体基板１０の下面から、ベース領域１４の下面までの距離をＤｔとする。
距離Ｄｄは、距離Ｄｅより大きくてよい。トランジスタ部７０がターンオフするときには、少数キャリアが効果的に引き抜かれ、ターンオフ破壊を防ぐことができる。少数キャリアは、本例では正孔である。
一方で、距離Ｄｅは、距離Ｄｄより大きくてもよい。ダイオード部８０が導通状態のときは、境界メサ部９４−１Ａと境界メサ部９４−１Ｂの両方から少数キャリアが注入される。境界メサ部９４−１Ａは、ベース領域１４よりも高濃度であるコンタクト領域１５の面積割合が、境界メサ部９４−１Ｂよりも大きい。そのため、ダイオード部８０が導通状態のときに、境界メサ部９４−１およびダイオード部８０のトレンチ部配列方向の端で、少数キャリアの濃度が高くなり、逆回復時の破壊が起きやすくなり得る。距離Ｄｅを距離Ｄｄよりも大きくすることで、境界メサ部９４−１Ａとカソード領域８２を離すことができ、少数キャリアの濃度増加を抑えられる。
距離Ｄｄと距離Ｄｅとの和は、距離Ｄａと一致してよい（Ｄｄ＋Ｄｅ＝Ｄａ）。距離Ｄａと距離Ｄｔとの和（Ｄａ＋Ｄｔ）は、１００μｍより大きく、１５０μｍより小さくてよい。
距離Ｄｄと距離Ｄｅの和、あるいは距離Ｄａは、エミッタ領域１２の端部位置Ｐ３から蓄積領域１６の端部位置Ｐ１までの距離Ｄｆより大きくてよい。または、距離Ｄｄと距離Ｄｅの和、あるいは距離Ｄａは、蓄積領域１６の端部位置Ｐ１からコンタクト領域１５の端部位置Ｐ４までの距離であるＤｇより大きくてよい。これにより、トランジスタ部７０がターンオフするときには、少数キャリアの引き抜きが効果的にできるようになる。また、ダイオード部８０の導通時に、境界メサ部９４−１やダイオード部８０の少数キャリアの注入と蓄積を抑え、逆回復破壊を防ぐことができる。
距離Ｄｄと距離Ｄｅの和、あるいは距離Ｄａは、境界メサ部９４−１のベース領域１４の底面から、ライフタイムキラー９６の欠陥濃度のピーク位置までの距離Ｄｈよりも大きくてよい。さらに、距離Ｄｄまたは距離Ｄｅは、境界メサ部９４−１Ａかまたは境界メサ部９４−１Ｂのベース領域１４の底面から、ライフタイムキラー９６の欠陥濃度のピーク位置までの距離Ｄｈよりも大きくてよい。これにより、トランジスタ部７０がターンオフするときには、少数キャリアの引き抜きが効果的にできるようになる。また、ダイオード部８０の導通時に、境界メサ部９４−１やダイオード部８０の少数キャリアの注入と蓄積を抑え、逆回復破壊を防ぐことができる。
距離Ｄｄと距離Ｄｅの和、あるいは距離Ｄａは、境界メサ部９４−１のベース領域１４の底面から、ドーピング濃度が半導体基板のドーピング濃度よりも高くなる位置までの距離Ｄｉより大きくてよい。さらに、距離Ｄｄと距離Ｄｅの和、あるいは距離Ｄａは、境界メサ部９４−１のベース領域１４の底面から、バッファ領域２０における複数のドーピング濃度のピーク位置のうち、半導体基板の最も上面側のピーク位置までの距離Ｄｊより大きくてよい。これにより、トランジスタ部７０がターンオフするときには、少数キャリアの引き抜きが効果的にできるようになる。また、ダイオード部８０の導通時に、境界メサ部９４−１やダイオード部８０の少数キャリアの注入と蓄積を抑え、逆回復破壊を防ぐことができる。
バッファ領域２０におけるドーピング濃度のピーク位置の領域は、水素ドナーを含む領域であってよい。水素ドナーは、プロトン注入により形成されてよい。水素ドナーは、空孔、酸素および水素によるＶＯＨ複合欠陥であってよい。ドーピング濃度が半導体基板のドーピング濃度よりも高くなる位置から、バッファ領域２０における複数のドーピング濃度のピーク位置のうち半導体基板の最も上面側のピーク位置までの領域Ｆは、ドーピング濃度が略平坦であってよい。さらに領域Ｆは、水素ドナーを含む領域であってよい。領域Ｆは、ライフタイムキラー９６が形成されていない領域の下方に比べて、ライフタイムキラー９６が形成された領域の下方において深さ方向に長く形成されてよい。ライフタイムキラー９６を半導体基板の下面から照射した場合、ライフタイムキラー９６が形成された領域の下方の領域には欠陥が比較的に多く形成され、バッファ領域２０からの水素が拡散しやすくなる。
距離Ｄｄと距離Ｄｅの和、あるいは距離Ｄａは、半導体基板１０の下面からベース領域１４の下面までの距離Ｄｔよりも小さくてよい。距離Ｄｄと距離Ｄｅの和、あるいは距離Ｄａが距離Ｄｔより大きいと、ターンオフ時の少数キャリアの引き抜きおよび逆回復破壊の防止の効果が飽和するとともに、電流の伝導に寄与しない領域（無効領域）が増えるため、導通損失やスイッチング損失が増加に転ずる。特に、距離Ｄｄが距離Ｄｔよりも小さくてよい。
距離Ｄｄと距離Ｄｅの和、あるいは距離Ｄａは、半導体基板の熱拡散長Ｌｔより大きくてよい。半導体基板の熱伝導度をκ、単位体積当たりの熱容量をＣ、半導体基板の熱拡散係数をαとすると、α＝κ／Ｃと表される。熱拡散長Ｌｔは、熱が拡散する所定の時間をｔとして、Ｌｔ＝２（αｔ）０．５と表される。一例として、半導体基板がシリコン（珪素）の場合は、例えばα＝１．５×１０−５（ｍ２／ｓ）程度であり、１回のスイッチング（例えば１回のターンオフまたは逆回復）にｔ＝１μｓ程度発熱すると、Ｌｔは７．７μｍとなる。よって、距離Ｄｄと距離Ｄｅの和、あるいは距離Ｄａは、例えば７．７μｍよりも大きくしてよい。距離Ｄｄまたは距離Ｄｅを熱拡散長Ｌｔより大きくしてよい。トランジスタ部７０の発熱がダイオード部８０に影響すると、ダイオード部８０の温度も増加する。同様に、ダイオード部８０の発熱がトランジスタ部７０に影響すると、トランジスタ部７０の温度も増加する。温度の増加により、少数キャリアの濃度が増加するので、その分、より多くのキャリアの引き抜きをしなければならない。距離Ｄｄ、距離Ｄｅあるいは距離Ｄａなどを熱拡散長Ｌｔよりも大きくすれば、温度上昇の影響を抑えることができるので、キャリアの引き抜きが容易となる。熱が拡散する所定の時間ｔは、１回のスイッチングの所要時間であってよく、０．１μｓ〜１０μｓで、たとえば１μｓであってよい。
なお、前述の境界メサ部９４−１Ｂを備えない例（例えば図１〜図６の半導体装置１００、図８〜図１３の半導体装置３００、図１４〜図１５の半導体装置４００、あるいはこれらの組合せの例など）においても、本例の距離Ｄｅを０とすることで、上記関係を満たしてよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
本明細書における「上」、「下」、「上方」、「下方」、「上面」、「下面」の用語は、重力方向における上下方向に限定されない。これらの用語は、所定の軸における相対的な方向を指している。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、１９・・・キャリア通過領域、２０・・・バッファ領域、２１・・・端部、２２・・・コレクタ領域、２４・・・コレクタ電極、２６・・・層間絶縁膜、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、４０・・・ゲートトレンチ部、４１・・・対向部、４２・・・ゲート絶縁膜、４３・・・突出部、４４・・・ゲート導電部、５０・・・ゲート電極、５１・・・ゲート配線、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、５７・・・接続部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、９４・・・メサ部、９６・・・ライフタイムキラー、９８・・・端部、１００・・・半導体装置、１１０・・・マスク、１１２・・・超過部分、２００・・・半導体装置、３００・・・半導体装置、４００・・・半導体装置、５００・・・半導体装置

Claims (23)

  1. 第１導電型のドリフト領域および前記ドリフト領域の上方に設けられた第２導電型のベース領域を有する半導体基板と、
    前記半導体基板に形成されたトランジスタ部と、
    前記トランジスタ部と隣接して前記半導体基板に形成されたダイオード部と
    を備え、
    前記トランジスタ部および前記ダイオード部には、
    それぞれ予め定められた配列方向に沿って配列された複数のトレンチ部と、
    それぞれのトレンチ部の間に形成された複数のメサ部と
    が形成され、
    前記トランジスタ部は、
    前記ベース領域の上方において、前記半導体基板の上面に露出し、前記ドリフト領域よりも高濃度の第１導電型のエミッタ領域と、
    前記ベース領域の上方において、前記半導体基板の上面に露出し、前記ベース領域よりも高濃度の第２導電型のコンタクト領域と
    を有し、
    それぞれの前記トレンチ部は、前記半導体基板の上面において、前記配列方向とは異なる延伸方向に延伸して形成されており、
    前記複数のメサ部のうち、前記トランジスタ部および前記ダイオード部との境界における少なくとも１つの境界メサ部を有し、
    前記複数のトレンチ部のうち、前記境界メサ部に隣接するトレンチ部よりも前記トランジスタ部側に隣接して設けられた少なくとも一つのトレンチ部が、ダミートレンチ部であり、
    前記境界メサ部は、前記半導体基板の上面に前記ベース領域が露出するベース境界メサ部を有し、
    前記ベース境界メサ部の前記ベース領域は、前記トランジスタ部の前記エミッタ領域が露出した前記延伸方向における位置で、前記半導体基板の上面に露出する
    半導体装置。
  2. 前記ベース境界メサ部を複数備える
    請求項１に記載の半導体装置。
  3. 前記ベース境界メサ部は前記ダイオード部に隣接する
    請求項１または２に記載の半導体装置。
  4. 前記ベース境界メサ部は前記ダミートレンチ部に挟まれる
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記境界メサ部は、前記半導体基板の上面において前記コンタクト領域を有する高濃度境界メサ部を備え、
    当該高濃度境界メサ部は前記ダミートレンチ部に挟まれ、
    前記高濃度境界メサ部は、前記ベース境界メサ部と、前記トランジスタ部側の前記メサ部の間に設けられる
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記高濃度境界メサ部を複数備える
    請求項５に記載の半導体装置。
  7. 前記高濃度境界メサ部の少なくとも一つは、前記半導体基板の上面に前記ベース領域が露出し、
    前記露出するベース領域の面積が、前記コンタクト領域の露出する面積よりも小さい
    請求項５または６に記載の半導体装置。
  8. 前記ベース境界メサ部の少なくとも一つは、前記半導体基板の上面に前記コンタクト領域を備え、
    前記半導体基板の上面に露出する前記ベース領域の面積が、前記コンタクト領域の露出する面積よりも大きい
    請求項５または６に記載の半導体装置。
  9. 前記ダイオード部および前記境界メサ部は、前記半導体基板の上面側にライフタイムキラーを有する
    請求項５から８のいずれか一項に記載の半導体装置。
  10. 前記境界メサ部よりも前記トランジスタ部側の前記メサ部は、前記半導体基板の上面において、前記エミッタ領域を有し、
    前記複数のトレンチ部のうち、前記境界メサ部と前記トランジスタ部のメサ部との間のトレンチ部は、前記ダミートレンチ部であり、
    当該ダミートレンチ部は、前記エミッタ領域と接する
    請求項５から９のいずれか一項に記載の半導体装置。
  11. 前記エミッタ領域と接し、前記境界メサ部と前記トランジスタ部側のメサ部との間の前記ダミートレンチ部から、前記高濃度境界メサ部と前記ベース境界メサ部との間の前記ダミートレンチ部までの距離（Ｄｄ）は、
    前記高濃度境界メサ部と前記ベース境界メサ部との間の前記ダミートレンチ部から、前記ベース境界メサ部と前記ダイオード部との境界までの距離（Ｄｅ）よりも小さい
    請求項１０に記載の半導体装置。
  12. 前記エミッタ領域と接し、前記境界メサ部と前記トランジスタ部側のメサ部との間の前記ダミートレンチ部から、前記高濃度境界メサ部と前記ベース境界メサ部との間の前記ダミートレンチ部までの距離（Ｄｄ）は、
    前記高濃度境界メサ部と前記ベース境界メサ部との間の前記ダミートレンチ部から、前記ベース境界メサ部と前記ダイオード部との境界までの距離（Ｄｅ）よりも大きい
    請求項１０に記載の半導体装置。
  13. 前記高濃度境界メサ部と前記ベース境界メサ部との間の前記ダミートレンチ部から、前記ベース境界メサ部と前記ダイオード部との境界までの距離（Ｄｅ）は、
    前記ベース領域の底面から前記ライフタイムキラーの欠陥濃度のピーク位置までの距離（Ｄｈ）よりも大きい
    請求項９に記載の半導体装置。
  14. 前記境界メサ部よりも前記トランジスタ部側の前記メサ部は、前記半導体基板の上面において、前記エミッタ領域を有し、
    前記複数のトレンチ部のうち、前記境界メサ部と前記トランジスタ部のメサ部との間のトレンチ部は、前記ダミートレンチ部であり、
    当該ダミートレンチ部は、前記エミッタ領域と接し、
    前記エミッタ領域と接し、前記境界メサ部と前記トランジスタ部側のメサ部との間の前記ダミートレンチ部から、前記高濃度境界メサ部と前記ベース境界メサ部との間の前記ダミートレンチ部までの距離（Ｄｄ）は、
    前記ベース領域の底面から前記ライフタイムキラーの欠陥濃度のピーク位置までの距離（Ｄｈ）よりも大きい
    請求項９に記載の半導体装置。
  15. 前記ドリフト領域と前記半導体基板の下面との間に第１導電型のバッファ領域を備え、
    前記エミッタ領域と接し、前記境界メサ部と前記トランジスタ部側のメサ部との間の前記ダミートレンチ部から、前記高濃度境界メサ部と前記ベース境界メサ部との間の前記ダミートレンチ部までの距離（Ｄｄ）と、
    前記高濃度境界メサ部と前記ベース境界メサ部との間の前記ダミートレンチ部から、前記ベース境界メサ部と前記ダイオード部との境界までの距離（Ｄｅ）との和（Ｄｄ＋Ｄｅ）は、
    前記ベース領域の底面から、前記バッファ領域のドーピング濃度において、前記半導体基板の最も上面側のピーク濃度の位置までの距離（Ｄｊ）よりも大きい
    請求項１０に記載の半導体装置。
  16. 前記半導体基板の下面であって、前記トランジスタ部および前記境界メサ部の下方に、第２導電型のコレクタ領域が設けられた
    請求項１から１５のいずれか一項に記載の半導体装置。
  17. 前記半導体基板の下面であって、前記ダイオード部の下方の少なくとも一部に、第１導電型のカソード領域が設けられた
    請求項１６に記載の半導体装置。
  18. 前記半導体基板の上面に形成された層間絶縁膜を更に備え、
    前記層間絶縁膜には、前記半導体基板の上面を露出させるコンタクトホールが形成され、
    前記カソード領域は、前記コンタクトホールの前記延伸方向の外側の端を前記半導体基板の下面に投影した位置より、前記延伸方向に沿って内側に設けられ、
    前記コンタクトホールの前記延伸方向の外側の端を前記半導体基板の下面に投影した位置には前記コレクタ領域が設けられる、
    請求項１７に記載の半導体装置。
  19. 前記ダイオード部は、前記カソード領域の前記延伸方向の外側に隣接して前記コレクタ領域を備える
    請求項１８に記載の半導体装置。
  20. 前記トランジスタ部に形成された前記メサ部の少なくとも一つには、前記ベース領域および前記ドリフト領域の間に、前記ドリフト領域よりも高濃度の第１導電型の蓄積領域が設けられる、
    請求項１６から１９のいずれか一項に記載の半導体装置。
  21. 前記ダイオード部の前記コレクタ領域の、前記延伸方向に沿った内側の端部は、前記トランジスタ部の前記蓄積領域の前記延伸方向に沿った外側の端部よりも内側に位置する
    請求項２０に記載の半導体装置。
  22. 前記境界メサ部のうち少なくとも一つは、前記トランジスタ部に設けられる
    請求項１から２１のいずれか一項に記載の半導体装置。
  23. 前記トランジスタ部に設けられる複数の前記トレンチ部のうち、前記エミッタ領域に接するトレンチ部の少なくとも一部がゲートトレンチ部である
    請求項１０から１２、または１５のいずれか一項に記載の半導体装置。
JP2019127251A 2016-03-10 2019-07-08 半導体装置 Active JP6791312B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2016047188 2016-03-10
JP2016047188 2016-03-10
JP2016201972 2016-10-13
JP2016201972 2016-10-13
JP2017024925 2017-02-14
JP2017024925 2017-02-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018504624A Division JP6604430B2 (ja) 2016-03-10 2017-03-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2019195093A JP2019195093A (ja) 2019-11-07
JP6791312B2 true JP6791312B2 (ja) 2020-11-25

Family

ID=59790560

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018504624A Active JP6604430B2 (ja) 2016-03-10 2017-03-10 半導体装置
JP2019127251A Active JP6791312B2 (ja) 2016-03-10 2019-07-08 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018504624A Active JP6604430B2 (ja) 2016-03-10 2017-03-10 半導体装置

Country Status (5)

Country Link
US (4) US10930647B2 (ja)
JP (2) JP6604430B2 (ja)
CN (1) CN107924951B (ja)
DE (1) DE112017000079T5 (ja)
WO (1) WO2017155122A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
EP3480855B1 (en) 2017-02-15 2023-09-20 Fuji Electric Co., Ltd. Semiconductor device
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP7069646B2 (ja) * 2017-11-06 2022-05-18 富士電機株式会社 半導体装置
JP6935731B2 (ja) * 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
JP6777245B2 (ja) 2017-11-16 2020-10-28 富士電機株式会社 半導体装置
JP7052322B2 (ja) * 2017-11-28 2022-04-12 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN110785852B (zh) * 2017-12-06 2023-10-24 富士电机株式会社 半导体装置
CN110692140B (zh) 2017-12-14 2023-07-04 富士电机株式会社 半导体装置
JP7095303B2 (ja) 2018-02-14 2022-07-05 富士電機株式会社 半導体装置
CN111052393B (zh) * 2018-02-14 2023-11-14 富士电机株式会社 半导体装置
WO2019159391A1 (ja) 2018-02-14 2019-08-22 富士電機株式会社 半導体装置
CN111656497B (zh) * 2018-08-14 2023-08-08 富士电机株式会社 半导体装置及制造方法
US11145717B2 (en) * 2018-10-01 2021-10-12 Pakal Technologies, Inc. Cellular insulated gate power device with edge design to prevent failure near edge
JP7243744B2 (ja) * 2019-01-18 2023-03-22 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7200739B2 (ja) * 2019-02-21 2023-01-10 株式会社デンソー 半導体装置
DE112019003399T5 (de) 2019-02-27 2021-03-18 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7351086B2 (ja) * 2019-03-05 2023-09-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP7395844B2 (ja) 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法
WO2021161668A1 (ja) * 2020-02-12 2021-08-19 富士電機株式会社 半導体装置およびその製造方法
WO2021240789A1 (ja) * 2020-05-29 2021-12-02 三菱電機株式会社 半導体装置および電力機器
JP7327672B2 (ja) * 2020-07-03 2023-08-16 富士電機株式会社 半導体装置
WO2022044542A1 (ja) 2020-08-24 2022-03-03 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850054B2 (ja) * 1995-07-19 2006-11-29 三菱電機株式会社 半導体装置
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP5383009B2 (ja) * 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
JP5167741B2 (ja) 2007-09-21 2013-03-21 株式会社デンソー 半導体装置
US8089134B2 (en) * 2008-02-06 2012-01-03 Fuji Electric Sytems Co., Ltd. Semiconductor device
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP5410133B2 (ja) 2009-03-30 2014-02-05 富士電機株式会社 半導体装置およびその制御方法
EP2546882B1 (en) * 2010-03-09 2018-04-18 Fuji Electric Co., Ltd. Semiconductor device
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
JP5831598B2 (ja) 2010-12-08 2015-12-09 株式会社デンソー 絶縁ゲート型半導体装置
WO2012124784A1 (ja) * 2011-03-16 2012-09-20 富士電機株式会社 半導体装置およびその製造方法
RU2562934C1 (ru) * 2011-08-30 2015-09-10 Тойота Дзидося Кабусики Кайся Полупроводниковое устройство
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP5754543B2 (ja) * 2012-03-16 2015-07-29 富士電機株式会社 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
DE112013006666B4 (de) * 2013-02-13 2019-04-11 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung
EP2985790B1 (en) * 2013-04-11 2021-06-09 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP6117602B2 (ja) * 2013-04-25 2017-04-19 トヨタ自動車株式会社 半導体装置
JP2015008235A (ja) * 2013-06-25 2015-01-15 富士電機株式会社 半導体装置の製造方法
EP2966683B1 (en) * 2013-10-04 2020-12-09 Fuji Electric Co., Ltd. Semiconductor device
JP6119577B2 (ja) 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
JP6421570B2 (ja) 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP5918288B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置
JP6158123B2 (ja) * 2014-03-14 2017-07-05 株式会社東芝 半導体装置
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP6459791B2 (ja) 2014-07-14 2019-01-30 株式会社デンソー 半導体装置およびその製造方法
WO2016030966A1 (ja) * 2014-08-26 2016-03-03 三菱電機株式会社 半導体素子
US9559171B2 (en) * 2014-10-15 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
WO2016063683A1 (ja) * 2014-10-24 2016-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6354525B2 (ja) * 2014-11-06 2018-07-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
US10217738B2 (en) * 2015-05-15 2019-02-26 Smk Corporation IGBT semiconductor device
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
WO2016204227A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
US10332990B2 (en) * 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
JP6597102B2 (ja) * 2015-09-16 2019-10-30 富士電機株式会社 半導体装置
JP6531589B2 (ja) 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
JP6445952B2 (ja) * 2015-10-19 2018-12-26 株式会社東芝 半導体装置
US9825128B2 (en) * 2015-10-20 2017-11-21 Maxpower Semiconductor, Inc. Vertical power transistor with thin bottom emitter layer and dopants implanted in trenches in shield area and termination rings
JP6693131B2 (ja) * 2016-01-12 2020-05-13 富士電機株式会社 半導体装置
WO2017141998A1 (ja) * 2016-02-15 2017-08-24 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US11735584B2 (en) 2023-08-22
US20180182754A1 (en) 2018-06-28
US11430784B2 (en) 2022-08-30
DE112017000079T5 (de) 2018-05-17
WO2017155122A1 (ja) 2017-09-14
JP2019195093A (ja) 2019-11-07
CN107924951A (zh) 2018-04-17
US20210175231A1 (en) 2021-06-10
JP6604430B2 (ja) 2019-11-13
JPWO2017155122A1 (ja) 2018-07-12
US20230361111A1 (en) 2023-11-09
CN107924951B (zh) 2021-11-23
US10930647B2 (en) 2021-02-23
US20220392891A1 (en) 2022-12-08

Similar Documents

Publication Publication Date Title
JP6791312B2 (ja) 半導体装置
JP7428211B2 (ja) 半導体装置
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
JP5787853B2 (ja) 電力用半導体装置
JP6780777B2 (ja) 半導体装置
JP7190144B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP2019021931A (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
US8975690B2 (en) Semiconductor device
JP2023160970A (ja) 半導体装置
JP6777244B2 (ja) 半導体装置
JP5480084B2 (ja) 半導体装置
WO2017199679A1 (ja) 半導体装置
US9111990B1 (en) Semiconductor device
JP5537359B2 (ja) 半導体装置
JP7414047B2 (ja) 半導体装置
JP6733829B2 (ja) 半導体装置
JP2014154739A (ja) 半導体装置
KR101550798B1 (ko) 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법
JP6992476B2 (ja) 半導体装置
JP2022136213A (ja) 半導体装置
JP2022191131A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R150 Certificate of patent or registration of utility model

Ref document number: 6791312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250