JP6653541B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6653541B2 JP6653541B2 JP2015180864A JP2015180864A JP6653541B2 JP 6653541 B2 JP6653541 B2 JP 6653541B2 JP 2015180864 A JP2015180864 A JP 2015180864A JP 2015180864 A JP2015180864 A JP 2015180864A JP 6653541 B2 JP6653541 B2 JP 6653541B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- switch element
- terminal group
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 66
- 230000005540 biological transmission Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 17
- 230000001360 synchronised effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 14
- 239000010410 layer Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 6
- 239000006185 dispersion Substances 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/06177—Combinations of arrays with different layouts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1412—Layout
- H01L2224/14177—Combinations of arrays with different layouts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Description
図1は、スイッチング電源装置の全体構成を示す回路図である。本構成例のスイッチング電源装置1は、半導体装置10と、半導体装置10に外付けされる種々のディスクリート部品(バイパスコンデンサ20、出力インダクタ30、及び、出力コンデンサ40)とを有する。スイッチング電源装置1は、スイッチング出力段(本図の例では、半導体装置10に集積化された出力トランジスタ11H及び同期整流トランジスタ11Lと、半導体装置10に外付けされた出力インダクタ30及び出力コンデンサ40)を用いて電源電圧Vccを降圧することにより、所望の出力電圧Voを生成する。
図2は、半導体装置10のパッケージ底面におけるグリッドレイアウトの第1実施形態を示す透過上面図である。本図において、プリント配線基板100上にパターニングされた電源ライン50、接地ライン60、スイッチライン70、及び、出力ライン80は、いずれも実線で描写されている。一方、半導体装置10、バイパスコンデンサ20、出力インダクタ30、及び、出力コンデンサ40は、いずれも破線で透過的に描写されている。
図5は、半導体装置10のパッケージ底面におけるグリッドレイアウトの第2実施形態を示す透過上面図である。本図において、プリント配線基板100上にパターニングされた電源ライン50、接地ライン60、スイッチライン70、及び、出力ライン80は、いずれも実線で描写されている。一方、半導体装置10、バイパスコンデンサ20、出力インダクタ30、及び、出力コンデンサ40は、いずれも破線で透過的に描写されている。
図7〜図10は、それぞれ、配列パターンのバリエーションを示す図である。外部端子群の配列パターンは、先の図5で示した櫛歯状に限らず、例えば、図7の十字状、図8のS字状、図9のT字状、または、図10のL字状、若しくは、これらを組み合わせた形状を採用することができる。
図11〜図13は、それぞれ、ICパッケージのバリエーションを示す図である。
図14〜図16は、それぞれ、半導体装置10を有する電子機器のバリエーションを示す図である。
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
10 半導体装置
10x 半導体基板
10y 配線層
11H 出力トランジスタ(スイッチング出力段の上側スイッチ)
11L 同期整流トランジスタ(スイッチング出力段の下側スイッチ)
12H 上側ドライバ
12L 下側ドライバ
13a、13b 寄生抵抗成分
14x、14y、14z 寄生インダクタンス成分
20 バイパスコンデンサ
21 キャパシタンス成分
22 等価直列抵抗成分
23 等価直列インダクタンス成分
30 出力インダクタ
31 インダクタンス成分
32 等価直列抵抗成分
40 出力コンデンサ
41 キャパシタンス成分
42 等価直列抵抗成分
43 等価直列インダクタンス成分
50 電源ライン
60 接地ライン
70 スイッチライン
51、61、71 寄生インダクタンス成分
52、62、72 寄生抵抗成分
80 出力ライン
100 プリント配線基板
T10 スイッチ端子
T11 電源端子
T12 接地端子
A、B、C 電子機器
A1 スイッチング電源装置
A2 負荷
B1 送信装置
B2 受信装置
C1 モータ駆動装置
C2 モータ
X スマートフォン
Claims (9)
- 上側スイッチ素子と、
下側スイッチ素子と、
パッケージの底面でアレイ状に並べられた複数の外部端子と、
を有し、
前記複数の外部端子は、
前記上側スイッチ素子の第1端に接続される電源端子群と、
前記下側スイッチ素子の第2端に接続される接地端子群と、
前記上側スイッチ素子の第2端及び前記下側スイッチ素子の第1端に接続されるスイッチ端子群と、
を含み、
前記電源端子群、前記接地端子群、及び、前記スイッチ端子群は、それぞれ、前記パッケージの底面視において、各群に含まれる複数の外部端子が互いに縦または横のいずれかで隣接した一連の塊として複数の群に分割されることなくレイアウトされており、かつ、前記電源端子群及び前記スイッチ端子群それぞれの配列パターン同士、並びに、前記接地端子群及び前記スイッチ端子群それぞれの配列パターン同士が互いに咬み合うようにレイアウトされていることを特徴とする半導体装置。 - 前記配列パターンは、櫛歯状、十字状、S字状、T字状、または、L字状、若しくは、これらを組み合わせた形状であることを特徴とする請求項1に記載の半導体装置。
- 前記複数の外部端子は、いずれも、ピン、半田ボール、または、電極パッドであることを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記電源端子群と前記上側スイッチ素子との間、前記接地端子群と前記下側スイッチ素子との間、並びに、前記スイッチ端子群と前記上側スイッチ素子及び前記下側スイッチ素子との間をそれぞれ電気的に導通する配線層をさらに有することを特徴とする請求項1〜請求項3のいずれか一項に記載の半導体装置。
- 前記配線層は、複数積層されていることを特徴とする請求項4に記載の半導体装置。
- 請求項1〜請求項5のいずれか一項に記載の半導体装置を有することを特徴とする電子機器。
- 前記半導体装置は、前記上側スイッチ素子及び前記下側スイッチ素子を用いて電源電圧から所望の出力電圧を生成する電源装置の一部として機能することを特徴とする請求項6に記載の電子機器。
- 前記半導体装置は、前記上側スイッチ素子及び前記下側スイッチ素子を用いてデジタル信号を送信する送信装置の一部として機能することを特徴とする請求項6に記載の電子機器。
- 前記半導体装置は、前記上側スイッチ素子及び前記下側スイッチ素子を用いてモータを駆動するモータ駆動装置の一部として機能することを特徴とする請求項6に記載の電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015180864A JP6653541B2 (ja) | 2015-09-14 | 2015-09-14 | 半導体装置 |
EP16846286.9A EP3336888B1 (en) | 2015-09-14 | 2016-09-02 | Semiconductor device |
CN201680054540.5A CN108028230B (zh) | 2015-09-14 | 2016-09-02 | 半导体设备 |
PCT/JP2016/075851 WO2017047415A1 (ja) | 2015-09-14 | 2016-09-02 | 半導体装置 |
US15/757,389 US10559528B2 (en) | 2015-09-14 | 2016-09-02 | Semiconductor device including external terminal groups |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015180864A JP6653541B2 (ja) | 2015-09-14 | 2015-09-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017059580A JP2017059580A (ja) | 2017-03-23 |
JP6653541B2 true JP6653541B2 (ja) | 2020-02-26 |
Family
ID=58289170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015180864A Active JP6653541B2 (ja) | 2015-09-14 | 2015-09-14 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10559528B2 (ja) |
EP (1) | EP3336888B1 (ja) |
JP (1) | JP6653541B2 (ja) |
CN (1) | CN108028230B (ja) |
WO (1) | WO2017047415A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10477686B2 (en) * | 2017-07-26 | 2019-11-12 | Canon Kabushiki Kaisha | Printed circuit board |
TWI733454B (zh) * | 2020-05-18 | 2021-07-11 | 矽品精密工業股份有限公司 | 電子裝置、電子封裝件及其封裝基板 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151639A (ja) * | 1992-11-04 | 1994-05-31 | Hitachi Ltd | 集積回路用パッケージ |
US5714801A (en) | 1995-03-31 | 1998-02-03 | Kabushiki Kaisha Toshiba | Semiconductor package |
JPH08330474A (ja) * | 1995-03-31 | 1996-12-13 | Toshiba Corp | 半導体用パッケージ |
US6278264B1 (en) | 2000-02-04 | 2001-08-21 | Volterra Semiconductor Corporation | Flip-chip switching regulator |
JP4129717B2 (ja) * | 2001-05-30 | 2008-08-06 | 株式会社ルネサステクノロジ | 半導体装置 |
US6713823B1 (en) | 2002-03-08 | 2004-03-30 | Volterra Semiconductor Corporation | Conductive routings in integrated circuits |
JP4595823B2 (ja) | 2006-01-24 | 2010-12-08 | 株式会社デンソー | ボールグリッドアレイ |
JP4975507B2 (ja) * | 2007-04-17 | 2012-07-11 | 日本特殊陶業株式会社 | キャパシタ内蔵配線基板 |
KR101632399B1 (ko) * | 2009-10-26 | 2016-06-23 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
US9099340B2 (en) | 2011-10-07 | 2015-08-04 | Volterra Semiconductor Corporation | Power management applications of interconnect substrates |
CN102842564B (zh) * | 2012-09-12 | 2014-06-25 | 矽力杰半导体技术(杭州)有限公司 | 集成开关电源的倒装封装装置及其倒装封装方法 |
JP6295065B2 (ja) | 2013-11-20 | 2018-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6434274B2 (ja) | 2014-10-27 | 2018-12-05 | ローム株式会社 | 半導体装置 |
-
2015
- 2015-09-14 JP JP2015180864A patent/JP6653541B2/ja active Active
-
2016
- 2016-09-02 EP EP16846286.9A patent/EP3336888B1/en active Active
- 2016-09-02 US US15/757,389 patent/US10559528B2/en active Active
- 2016-09-02 CN CN201680054540.5A patent/CN108028230B/zh active Active
- 2016-09-02 WO PCT/JP2016/075851 patent/WO2017047415A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2017059580A (ja) | 2017-03-23 |
CN108028230A (zh) | 2018-05-11 |
US10559528B2 (en) | 2020-02-11 |
EP3336888A4 (en) | 2019-03-27 |
EP3336888A1 (en) | 2018-06-20 |
CN108028230B (zh) | 2021-02-05 |
EP3336888B1 (en) | 2020-05-06 |
WO2017047415A1 (ja) | 2017-03-23 |
US20180247889A1 (en) | 2018-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6588159B2 (ja) | 高電圧電力モジュール | |
TWI400725B (zh) | 具有積體式電感器的裝置及系統 | |
US8085553B1 (en) | Lead assembly for a flip-chip power switch | |
JP2018531576A6 (ja) | 高電圧電力モジュール | |
DE102013209116A1 (de) | Leistungshalbleitervorrichtungsmodul | |
JP2011187809A (ja) | 半導体装置および多層配線基板 | |
CN110417253B (zh) | 堆栈电子结构以及形成一堆栈电子结构的方法 | |
US10361631B2 (en) | Symmetrical power stages for high power integrated circuits | |
JP2020053593A (ja) | Mosトランジスタ内蔵基板及びこれを用いたスイッチング電源装置 | |
JP2015002185A (ja) | 電力用半導体装置 | |
EP3826053A1 (en) | Chip power supply system, chip, pcb, and computer device | |
US10425030B2 (en) | Semiconductor device | |
KR20060048558A (ko) | 반도체 장치 및 이를 이용한 전원 장치 | |
JP6653541B2 (ja) | 半導体装置 | |
US10347758B2 (en) | Semiconductor packaging structure and semiconductor power device thereof | |
US10856406B2 (en) | Printed wiring board | |
JP2016035966A (ja) | 半導体集積回路装置 | |
CN103579146A (zh) | 半导体装置 | |
US20100059795A1 (en) | Vertical current transport in a power converter circuit | |
CN110290630B (zh) | 功率模块组装结构 | |
CN114678338A (zh) | 集成电路组件及其封装组件 | |
TW201517750A (zh) | 具有驅動電路佈線結搆的電路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6653541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |