JP4595823B2 - ボールグリッドアレイ - Google Patents
ボールグリッドアレイ Download PDFInfo
- Publication number
- JP4595823B2 JP4595823B2 JP2006015623A JP2006015623A JP4595823B2 JP 4595823 B2 JP4595823 B2 JP 4595823B2 JP 2006015623 A JP2006015623 A JP 2006015623A JP 2006015623 A JP2006015623 A JP 2006015623A JP 4595823 B2 JP4595823 B2 JP 4595823B2
- Authority
- JP
- Japan
- Prior art keywords
- pads
- gnd
- ball
- semiconductor chip
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
複数のパッドを有する半導体チップと、
前記半導体チップを搭載するとともに、その搭載面に、前記半導体チップの複数のパッドとそれぞれ接続される配線が形成され、前記搭載面と反対側の面に、前記配線と電気的に接続されるボール端子を備えるインターポーザとを有するボールグリッドアレイにおいて、
前記ボール端子の中で、電源用端子又はGND用端子として用いられる少なくとも1個のボール端子が、共通ボール端子として、前記半導体チップの少なくとも2個のパッドに接続され、
前記インターポーザには、前記半導体チップの搭載面からその反対側の面に達する貫通ビアが形成され、前記ボール端子と前記配線とは当該貫通ビア内に設けられた導電材料を介して電気的に接続されるものであり、
前記半導体チップの搭載面と反対側の面に、少なくとも2個の貫通ビア内の導電材料に対して、前記共通ボール端子からそれぞれ延びる分岐配線を設け、かつ前記半導体チップの搭載面において前記少なくとも2個のパッドからの配線を前記分岐配線が接続された貫通ビアの導電材料にそれぞれ別個に接続することにより、前記共通ボール端子を前記少なくとも2個のパッドに接続することを特徴とする。
特に、請求項1に記載のボールグリッドアレイにおいては、半導体チップの搭載面と反対側の面に、少なくとも2個の貫通ビア内の導電材料に対して、共通ボール端子からそれぞれ延びる分岐配線を設け、かつ半導体チップの搭載面において少なくとも2個のパッドからの配線を分岐配線が接続された貫通ビアの導電材料にそれぞれ別個に接続することにより、共通ボール端子を少なくとも2個のパッドに接続するようにしている。この場合、分岐点からそれぞれのパッドまでの配線長が長くなるため、一方の配線にノイズが発生しても、そのノイズは他方の配線に回り込むよりも、共通ボール端子に流れ易くなる。この結果、相互にノイズが影響を及ぼし合う事態を極力防止することができる。
また、請求項2に記載のボールグリッドアレイでは、前記貫通ビア内に設けられた導電材料は、前記配線及び前記分岐配線よりも高いインピーダンスを有することを特徴とする。
この場合、一方の配線にノイズが発生しても、そのノイズは、貫通ビアの導電部材を通り抜けることができなかったり、貫通ビアの導電部材を通過した場合であっても、他方の配線に連なる貫通ビア内の導電部材によって、その他方の配線への侵入を阻害されたりする。このようにして、共通はんだボールに接続された電源系において、より確実にノイズの相互影響を低減することができる。
前記アナログ系回路における電源に対応する電源用パッド及びGNDに対応するGND用パッドを、それぞれ個別のボール端子に接続しつつ、前記デジタル系回路における複数の電源に対応する電源用パッド同士及び、又は複数のGNDに対応するGND用パッド同士を、前記共通ボール端子に接続することが好ましい。
前記切替回路が配線経路を1本づつ順番に閉成状態に切替えたとき、その閉成状態となった配線経路の導通状態をチェックするチェック回路とを備えることが好ましい。
前記配線経路に流れる電流値を検出する検出回路と、
前記通電回路が配線経路に電流を通電したときに、前記配線経路に流れる電流値から、各々の配線経路の導通状態をチェックするチェック回路とを備えるように構成しても良い。
2 半導体チップ
3 ワイヤ
5 はんだボール
6 ランド
7 配線パターン
8 貫通ビア
9 配線パターン
10 ボールグリッドアレイ
Claims (10)
- 複数のパッドを有する半導体チップと、
前記半導体チップを搭載するとともに、その搭載面に、前記半導体チップの複数のパッドとそれぞれ接続される配線が形成され、前記搭載面と反対側の面に、前記配線と電気的に接続されるボール端子を備えるインターポーザとを有するボールグリッドアレイにおいて、
前記ボール端子の中で、電源用端子又はGND用端子として用いられる少なくとも1個のボール端子が、共通ボール端子として、前記半導体チップの少なくとも2個のパッドに接続され、
前記インターポーザには、前記半導体チップの搭載面からその反対側の面に達する貫通ビアが形成され、前記ボール端子と前記配線とは当該貫通ビア内に設けられた導電材料を介して電気的に接続されるものであり、
前記半導体チップの搭載面と反対側の面に、少なくとも2個の貫通ビア内の導電材料に対して、前記共通ボール端子からそれぞれ延びる分岐配線を設け、かつ前記半導体チップの搭載面において前記少なくとも2個のパッドからの配線を前記分岐配線が接続された貫通ビアの導電材料にそれぞれ別個に接続することにより、前記共通ボール端子を前記少なくとも2個のパッドに接続することを特徴とするボールグリッドアレイ。 - 前記貫通ビア内に設けられた導電材料は、前記配線及び前記分岐配線よりも高いインピーダンスを有することを特徴とする請求項1に記載のボールグリッドアレイ。
- 前記半導体チップは、複数の機能回路を有し、当該機能回路毎に少なくとも1個の電源及びGNDが設けられ、前記複数のパッドは、当該複数の電源及びGNDに対応して、複数の電源用パッドと複数のGND用パッドとを含むものであって、
前記複数の電源用パッド同士及び、又は複数のGND用パッド同士が、前記共通ボール端子に接続されることを特徴とする請求項1又は請求項2に記載のボールグリッドアレイ。 - 前記複数の電源用パッドと複数のGND用パッドの中で、相対的に電流の通電量が小さい電源用パッド同士及び、又は複数のGND用パッド同士を、前記共通ボール端子に接続することを特徴とする請求項3に記載のボールグリッドアレイ。
- 前記複数の電源用パッドと複数のGND用パッドの中で、相対的にノイズ発生量の小さい電源用パッド同士及び、又は複数のGND用パッド同士を、前記共通ボール端子に接続することを特徴とする請求項3に記載のボールグリッドアレイ。
- 前記複数の機能回路が、アナログ信号を処理するアナログ系回路、デジタル信号を処理するデジタル系回路とを有し、
前記アナログ系回路における電源に対応する電源用パッド及びGNDに対応するGND用パッドを、それぞれ個別のボール端子に接続しつつ、前記デジタル系回路における複数の電源に対応する電源用パッド同士及び、又は複数のGNDに対応するGND用パッド同士を、前記共通ボール端子に接続することを特徴とする請求項3に記載のボールグリッドアレイ。 - 前記デジタル系回路は、外部からデジタル信号を入力する入力部と、外部へデジタル信号を出力する出力部とを有し、
前記入力部における複数の電源に対応する電源用パッド及び複数のGNDに対応するGND用パッドを、それぞれ個別のボール端子に接続しつつ、前記出力部における複数の電源に対応する電源用パッド同士及び、又は複数のGNDに対応するGND用パッド同士を、前記共通ボール端子に接続することを特徴とする請求項6に記載のボールグリッドアレイ。 - 前記半導体チップは、
前記共通ボール端子と接続された少なくとも2個のパッドに接続される前記半導体チップ内の配線経路を、それぞれ個別に閉成状態と開放状態とのいずれかに切替える切替回路と、
前記切替回路が配線経路を1本づつ順番に閉成状態に切替えたとき、その閉成状態となった配線経路の導通状態をチェックするチェック回路とを備えることを特徴とする請求項1乃至請求項7のいずれかに記載のボールグリッドアレイ。 - 前記半導体チップは、
前記共通ボール端子と接続された少なくとも2個のパッドに接続される前記半導体チップ内の配線経路に、それぞれ個別に電流を通電する通電回路と、
前記配線経路に流れる電流値を検出する検出回路と、
前記通電回路が配線経路に電流を通電したときに、前記配線経路に流れる電流値から、各々の配線経路の導通状態をチェックするチェック回路とを備えることを特徴とする請求項1乃至請求項7のいずれかに記載のボールグリッドアレイ。 - 前記半導体チップにおいて有意な信号の伝達に使用されるパッドの少なくとも1つが、前記半導体チップの搭載面に形成された複数の配線に接続されることを特徴とする請求項1乃至請求項9のいずれかに記載のボールグリッドアレイ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006015623A JP4595823B2 (ja) | 2006-01-24 | 2006-01-24 | ボールグリッドアレイ |
EP07000694A EP1811563A3 (en) | 2006-01-24 | 2007-01-15 | Ball grid array |
US11/656,431 US7586186B2 (en) | 2006-01-24 | 2007-01-23 | Ball grid array |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006015623A JP4595823B2 (ja) | 2006-01-24 | 2006-01-24 | ボールグリッドアレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007201025A JP2007201025A (ja) | 2007-08-09 |
JP4595823B2 true JP4595823B2 (ja) | 2010-12-08 |
Family
ID=37963761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006015623A Active JP4595823B2 (ja) | 2006-01-24 | 2006-01-24 | ボールグリッドアレイ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7586186B2 (ja) |
EP (1) | EP1811563A3 (ja) |
JP (1) | JP4595823B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101387922B1 (ko) * | 2007-07-24 | 2014-04-22 | 삼성디스플레이 주식회사 | 구동 칩, 이를 갖는 구동 칩 패키지 및 표시 장치 |
US7906424B2 (en) | 2007-08-01 | 2011-03-15 | Advanced Micro Devices, Inc. | Conductor bump method and apparatus |
US20090032941A1 (en) * | 2007-08-01 | 2009-02-05 | Mclellan Neil | Under Bump Routing Layer Method and Apparatus |
US7812428B2 (en) * | 2007-12-05 | 2010-10-12 | Atmel Rousset S.A.S. | Secure connector grid array package |
US8314474B2 (en) * | 2008-07-25 | 2012-11-20 | Ati Technologies Ulc | Under bump metallization for on-die capacitor |
JP2010067657A (ja) * | 2008-09-09 | 2010-03-25 | Nec Electronics Corp | 半導体集積回路装置とテスト端子配置方法 |
JP5152099B2 (ja) * | 2009-05-18 | 2013-02-27 | 富士通株式会社 | 基板構造 |
US20120235729A1 (en) * | 2011-03-15 | 2012-09-20 | Stmicroelectronics S.R.L. | Integrated device and method of reducing voltage drops on a supply distribution metal path of a device |
KR20120119960A (ko) * | 2011-04-21 | 2012-11-01 | 삼성전자주식회사 | 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치 |
JP2013125765A (ja) * | 2011-12-13 | 2013-06-24 | Elpida Memory Inc | 半導体装置 |
JP5991750B2 (ja) * | 2012-09-10 | 2016-09-14 | キヤノン株式会社 | 積層型半導体装置及びプリント回路板 |
US9589946B2 (en) * | 2015-04-28 | 2017-03-07 | Kabushiki Kaisha Toshiba | Chip with a bump connected to a plurality of wirings |
JP6653541B2 (ja) * | 2015-09-14 | 2020-02-26 | ローム株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000236040A (ja) * | 1999-02-15 | 2000-08-29 | Hitachi Ltd | 半導体装置 |
JP2003124432A (ja) * | 2001-10-18 | 2003-04-25 | Hitachi Ltd | 半導体装置及びその半導体装置を組み込んだ電子装置 |
JP2005340741A (ja) * | 2004-05-31 | 2005-12-08 | Renesas Technology Corp | 半導体装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59193046A (ja) * | 1983-04-15 | 1984-11-01 | Hitachi Ltd | 半導体集積回路装置 |
JPH08102507A (ja) | 1994-09-30 | 1996-04-16 | Matsushita Electric Works Ltd | プラスチック ボール グリッド アレイ |
JP3449099B2 (ja) * | 1996-02-15 | 2003-09-22 | 株式会社日立製作所 | 半導体装置 |
GB2314463A (en) | 1996-06-19 | 1997-12-24 | Ibm | PCB mounting pad arrangement for plastic ball grid array module |
JPH1041426A (ja) | 1996-07-19 | 1998-02-13 | Nec Corp | ボールグリッドアレイパッケージ実装構造とボールグリッドアレイパッケージ |
JPH1074802A (ja) | 1996-08-30 | 1998-03-17 | Shimu:Kk | ボールグリッドアレイパッケージの接続構造及びその接続検査方法 |
US6008534A (en) * | 1998-01-14 | 1999-12-28 | Lsi Logic Corporation | Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines |
JPH11251727A (ja) | 1998-02-27 | 1999-09-17 | Fuji Photo Film Co Ltd | グリッドアレイ型半導体パッケージの実装方法 |
JPH11274237A (ja) | 1998-03-23 | 1999-10-08 | Casio Electronics Co Ltd | ボールグリッドアレイ実装方法 |
JPH11297879A (ja) | 1998-04-08 | 1999-10-29 | Toshiba Corp | Bgaパッケージ、プリント基板及び実装構造体 |
JPH11307684A (ja) | 1998-04-24 | 1999-11-05 | Matsushita Electric Ind Co Ltd | 半導体パッケージ |
JP4484176B2 (ja) | 2000-01-21 | 2010-06-16 | イビデン株式会社 | ボールグリッドアレイ型パッケージの接続構造 |
JP2002043466A (ja) | 2000-07-26 | 2002-02-08 | Denso Corp | ボールグリッドアレイパッケージ |
JP3528919B2 (ja) | 2001-05-31 | 2004-05-24 | 日本電気株式会社 | ボールグリッドアレイ集積回路実装方法 |
TW200408091A (en) * | 2001-11-13 | 2004-05-16 | Koninkl Philips Electronics Nv | Device for shielding transmission lines from ground or power supply |
JP2003283081A (ja) | 2002-03-26 | 2003-10-03 | Ricoh Co Ltd | 配線用補助パッケージ |
US6700207B2 (en) * | 2002-08-05 | 2004-03-02 | Lsi Logic Corporation | Flip-chip ball grid array package for electromigration testing |
US6747352B1 (en) * | 2002-08-19 | 2004-06-08 | Amkor Technology, Inc. | Integrated circuit having multiple power/ground connections to a single external terminal |
JP2004111863A (ja) | 2002-09-20 | 2004-04-08 | Denso Corp | ボールグリッドアレイ |
JP2004349457A (ja) * | 2003-05-22 | 2004-12-09 | Matsushita Electric Ind Co Ltd | Lsiパッケージ |
TWI236120B (en) * | 2003-10-16 | 2005-07-11 | Via Tech Inc | Chip package and electrical-connection structure between chip and substrate |
-
2006
- 2006-01-24 JP JP2006015623A patent/JP4595823B2/ja active Active
-
2007
- 2007-01-15 EP EP07000694A patent/EP1811563A3/en not_active Ceased
- 2007-01-23 US US11/656,431 patent/US7586186B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000236040A (ja) * | 1999-02-15 | 2000-08-29 | Hitachi Ltd | 半導体装置 |
JP2003124432A (ja) * | 2001-10-18 | 2003-04-25 | Hitachi Ltd | 半導体装置及びその半導体装置を組み込んだ電子装置 |
JP2005340741A (ja) * | 2004-05-31 | 2005-12-08 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20070170587A1 (en) | 2007-07-26 |
US7586186B2 (en) | 2009-09-08 |
EP1811563A2 (en) | 2007-07-25 |
JP2007201025A (ja) | 2007-08-09 |
EP1811563A3 (en) | 2008-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4595823B2 (ja) | ボールグリッドアレイ | |
JP5503567B2 (ja) | 半導体装置および半導体装置実装体 | |
JPH09148476A (ja) | Bga型半導体装置およびそのための部品および電子装置 | |
TWI424799B (zh) | 基板佈局與其形成方法 | |
US20100258905A1 (en) | Semiconductor package to remove power noise using ground impedance | |
US20140334121A1 (en) | Multilayer printed circuit board | |
US8115321B2 (en) | Separate probe and bond regions of an integrated circuit | |
JP2007235009A (ja) | 半導体装置 | |
US7456364B2 (en) | Using a thru-hole via to improve circuit density in a PCB | |
US9252098B2 (en) | Semiconductor apparatus having power through holes connected to power pattern | |
US7161812B1 (en) | System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board | |
US20090321266A1 (en) | Method for manufacturing printed-circuit board | |
US7282795B2 (en) | Modifying a semiconductor device to provide electrical parameter monitoring | |
JP2010118592A (ja) | 半導体装置 | |
JP2005005409A (ja) | 半導体装置 | |
JP7105873B2 (ja) | 半導体デバイス及び半導体デバイスと回路基板との接触接続装置 | |
TWI444115B (zh) | 印刷電路板和晶片系統 | |
KR100735838B1 (ko) | 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈 | |
JP2007019329A (ja) | 半導体装置およびその端子間短絡検出方法 | |
JP2007318023A (ja) | 半導体パッケージ | |
JP5855913B2 (ja) | 半導体装置 | |
JP2007165567A (ja) | 半導体チップとその制御方法 | |
JP5807834B2 (ja) | 制御回路 | |
US20080036098A1 (en) | Configurable universal interconnect device | |
US8669593B2 (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100906 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4595823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |