JP6458659B2

JP6458659B2 - スイッチング素子の駆動装置

Info

Publication number: JP6458659B2
Application number: JP2015122003A
Authority: JP
Inventors: 矩彦井上; 将嗣入江
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2015-06-17
Filing date: 2015-06-17
Publication date: 2019-01-30
Anticipated expiration: 2035-06-17
Also published as: CN107683560A; WO2016203691A1; JP2017011790A; US10056896B2; US20180159526A1

Description

本発明は、素子駆動用電源と回路グランドとの間に接続され、駆動用スイッチング素子に駆動信号を出力する駆動装置に関する。

電圧駆動型の半導体素子の一部には、ターンオフさせる際に導通制御端子である例えばゲートに負電圧を印加する必要があるものが存在する。例えば特許文献１には、半導体スイッチング素子４ａのエミッタ電位をアンプ７により制御することで、スイッチング素子４ａのエミッタ，ゲート間に正負極性の電圧を印加する構成が開示されている。また、特許文献２には、駆動電源電圧をコンデンサ２１及び２２の直列回路により分圧し、その分圧した電位をＩＧＢＴ２のエミッタに印加することで、同様に正負極性の電圧を印加する構成が開示されている。

特開２０１２−９０４３５号公報特開２０１０−２２６８３５号公報

しかしながら、特許文献１の構成では、スイッチング素子４ａをオンオフさせるためゲートを充放電する毎に、電源よりアンプ７を経由して充電電流が引き出され、又はゲートよりアンプ７を経由してグランドに放電電流が流出するため、消費電流が増加する。また、特許文献２の構成では、ゲートを充放電する毎にコンデンサの両端電圧が変化し、その電圧変化を補うため定電圧回路３０がコンデンサ２１及び２２電荷を充放電するので、やはり消費電流が増加する。

本発明は上記事情に鑑みてなされたものであり、その目的は、消費電流を低減しつつスイッチング素子の導通制御端子に両極性の電圧を印加できるスイッチング素子の駆動装置を提供することにある。

請求項１記載のスイッチング素子の駆動装置によれば、駆動用スイッチング素子に駆動信号を出力する駆動回路は、素子駆動用電源と回路グランドとの間に接続され、コンデンサは、駆動用スイッチング素子の電位基準側導通端子が接続されている基準グランドと回路グランドとの間に接続されている。そして、前記コンデンサを所定の端子電圧にするために充放電動作を行うレギュレータは、その端子電圧が上限値を超えた場合に放電動作を行い、端子電圧が下限値を下回った場合に充電動作を行う。

このように構成すれば、駆動装置に電源が投入されると、レギュレータは、下限値を超えるまでコンデンサを初期充電するので、回路グランドは、基準グランドに対してコンデンサの端子電圧分だけ低い電位となる。例えば、基準グランドが０Ｖであれば回路グランドは負電位になる。駆動回路は、駆動用スイッチング素子をターンオンする場合に当該素子の導通制御端子を充電するが、その際に流れる充電電流は、電位基準側導通端子を介してコンデンサも充電する。

また、駆動回路は、駆動用スイッチング素子をターンオフする場合に導通制御端子より放電させるが、その際に流れる放電電流は、電位基準側導通端子を介してコンデンサからも放電させる。この時、駆動回路は導通制御端子を負電位に駆動することができ、駆動用スイッチング素子のセルフターンオンを防止できる。

そして、駆動回路が駆動用スイッチング素子のオンオフ駆動を行うことに伴う、前記コンデンサに対する電荷の充放電は基本的に釣り合うことから、コンデンサの端子電圧変動も一定の範囲内になる。したがって、コンデンサの容量を、駆動用スイッチング素子が有している容量との関係に基づき適切に設定すれば、前記端子電圧変動を、レギュレータに設定した上限値以下で且つ下限値以上の電圧範囲に収めることができる。

前記電圧範囲は、レギュレータが動作しないＯＦＦ領域に相当するので、駆動回路が駆動用スイッチング素子のオンオフ駆動を行うだけであれば、レギュレータは充放電動作を行わず電流が消費されない。そして、その他の要因により前記電圧範囲を超える端子電圧の変動が生じた場合はレギュレータが動作してコンデンサを充放電するので、従来よりも消費電流を低減できる。

第１実施形態であり、駆動装置の電気的構成を示す図従来構成についても併せて示す動作タイミングチャート第２実施形態であり、駆動装置の電気的構成を示す図他制御回路により急速な充電が発生した場合の動作タイミングチャート他制御回路により急速な放電が発生した場合の動作タイミングチャート他制御回路により緩慢且つ継続的な充電が発生した場合の動作タイミングチャート他制御回路により緩慢且つ継続的な放電が発生した場合の動作タイミングチャート第３実施形態であり、駆動装置の電気的構成を示す図他制御回路により急速な充電が発生した場合の動作タイミングチャート他制御回路により急速な放電が発生した場合の動作タイミングチャート他制御回路により緩慢且つ継続的な充電が発生した場合の動作タイミングチャート他制御回路により緩慢且つ継続的な放電が発生した場合の動作タイミングチャート第４実施形態であり、駆動装置の電気的構成を示す図他制御回路により急速な充電が発生した場合の動作タイミングチャート他制御回路により急速な放電が発生した場合の動作タイミングチャート他制御回路により緩慢且つ継続的な充電が発生した場合の動作タイミングチャート他制御回路により緩慢且つ継続的な放電が発生した場合の動作タイミングチャート第５実施形態であり、駆動装置の電気的構成を示す図第６実施形態であり、駆動装置の電気的構成を示す図第７実施形態であり、駆動装置の電気的構成を示す図第８実施形態であり、駆動装置の電気的構成を示す図

（第１実施形態）
図１に示すように、本実施形態の駆動装置１は、駆動回路に相当する駆動部２と、ＯＦＦ領域付きレギュレータ３とを備えている。以下では、単にレギュレータ３と称す。駆動装置１の電源端子＋Ｂ，−Ｂには、素子駆動用電源に相当する電源４の正側端子，負側端子が駆動装置１の外部でそれぞれ接続されている。そして、駆動部２及びレギュレータ３は、何れも電源端子＋Ｂ，−Ｂ間に接続されている。

また、駆動装置１は、出力端子Ｇ，基準グランド端子ＰＧＮＤ，回路グランド端子ＩＣＧＮＤを有している。駆動用スイッチング素子であるＮチャネルＭＯＳＦＥＴ５のソースは端子ＰＧＮＤに接続され、ゲートは端子Ｇに接続されている。そして、電位基準側導通端子に相当する前記ソースは基準グランドに接続されている。具体的には図示しないが、ＦＥＴ５のドレインは、例えば負荷や、ＦＥＴ５を下アームとした場合に上アームとなるＦＥＴのソースなどに接続されている。

端子ＰＧＮＤと端子ＩＣＧＮＤとの間には、コンデンサ６が駆動装置１の外部で接続されている。レギュレータ３の電源出力端子は端子ＰＧＮＤに接続されており、レギュレータ３はコンデンサ６の充放電を行う。レギュレータ３には、参照電圧Ｖ_ｔｈＨ及びＶ_ｔｈＬが与えられており、前者は上限値，後者は下限値に相当する。以下では、上限電圧Ｖ_ｔｈＨ，下限電圧Ｖ_ｔｈＬと称する。レギュレータ３は、コンデンサ６の端子電圧Ｖ_Ｎが下限電圧Ｖ_ｔｈＬを下回るとコンデンサ６を充電し、端子電圧Ｖ_Ｎが上限電圧Ｖ_ｔｈＨを上回るとコンデンサ６を放電する。すなわち、Ｖ_ｔｈＬ≦Ｖ_Ｎ≦Ｖ_ｔｈＨの電圧範囲は、レギュレータ３がコンデンサ６の充放電動作を行わないＯＦＦ領域に設定されている。

駆動部２は、外部より入力される駆動制御信号に応じてＦＥＴ５をターンオンさせる場合は、導通制御端子であるゲートの電位を電源４の電圧レベルにする。前記電圧レベルは、例えば回路グランドレベルを基準にした１５Ｖとする。また、駆動部２は、ＦＥＴ５をターンオフさせる場合は、ゲートの電位を端子ＩＣＧＮＤの回路グランドレベルにする。

次に、本実施形態の作用について説明する。図１に３つの電流経路を示すように、駆動装置１に電源４が投入されると、レギュレータ３はコンデンサ６を電流経路（１）で充電し、端子電圧Ｖ_Ｎを５Ｖにする。その結果、基準グランドの電位が０Ｖであれば、回路グランドの電位は−５Ｖになる。

駆動部２は、ＦＥＴ５をターンオンさせる場合は、電源４によりＦＥＴ５のゲート，ソース間を電流経路（２）で充電するが、この時、前記ソースと端子ＩＣＧＮＤとの間に接続されているコンデンサ６も充電される。また、駆動部２は、ＦＥＴ５をターンオフさせる場合は、ＦＥＴ５のゲートを、端子ＩＣＧＮＤ，コンデンサ６及びソースの電流経路（３）で放電させる。すなわち駆動部２は、ＦＥＴ５のゲート電位を±５Ｖの二値レベルに変化させてＦＥＴ５をオンオフ駆動する。

図２に示すように、ＦＥＴ５をターンオン／オフさせる毎に、ゲート電流Ｉ_ｇが充電方向／放電方向に流れる。本実施形態とは異なり、ＯＦＦ領域の設定が無いレギュレータを用いる従来構成の場合は、ゲート電流Ｉ_ｇが流れる度にレギュレータが動作して、コンデンサ６を急速に放電／充電することで端子電圧Ｖ_Ｎを一定にしようとする。その結果、端子電圧Ｖ_Ｎのリップルは微小となる。

これに対して、本実施形態の場合は、駆動部２がＦＥＴ５をターンオン／オフさせることに伴う端子電圧Ｖ_Ｎの変動範囲がＯＦＦ領域の電圧範囲に収まるように、コンデンサ６の容量や上限電圧Ｖ_ｔｈＨ及び下限電圧Ｖ_ｔｈＬを設定する。その結果、ＦＥＴ５のオンオフに伴い端子電圧Ｖ_Ｎが変動するので、リップルは従来構成の場合よりも大きくなるが、レギュレータ３がコンデンサ６を充放電しないので電流は消費されない。

尚、上限電圧Ｖ_ｔｈＨ及び下限電圧Ｖ_ｔｈＬは、一例として５Ｖを中心に±０．２Ｖの電圧範囲を設定するように付与する。また、端子電圧Ｖ_Ｎが上限電圧Ｖ_ｔｈＨ及び下限電圧Ｖ_ｔｈＬで規定される電圧範囲を超えて変動し、レギュレータ３が充放電動作を行うケースについては第２実施形態以降で示す。

以上のように本実施形態によれば、駆動部２を電源４と回路グランドとの間に接続し、コンデンサ６を、ＦＥＴ５のソースが接続されている基準グランド端子ＰＧＮＤと回路グランド端子ＩＣＧＮＤとの間に接続する。そして、コンデンサ６を所定の端子電圧にするために充放電動作を行うレギュレータ３は、端子電圧Ｖ_Ｎが上限電圧Ｖ_ｔｈＨを超えた場合に放電動作を行い、下限電圧Ｖ_ｔｈＬを下回った場合に充電動作を行う。

このように構成すれば、駆動部２がＦＥＴ５のオンオフ駆動を行うことに伴う、コンデンサ６に対する電荷の充放電は基本的に釣り合うので、端子電圧Ｖ_Ｎの変動も一定の範囲内になる。したがって、コンデンサ６の容量を、ＦＥＴ５が有している容量との関係に基づき適切に設定すれば、端子電圧Ｖ_Ｎの変動を、レギュレータ６に設定した上限電圧Ｖ_ｔｈＨ以下で且つ下限電圧Ｖ_ｔｈＬ以上の電圧範囲に収めることができる。そして、駆動部２がＦＥＴ５のオンオフ駆動を行うだけであれば、レギュレータ３は充放電動作を行わず電流が消費されないので、従来よりも消費電流を低減できる。

（第２実施形態）
図３に示すように、第２実施形態の駆動装置１１は、レギュレータ３に相当するレギュレータ１２を、ＭＯＳＦＥＴ及びコンパレータを用いて構成している。電源端子＋Ｂ，−Ｂ間には、充電手段及び正側スイッチング素子に相当するＰチャネルＭＯＳＦＥＴ１３，並びに放電手段及び負側スイッチング素子に相当するＮチャネルＭＯＳＦＥＴ１４の直列回路が接続されており、両者の共通接続点は端子ＰＧＮＤに接続されている。

コンパレータ１５，１６の出力端子は、それぞれＦＥＴ１３，１４のゲートに接続されており、コンパレータ１５及び１６の非反転入力端子は何れも端子ＰＧＮＤに接続されている。そして、充電制御手段に相当するコンパレータ１５の反転入力端子には下限電圧Ｖ_ｔｈＬが与えられており、放電制御手段に相当するコンパレータ１６の反転入力端子には上限電圧Ｖ_ｔｈＨが与えられている。

また、駆動装置１１は、電源端子＋Ｂ，−Ｂ間に接続される他制御回路１７を有している。他制御回路１７の出力端子は端子ＰＧＮＤに接続されており、他制御回路１７は、その回路動作に伴いコンデンサ６を充放電させる。ここで、他制御回路１７の一例としては、異常状態を検出すると上位の制御回路に通知を行う通信回路などである。異常状態としては、例えば、
・駆動装置１１の過熱状態の検出
・ＦＥＴ５を介して流れる過電流の検出
・電源４の電圧低下
などである。これらの異常状態が検出されるとフェイル信号が出力され、駆動装置１１の機能に制限をかけると共に通信回路が上位の制御回路に通知を行う。
また、他制御回路１７の他の例としては、ＦＥＴ５のオフ期間にセルフターンオンの発生を阻止するオフ保持回路や、上述した各回路を制御するロジック回路等がある。

次に、第２実施形態の作用について説明する。図４に示すように、他制御回路１７の回路動作に伴いコンデンサ６が急速に充電され、端子電圧Ｖ_Ｎが上限電圧Ｖ_ｔｈＨを超えて変動すると、コンパレータ１６（下ｃｏｍｐ）がＦＥＴ１４をオンしてコンデンサ６を放電させる。一方、図５に示すように、他制御回路１７の回路動作に伴いコンデンサ６が急速に放電され、端子電圧Ｖ_Ｎが下限電圧Ｖ_ｔｈＬを下回るように変動すると、コンパレータ１５（上ｃｏｍｐ）がＦＥＴ１３をオンしてコンデンサ６を充電する。

また、図６に示すように、他制御回路１７の回路動作に伴いコンデンサ６が緩やかに且つ継続的に充電されることで、端子電圧Ｖ_Ｎが上限電圧Ｖ_ｔｈＨの付近で変動すると、コンパレータ１６が断続的にＦＥＴ１４をオンしてコンデンサ６を断続的に放電させる。一方、図７に示すように、他制御回路１７の回路動作に伴いコンデンサ６が緩やかに且つ継続的に放電され、端子電圧Ｖ_Ｎが下限電圧Ｖ_ｔｈＬの付近で変動すると、コンパレータ１５がＦＥＴ１３を断続的にオンしてコンデンサ６を断続的に充電する。

以上のように第２実施形態によれば、ＯＦＦ領域付きレギュレータ１２を、ＦＥＴ１３及び１４の直列回路と、これらのオンオフを制御するコンパレータ１５及び１６とで構成したので、コンデンサ６の端子電圧Ｖ_Ｎが、上限電圧Ｖ_ｔｈＨ及び下限電圧Ｖ_ｔｈＬで設定される電圧範囲を超えて変動した際に、コンデンサ６の充放電を急速に行うことができる。

（第３実施形態）
図８に示すように、第３実施形態の駆動装置２１は、駆動装置１１を構成していたコンパレータ１５，１６を、ヒステリシス付きのコンパレータ２２，２３に置き換えて構成したレギュレータ２４を備えている。

次に、第３実施形態の作用について説明する。図９に示すように、他制御回路１７の回路動作に伴いコンデンサ６が急速に充電され、端子電圧Ｖ_Ｎが上限電圧Ｖ_ｔｈＨを超えて変動すると、コンパレータ１６がＦＥＴ１４をオンしてコンデンサ６を放電させる。その放電動作は、端子電圧Ｖ_Ｎが上限電圧Ｖ_ｔｈＨ’に達するまで継続する。一方、図１０に示すように、他制御回路１７の回路動作に伴いコンデンサ６が急速に放電され、端子電圧Ｖ_Ｎが下限電圧Ｖ_ｔｈＬを下回るように変動すると、コンパレータ１５がＦＥＴ１３をオンしてコンデンサ６を充電する。その充電動作は、端子電圧Ｖ_Ｎが下限電圧Ｖ_ｔｈＬ’に達するまで継続する。

また、図１１に示すように、他制御回路１７の回路動作に伴いコンデンサ６が緩やかに且つ継続的に充電されることで、端子電圧Ｖ_Ｎが上限電圧Ｖ_ｔｈＨの付近で変動すると、コンパレータ１６が断続的にＦＥＴ１４をオンしてコンデンサ６を断続的に放電させる。この時、端子電圧Ｖ_Ｎは、上限電圧のヒステリシス幅Ｖ_ｔｈＨ’〜Ｖ_ｔｈＨの間で変動する。一方、図１２に示すように、他制御回路１７の回路動作に伴いコンデンサ６が緩やかに且つ継続的に放電され、端子電圧Ｖ_Ｎが下限電圧Ｖ_ｔｈＬの付近で変動すると、コンパレータ１５がＦＥＴ１３を断続的にオンしてコンデンサ６を断続的に充電する。この時、端子電圧Ｖ_Ｎは、下限電圧のヒステリシス幅Ｖ_ｔｈＬ〜Ｖ_ｔｈＬ’の間で変動する。

以上のように第３実施形態によれば、ＯＦＦ領域付きレギュレータ２４を、ＦＥＴ１３及び１４の直列回路と、これらのオンオフを制御するヒステリシス付きコンパレータ２２及び２３とで構成したので、コンデンサ６の端子電圧Ｖ_Ｎが、上限電圧Ｖ_ｔｈＨ及び下限電圧Ｖ_ｔｈＬで設定される電圧範囲を超えて変動した際に、第２実施形態と同様にコンデンサ６の充放電を急速に行うことができる。

また、コンデンサ６が緩やかに且つ継続的に充放電される場合、端子電圧Ｖ_Ｎは、下限電圧のヒステリシス幅Ｖ_ｔｈＬ〜Ｖ_ｔｈＬ’の間で、また、上限電圧のヒステリシス幅Ｖ_ｔｈＨ’〜Ｖ_ｔｈＨの間で変動する。これにより、端子電圧Ｖ_Ｎを上限電圧Ｖ_ｔｈＨと下限電圧Ｖ_ｔｈＬとの中央値に近付けることができる。

（第４実施形態）
図１３に示すように、第４実施形態の駆動装置３１は、駆動装置１１を構成していたコンパレータ１５，１６を、充電制御手段であるオペアンプ３２，放電制御手段であるオペアンプ３３に置き換えて構成したレギュレータ３４を備えている。次に、第４実施形態の作用について説明する。図１４，図１５に示すように、他制御回路１７の回路動作に伴いコンデンサ６が急速に充電，放電されるケースの動作は、第２実施形態と同様になる。

図１６に示すように、他制御回路１７の回路動作に伴いコンデンサ６が緩やかに且つ継続的に充電されると、オペアンプ３３は、端子電圧Ｖ_Ｎが上限電圧Ｖ_ｔｈＨに到達した時点でＦＥＴ１４をオンさせてコンデンサ６の放電を開始する。以降、オペアンプ３３は、他制御回路１７が供給する充電電流に等しい放電電流を継続的に流すように、ＦＥＴ１４をリニア制御する。

一方、図１７に示すように、他制御回路１７の回路動作に伴いコンデンサ６が緩やかに且つ継続的に放電されると、オペアンプ３２は、端子電圧Ｖ_Ｎが下限電圧Ｖ_ｔｈＬに到達した時点でＦＥＴ１３をオンさせてコンデンサ６の充電を開始する。以降、オペアンプ３２は、他制御回路１７が供給する放電電流に等しい充電電流を継続的に流すように、ＦＥＴ１３をリニア制御する。

以上のように第４実施形態によれば、ＯＦＦ領域付きレギュレータ３２を、ＦＥＴ１３及び１４の直列回路と、これらのオンオフを制御するオペアンプ３２及び３３とで構成したので、コンデンサ６の端子電圧Ｖ_Ｎが、上限電圧Ｖ_ｔｈＨ及び下限電圧Ｖ_ｔｈＬで設定される電圧範囲を超えて変動した際に、コンデンサ６のリップルを増大させることなく充放電を行うことができる。

（第５実施形態）
図１８に示すように、第５実施形態の駆動装置４１は、第１実施形態の駆動装置１において、下限電圧Ｖ_ｔｈＬ及び上限電圧Ｖ_ｔｈＨを付与する構成を、具体的に抵抗分圧回路４２及び４３としている。抵抗分圧回路４２は、電源端子＋Ｂ，−Ｂ間に接続される抵抗素子４２ａ及び４２ｂの直列回路で構成され、両者の共通接続点の電位が下限電圧Ｖ_ｔｈＬとなるように分圧比を調整する。同様に、抵抗分圧回路４３は、電源端子＋Ｂ，−Ｂ間に接続される抵抗素子４３ａ及び４３ｂの直列回路で構成され、両者の共通接続点の電位が上限電圧Ｖ_ｔｈＨとなるように分圧比を調整する。

（第６実施形態）
図１９に示すように、第６実施形態の駆動装置５１は、駆動装置１において、下限電圧Ｖ_ｔｈＬ及び上限電圧Ｖ_ｔｈＨを付与する構成を、具体的に電源端子＋Ｂ，−Ｂ間に接続される通電手段である抵抗素子５２及びツェナーダイオード５３の直列回路と、同じく通電手段である抵抗素子５４及びツェナーダイオード５５の直列回路としている。この場合、ツェナーダイオード５３，５５のツェナー電圧によって下限電圧Ｖ_ｔｈＬ，上限電圧Ｖ_ｔｈＨが付与される。

（第７実施形態）
図２０に示すように、第７実施形態の駆動装置６１は、駆動装置１において、下限電圧Ｖ_ｔｈＬ及び上限電圧Ｖ_ｔｈＨを付与する構成を、具体的に、図中に「ＢＧＲ」で示すバンドギャップリファレンス回路６２，オペアンプ６３及び抵抗素子６４〜６６の直列回路としている。バンドギャップリファレンス回路６２は、電源端子＋Ｂ，−Ｂ間に接続されており、例えば１．２Ｖ程度のバンドギャップリファレンス電圧を生成し出力する。オペアンプ６３は、バンドギャップリファレンス電圧を増幅し、抵抗素子６４〜６６の直列回路で、増幅された電圧を分圧する。そして、抵抗素子６４及び６５の共通接続点の電位が上限電圧Ｖ_ｔｈＨとなり、抵抗素子６５及び６６の共通接続点の電位が下限電圧Ｖ_ｔｈＬとなるように調整する。

（第８実施形態）
図２１に示すように、第８実施形態の駆動装置７１は、電源端子＋Ｂ，−Ｂ間に、抵抗素子７２，ツェナーダイオード７３及び７４，抵抗素子７５並びにツェナーダイオード７６からなる直列回路が接続されており、これらがレギュレータ７７を構成している。第１及び第２ツェナーダイオードであるツェナーダイオード７３及び７４は、互いのアノードが共通に接続されており、抵抗素子７２と共に充電制御手段を構成している。また、抵抗素子７５と、第３ツェナーダイオードであるツェナーダイオード７６とは放電制御手段を構成している。

ここで、電源４の電圧をＶ，ツェナーダイオード７３のツェナー電圧とツェナーダイオード７４の順方向電圧との和をＶ_Ｄ１とし、ツェナーダイオード７６のツェナー電圧をＶ_Ｄ２とすると上限電圧Ｖ_ｔｈＨ及び下限電圧Ｖ_ｔｈＬは、以下のようになる。
Ｖ_ｔｈＨ＝Ｖ_Ｄ２
Ｖ_ｔｈＬ＝Ｖ−Ｖ_Ｄ１

次に、第８実施形態の作用について説明する。
［Ｖ_ｔｈＨ≧Ｖ_Ｎ≧Ｖ_ｔｈＬの場合］
各ツェナーダイオード７３，７４，７６に印加される電圧は、それぞれの降伏電圧を下回っているので、レギュレータ７７によるコンデンサ６の充放電は行われない。

［Ｖ_Ｎ＞Ｖ_ｔｈＨの場合］
ツェナーダイオード７６がオンしてコンデンサ６が放電され、放電が終了すると、ツェナーダイオード７６はオフする。

［Ｖ_ｔｈＬ＞Ｖ_Ｎの場合］
ツェナーダイオード７３及び７４がオンしてコンデンサ６が充電され、充電が終了すると、ツェナーダイオード７３及び７４はオフする。

以上のように第８実施形態によれば、レギュレータ７７を、源端子＋Ｂ，−Ｂ間に接続される、抵抗素子７２，ツェナーダイオード７３及び７４，抵抗素子７５並びにツェナーダイオード７６からなる直列回路で構成した。これにより、レギュレータ７７を最も簡単に構成できる。

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
下限電圧Ｖ_ｔｈＬ及び上限電圧Ｖ_ｔｈＨを付与する構成は、第５〜第７実施形態に示すものに限ることなく、その他の構成の基準電圧回路でも良い。
第６実施形態の抵抗素子５２及び５４，第８実施形態の抵抗素子７２及び７５を、通電手段である定電流源に置き換えても良い。
正側及び負側スイッチング素子はＭＯＳＦＥＴに限ることなく、バイポーラトランジスタでも良い。また、駆動用スイッチング素子は、ＩＧＢＴのような電圧駆動型のスイッチング素子でも良い。

図面中、１は駆動装置、２は駆動部（駆動回路）、３はＯＦＦ領域付きレギュレータ、４は電源（素子駆動用電源）、５はＮチャネルＭＯＳＦＥＴ（駆動用スイッチング素子）、６はコンデンサを示す。

Claims

素子駆動用電源と回路グランドとの間に接続され、駆動用スイッチング素子（５）に駆動信号を出力する駆動回路（２）と、
前記駆動用スイッチング素子の電位基準側導通端子が接続されている基準グランドと前記回路グランドとの間に接続されるコンデンサ（６）と、
このコンデンサを所定の端子電圧にするため、充放電動作を行うレギュレータ（３，１２，２４，３４，７７）とを備え、
前記レギュレータは、前記端子電圧が上限値を超えた場合に放電動作を行い、前記端子電圧が下限値を下回った場合に充電動作を行うことを特徴とするスイッチング素子の駆動装置。
前記レギュレータは、前記コンデンサに充電を行う充電手段（１３）と、
前記コンデンサを放電させる放電手段（１４）と、
前記充電手段を制御する充電制御手段（１５，２２，３２，７２〜７４）と、
前記充電手段を制御する放電制御手段（１６，２３，３３，７５，７６）とを備え、
前記充電制御手段は、前記端子電圧が下限値を下回った場合に前記充電手段を動作させ、
前記放電制御手段は、前記端子電圧が上限値を超えた場合に前記放電手段を動作させることを特徴とする請求項１記載のスイッチング素子の駆動装置。
前記充電制御手段及び前記放電制御手段は、コンパレータ（１５，１６）で構成されることを特徴とする請求項２記載のスイッチング素子の駆動装置。
前記コンパレータは、ヒステリシス付きコンパレータ（２２，２３）であることを特徴とする請求項３記載のスイッチング素子の駆動装置。
前記充電制御手段及び前記放電制御手段は、オペアンプ（３２，３３）で構成されることを特徴とする請求項２記載のスイッチング素子の駆動装置。
前記充電手段及び前記放電手段は、前記素子駆動用電源と前記回路グランドとの間に接続される、正側スイッチング素子（１３）及び負側スイッチング素子（１４）からなる直列回路で構成され、
前記直列回路の共通接続点は、前記基準グランドに接続されていることを特徴とする請求項２から５の何れか一項に記載のスイッチング素子の駆動装置。
前記充電制御手段は、一端が前記素子駆動用電源に接続される通電手段（７２）と、この通電手段の他端にカソードが接続される第１ツェナーダイオード（７３）と、この第１ツェナーダイオードのアノードに自身のアノードが接続される第２ツェナーダイオード（７４）とで構成され、
前記放電制御手段は、一端が前記第２ツェナーダイオードのカソードに接続される通電手段（７５）と、この通電手段の他端にカソードが接続され、アノードが回路グランドに接続される第３ツェナーダイオード（７６）とで構成され、
前記上限値は、前記第３ツェナーダイオードのツェナー電圧で付与され、
前記下限値は、前記素子駆動用電源電圧より、前記第１ツェナーダイオードのツェナー電圧と前記第２ツェナーダイオードの順方向電圧との和を減じた電圧で付与されることを特徴とする請求項２記載のスイッチング素子の駆動装置。
前記上限値及び下限値は、何れも前記素子駆動用電源と前記回路グランドとの間に接続される抵抗分圧回路（４２，４３）で生成されることを特徴とする請求項１から６の何れか一項に記載のスイッチング素子の駆動装置。
前記上限値及び下限値は、何れも前記素子駆動用電源と前記回路グランドとの間に接続される通電手段（５２，５４）及びツェナーダイオード（５３，５５）の直列回路で生成されることを特徴とする請求項１から６の何れか一項に記載のスイッチング素子の駆動装置。
前記上限値及び下限値は、前記素子駆動用電源と前記回路グランドとの間に接続されるバンドギャップリファレンス回路（６２）と、
このバンドギャップリファレンス回路の出力電圧を分圧する抵抗分圧回路（６４，６５，６６）とを備え、
前記上限値及び下限値は、前記抵抗分圧回路で生成されることを特徴とする請求項１から６の何れか一項に記載のスイッチング素子の駆動装置。