JP2005287258A - ゲート駆動回路 - Google Patents
ゲート駆動回路 Download PDFInfo
- Publication number
- JP2005287258A JP2005287258A JP2004101574A JP2004101574A JP2005287258A JP 2005287258 A JP2005287258 A JP 2005287258A JP 2004101574 A JP2004101574 A JP 2004101574A JP 2004101574 A JP2004101574 A JP 2004101574A JP 2005287258 A JP2005287258 A JP 2005287258A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- transistor
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
【解決手段】 ゲート駆動回路1のNチャネルMOSトランジスタM2とPチャネルMOSトランジスタM1とは、入力端子IN1から入力されたパルス信号に基づき相補的にオンオフし、NチャネルパワーMOSトランジスタM6をオン、オフさせる。ここで、トランジスタM2のオン期間にバックゲート・ソース間が逆バイアス状態になった場合でも、PチャネルMOSトランジスタM3がインバータINV1を介したパルス信号により、オンするので、トランジスタM2のオン期間を補完することができる。
【選択図】 図1
Description
前記制御信号に対して相補的な相補信号を生成して前記第3制御電極に与える相補信号発生回路と、を備えることを特徴とする。
のゲートを精度高く駆動できる。
上側ゲート駆動回路1は、本発明に係るゲート駆動回路であり、出力用トランジスタであるNチャネルパワーMOSトランジスタM6をオン、オフさせるための回路である。
NチャネルパワーMOSトランジスタM7は、下側ゲート駆動回路2により、オン、オフされる。
PチャネルMOSトランジスタM4のソースは、電源電位VCC1に接続されている。NチャネルMOSトランジスタM5のソースは接地電位GNDに接続されている。PチャネルMOSトランジスタM4のドレイン及びNチャネルMOSトランジスタM5のドレインは、NチャネルパワーMOSトランジスタM7のゲートに接続されている。入力端子IN2は、PチャネルMOSトランジスタM4及びNチャネルMOSトランジスタM5のゲートに接続されている。
上側ゲート駆動回路1のパルス入力端子IN1から制御信号として入力されるパルス信号に基づいて、PチャネルMOSトランジスタM1がオンする期間と、NチャネルMOSトランジスタM2及びPチャネルMOSトランジスタM3がオンする期間が時分割で切替わる。
NチャネルパワーMOSトランジスタM7がオンしているとき、NチャネルパワーMOSトランジスタM7を流れる電流は、インダクタL1を介してコンデンサC2に流れ込む。従って、ダイオードD1における電圧降下をVb、NチャネルパワーMOSトランジスタM7のドレインの電位をVcとすれば、充電によってコンデンサC1の両端間に生じる電圧Vqは次式(1)で与えられる。
Vq=VCC1−Vb−Vc……(1)
このとき、PチャネルMOSトランジスタM1における電圧降下をVdとすれば、NチャネルパワーMOSトランジスタM6のゲート・ソース間の電圧Vaは次式(2)で与えられる。
NチャネルパワーMOSトランジスタM6がオンしたときは、NチャネルパワーMOSトランジスタM7がオフするので、NチャネルパワーMOSトランジスタM6を流れる電流は、インダクタL1を介してコンデンサC2に流れ込む。このとき、NチャネルパワーMOSトランジスタM6における電圧降下をVeとすれば、NチャネルパワーMOSトランジスタM6のソース端子の電位Vpは次式(3)で与えられる。
NチャネルパワーMOSトランジスタM6のオン期間が終了して、NチャネルパワーMOSトランジスタM6をオフさせるときには、上側ゲート駆動回路1のPチャネルMOSトランジスタM1をオフさせ、NチャネルMOSトランジスタM2若しくはPチャネルMOSトランジスタM3オンさせなければならない。
図2は、NチャネルMOSトランジスタのドレインD、ゲートG、ソースS及びバックゲートBを示している。
図4は、本実施形態の変形例を示す図である。
例えば、図4に示したようにNチャネルパワーMOSトランジスタM7を用いずに、ダイオードD2だけにした場合であっても、上側ゲート駆動回路1のNチャネルMOSトランジスタ2は、オン期間の開始時に、バックゲートB・ソースS間が逆バイアス状態になるので、図1の場合と同様に本発明を適用することができる。この場合、下側ゲート駆動回路は削除され、NチャネルパワーMOSトランジスタM6のオフ期間の出力電流は、ダイオードD2を流れインダクタL1を介してコンデンサC2に流れ込む。
M6、M7 パワーMOSトランジスタ
D1、D2 ダイオード
インバータ INV1
Claims (4)
- 出力用トランジスタのゲートに接続された第1導通電極と該出力用トランジスタの出力端子に接続された第2導通電極と該第1導通電極及び第2導通電極間の導通状態を制御する制御信号が与えられる第1制御電極とを有する第1の導電型の第1のトランジスタと、
前記第1導通電極に接続された第3導通電極と第4導通電極と前記第1制御電極に接続され該第3導通電極及び第4導通電極間の導通状態を制御する第2制御電極を有する、前記第1の導電型とは相補的な第2の導電型の第2のトランジスタと、
前記第2導通電極と前記第4導通電極間に接続された充電素子と、
前記第1導通電極に接続された第5導通電極と前記第2導通電極に接続された第6導通電極と該第5導通電極及び第6導通電極間の導通状態を制御する第3制御電極とを有する前記第2の導電型の第3のトランジスタと、
前記制御信号に対して相補的な相補信号を生成して前記第3制御電極に与える相補信号発生回路と、
を備えることを特徴とするゲート駆動回路。 - 前記第1のトランジスタのオン期間の開始時に、前記第2導通電極に対して前記第1制御電極が逆バイアス状態になることを特徴とする請求項1記載のゲート駆動回路。
- ドレインが出力用トランジスタのゲートに接続され、ソースが該出力用トランジスタの出力端子に接続され、ゲートに制御信号が与えられるNチャネルMOSトランジスタと、
ドレインが前記NチャネルMOSトランジスタのドレインに接続され、ゲートに前記制御信号が与えられる第1のPチャネルMOSトランジスタと、
前記第1のPチャネルMOSトランジスタのソースと前記NチャネルMOSトランジスタのソースとの間に接続された充電素子と、
ソースが前記NチャネルMOSトランジスタのドレインに接続され、ドレインが前記NチャネルMOSトランジスタのソースに接続された第2のPチャネルMOSトランジスタと、
前記制御信号に対して相補的な相補信号を生成し、該相補信号を前記第2のPチャネルMOSトランジスタのゲートに与える相補信号発生回路と、
を備えることを特徴とするゲート駆動回路。 - 前記NチャネルMOSトランジスタのオン期間の開始時に、該NチャネルMOSトランジスタのバックゲート・ソース間が逆バイアス状態になることを特徴とする請求項3に記載のゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101574A JP4501497B2 (ja) | 2004-03-30 | 2004-03-30 | ゲート駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004101574A JP4501497B2 (ja) | 2004-03-30 | 2004-03-30 | ゲート駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005287258A true JP2005287258A (ja) | 2005-10-13 |
JP4501497B2 JP4501497B2 (ja) | 2010-07-14 |
Family
ID=35185050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004101574A Expired - Fee Related JP4501497B2 (ja) | 2004-03-30 | 2004-03-30 | ゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4501497B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0360360A (ja) * | 1989-07-28 | 1991-03-15 | Yaskawa Electric Mfg Co Ltd | ゲート駆動回路 |
JP2001251173A (ja) * | 1999-12-28 | 2001-09-14 | Nissan Motor Co Ltd | 電流制御型半導体素子用駆動回路 |
JP2003018821A (ja) * | 2001-06-28 | 2003-01-17 | Fuji Electric Co Ltd | ゲート駆動回路 |
-
2004
- 2004-03-30 JP JP2004101574A patent/JP4501497B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0360360A (ja) * | 1989-07-28 | 1991-03-15 | Yaskawa Electric Mfg Co Ltd | ゲート駆動回路 |
JP2001251173A (ja) * | 1999-12-28 | 2001-09-14 | Nissan Motor Co Ltd | 電流制御型半導体素子用駆動回路 |
JP2003018821A (ja) * | 2001-06-28 | 2003-01-17 | Fuji Electric Co Ltd | ゲート駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4501497B2 (ja) | 2010-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5051129B2 (ja) | 高周波スイッチ回路 | |
US10211826B2 (en) | Electronic switch, and corresponding device and method | |
JP4502210B2 (ja) | スイッチング電源と半導体集積回路及び半導体集積回路装置 | |
JP5200140B2 (ja) | ドライバ回路 | |
TWI528690B (zh) | 包含自舉電路之轉換器及方法 | |
JPH07154962A (ja) | 定電圧発生回路 | |
JP2008147755A (ja) | 駆動回路及びこれを用いた半導体装置 | |
JP2010193431A (ja) | 出力回路およびモータ駆動装置 | |
JP2007006207A (ja) | 駆動回路 | |
JP2009044304A (ja) | 半導体素子制御装置 | |
JP2007068295A (ja) | 半導体装置 | |
JP6458659B2 (ja) | スイッチング素子の駆動装置 | |
US7692479B2 (en) | Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise | |
JP2003114727A (ja) | 電源回路 | |
JP2017017688A (ja) | 電界効果トランジスタを備えたパワー半導体回路 | |
JP2020088546A (ja) | ハイサイド駆動回路 | |
US7102416B2 (en) | High side switching circuit | |
JP6393720B2 (ja) | 発振器のための駆動回路 | |
JP4105717B2 (ja) | ブートストラップ回路 | |
US8115469B2 (en) | Driver circuit | |
JP4501497B2 (ja) | ゲート駆動回路 | |
JP2005135366A (ja) | カレントミラー回路 | |
WO2004114508A1 (ja) | 交流スイッチ | |
JP4289195B2 (ja) | 電源装置 | |
JP4467150B2 (ja) | 駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |