JP7352524B2 - ドライバ回路 - Google Patents

Description

本発明の実施形態は、ドライバ回路に関する。

産業用及び民生用に適用される各種電源システムは、出力ＭＯＳトランジスタのゲート端子を制御するドライバ回路を使用する。出力ＭＯＳトランジスタは、大電流まで対応するために、オン抵抗の低減化が要求されている。出力ＭＯＳトランジスタのオン抵抗の低減化対応として、昇圧回路を用いて入力電圧を昇圧して昇圧電圧を出力トランジスタのゲートに印加して出力トランジスタをオンさせる技術が有効である。

ドライバ回路に昇圧回路を用いた場合、昇圧回路から電源端子側に流れる逆電流を防止することが要求されている。

特開２００７－１６６６８５号公報

本発明は、昇圧回路から電源端子側に流れる逆電流を防止することができるドライバ回路を提供することにある。

一つの実施形態によれば、ドライバ回路は、入力電圧制御回路、逆流防止回路、昇圧回路を有する。入力電圧制御回路は、制御信号がイネーブル状態のときに入力電圧を出力し、制御信号がディセーブル状態のときに入力電圧を遮断する。逆流防止回路は、電源端子と入力電圧制御回路の間に設けられ、第１端子に電源端子を介して入力電圧が印加され、制御信号がイネーブル状態のときにオンして入力電圧を入力電圧制御回路に出力し、制御信号がディセーブル状態のときにターンオフする第１トランジスタと、アノードが第１トランジスタの第１端子に接続され、カソードが第１トランジスタの第２端子に接続され、第１トランジスタに形成される第１ボディダイオードとを含む。昇圧回路は、入力電圧制御回路から出力される入力電圧を入力し、入力電圧を昇圧して昇圧電圧を生成する。昇圧電圧はドライバ回路の出力として、外部の出力トランジスタの制御端子に供給される。

第１の実施形態に係るドライバ回路を示す回路図である。 第１の実施形態に係る昇圧回路を示す回路図である。 順方向ボディダイオード内蔵のＮｃｈ ＭＯＳトランジスタの回路図である。 順方向ボディダイオード内蔵のＮｃｈ ＭＯＳトランジスタの動作波形である。 順方向ボディダイオード内蔵のＰｃｈ ＭＯＳトランジスタの回路図である。 順方向ボディダイオード内蔵のＰｃｈ ＭＯＳトランジスタの動作波形である。 比較例のドライバ回路を示す回路図である。 第１の実施形態及び比較例のドライバ回路の動作を説明するタイミングチャート、実線（ａ）は第１の実施形態の波形、破線（ｂ）は比較例の波形。 昇圧電圧を耐圧まで強制的に上昇させた場合の動作を説明するタイミングチャート。 第２の実施形態に係るドライバ回路を示す回路図である。 第２の実施形態に係るドライバ回路の動作を示すフローチャート。 第３の実施形態に係るドライバ回路を示す回路図である。 第３の実施形態に係るドライバ回路の動作を示すフローチャート。 第３の実施形態に係るドライバ回路の動作を示すフローチャート。 第１の変形例のドライバ回路を示す回路図である。

以下本発明の実施形態について図面を参照しながら説明する。

（第１の実施形態）
まず、第１の実施形態に係るドライバ回路について、図面を参照して説明する。図１はドライバ回路を示す回路図である。

第１の実施形態では、入力電圧が電源端子を介して供給され、制御信号がイネーブル状態のときに、逆流防止回路を構成するＭＯＳトランジスタがオンして入力電圧を入力電圧制御回路に出力する。昇圧回路は、入力電圧制御回路から出力される入力電圧を昇圧して昇圧電圧を生成して出力トランジスタのゲートに出力する。逆流防止回路を構成するＭＯＳトランジスタに形成されるボディダイオードは、アノードがＭＯＳトランジスタの第１端子に接続され、カソードがＭＯＳトランジスタの第２端子に接続され、昇圧回路から電源端子側に流れる逆電流を防止している。

図1に示すように、ドライバ回路１００は、制御部１、逆流防止回路２、入力電圧制御回路３、昇圧回路４、端子Ｐｈｉｇｈ、端子Ｐｌｏｗを含む。ドライバ回路１００は、産業用及び民生用に適用される各種電源システムに適用される。第１の実施形態では、出力トランジスタＮＭＴｏｕｔ１、ボディダイオードＢＤ４、出力端子Ｐｏｕｔをドライバ回路１００の外部に設けているが必ずしもこれに限定されるものではない。例えば、ドライバ回路の内部に出力トランジスタＮＭＴｏｕｔ１、ボディダイオードＢＤ４、出力端子Ｐｏｕｔを設けてもよい。

端子Ｐｈｉｇｈは電源端子であり、電源やバッテリーなどから入力電圧Ｖｉｎを入力する。

逆流防止回路２は、端子Ｐｈｉｇｈ（電源端子）と入力電圧制御回路３の間に設けられ、ＭＯＳトランジスタＰＭＴ１とボディダイオードＢＤ１を含む。

ＭＯＳトランジスタＰＭＴ１は、Ｐｃｈ ＭＯＳトランジスタである。ＭＯＳトランジスタＰＭＴ１は、第１端子(ドレイン)に端子Ｐｈｉｇｈ（電源端子）を介して入力電圧Ｖｉｎが印加され、制御端子（ゲート）がノードＮ２に接続され、バックゲートが第２端子(ソース)とノードＮ１に接続される。ボディダイオードＢＤ１は、アノードがＭＯＳトランジスタＰＭＴ１の第１端子(ドレイン)に接続され、カソードがＭＯＳトランジスタＰＭＴ１の第２端子(ソース)に接続されるＭＯＳトランジスタＰＭＴ１に形成されるボディダイオードである。ＭＯＳトランジスタＰＭＴ１は、通常動作ではオン状態(非飽和動作)で動作し、ドレインとソースはオン抵抗による電圧ドロップが小さく略同電位になる。ＭＯＳトランジスタＰＭＴ１がオフしているとき、ボディダイオードＢＤ１は逆流防止ダイオードとして機能する。なお、ＭＯＳトランジスタはＭＯＳＦＥＴとも呼称される。

制御部１は、制御信号Ｓｅｎを入力し、制御信号Ｓｅｎ１を入力電圧制御回路３に出力する。入力電圧制御回路３は、制御信号Ｓｅｎ１により動作が制御される。

入力電圧制御回路３は、逆流防止回路２と昇圧回路４の間に設けられ、ＭＯＳトランジスタＰＭＴ２、ＭＯＳトランジスタＮＭＴ１、ボディダイオードＢＤ２、ボディダイオードＢＤ３、抵抗Ｒ１、定電流源１1を含む。

抵抗Ｒ１は、一端がノードＮ１に接続され、他端がノードＮ２とＭＯＳトランジスタＰＭＴ１の制御端子（ゲート）に接続される。ＭＯＳトランジスタＰＭＴ２は、Ｐｃｈ ＭＯＳトランジスタである。ＭＯＳトランジスタＰＭＴ２は、第１端子（ソース）がノードＮ１に接続され、バックゲートが第１端子（ソース）に接続され、制御端子（ゲート）がノードＮ２に接続され、第２端子（ドレイン）がノードＮ３に接続される。ボディダイオードＢＤ２は、カソードがＭＯＳトランジスタＰＭＴ２の第１端子（ソース）に接続され、アノードがＭＯＳトランジスタＰＭＴ２の第２端子（ドレイン）に接続されるＭＯＳトランジスタＰＭＴ２に形成されるボディダイオードである。

ＭＯＳトランジスタＮＭＴ１は、Ｎｃｈ ＭＯＳトランジスタである。ＭＯＳトランジスタＮＭＴ１は、ノードＮ２と定電流源１１の間に設けられる。ＭＯＳトランジスタＮＭＴ１は、第１端子（ドレイン）がノードＮ２に接続され、制御端子（ゲート）に制御信号Ｓｅｎ１が入力され、バックゲートが接地電位（低電位側電源）Ｖｓｓに接続され、第２端子（ソース）が定電流源１１の一端に接続される。ボディダイオードＢＤ３は、カソードがＭＯＳトランジスタＮＭＴ１の第１端子（ドレイン）に接続され、アノードがＭＯＳトランジスタＮＭＴ１のバックゲート及び接地電位（低電位側電源）Ｖｓｓに接続されるＭＯＳトランジスタＮＭＴ１に形成されるボディダイオードである。定電流源１１は、ＭＯＳトランジスタＮＭＴ１と接地電位（低電位側電源）Ｖｓｓ及び端子Ｐｌｏｗの間に設けられる。定電流源１１は、接地電位（低電位側電源）Ｖｓｓ側に定電流Ｉ１を流す。端子Ｐｌｏｗは、接地端子とも呼称される。

入力電圧制御回路３は、制御信号Ｓｅｎ１がイネーブル状態(例えば、Ｈｉｇｈレベル)のときに動作し、逆流防止回路２のＭＯＳトランジスタＰＭＴ１をオンさせてノードＮ３から入力電圧Ｖｉｎを昇圧回路４に出力する。具体的には、ＭＯＳトランジスタＮＭＴ１がオンして、抵抗Ｒ１に定電流I1が流れ、ノードＮ２が定電流I1×抵抗Ｒ１の抵抗値分だけ電圧降下して、ＭＯＳトランジスタＰＭＴ２とＭＯＳトランジスタＰＭＴ１がオンする。電流を定電流I1で制御しているのは、ＭＯＳトランジスタＰＭＴ１のゲート電圧が下がりすぎてＭＯＳトランジスタＰＭＴ１のゲート耐圧を超えないように設定するためである。

入力電圧制御回路３は、制御信号Ｓｅｎ１がディセーブル状態(例えば、Ｌｏｗレベル)のときにオフし（ＭＯＳトランジスタＮＭＴ１がオフ）、逆流防止回路２のＭＯＳトランジスタＰＭＴ１をオフさせて入力電圧Ｖｉｎを遮断する（入力電圧Ｖｉｎの昇圧回路４への供給を停止）。

昇圧回路４は、例えばＤｉｃｋｓｏｎ型昇圧回路を用いている。ここでは、昇圧回路にＤｉｃｋｓｏｎ型昇圧回路を用いているが必ずしもこれに限定されるものではない。例えば、ゲート・ブーステッド・チャージポンプ回路などを代わりに用いてもよい。

図２に示すように、昇圧回路４は、ＭＯＳトランジスタＮＭＤ１、ＮＭＤ２、ＮＭＤ３、ＮＭＤｎ、ＮＭＤｎ＋１、コンデンサＣ１、Ｃ２、Ｃｎ－１、Ｃｎ、インバータＩＮＶ１を含む。ＭＯＳトランジスタＮＭＤ１、ＮＭＤ２、ＮＭＤ３、ＮＭＤｎ、ＮＭＤｎ＋１は、それぞれダイオード接続され、ノードＮ３と出力トランジスタＮＭＴｏｕｔ１の制御端子（ゲート）の間に直列接続（ｎ＋１段）される。コンデンサＣ１、Ｃ２、Ｃｎ－１、Ｃｎは、それぞれ一端が隣接配置されるダイオード接続されるＭＯＳトランジスタの間に接続される。制御信号φ１は、コンデンサＣ１、Ｃｎ－１の他端に入力される。制御信号φ１をインバータＩＮＶ１で反転した制御信号φ２は、コンデンサＣ２、Ｃｎの他端に入力される。

昇圧回路４は、入力電圧制御回路３のノードＮ３から出力される入力電圧Ｖｉｎを入力し、入力電圧Ｖｉｎを昇圧した昇圧電圧Ｖｇｕｐを生成する。

出力トランジスタＮＭＴｏｕｔ１は、ドライバ回路１００の外部に設けられるＮｃｈ ＭＯＳトランジスタである。出力トランジスタＮＭＴｏｕｔ１は、第１端子（ドレイン）に端子Ｐｈｉｇｈ（電源端子）を介して入力電圧Ｖｉｎが印加され、制御端子（ゲート）に昇圧電圧Ｖｇｕｐが入力され、バックゲートが第２端子（ソース）に接続され、第２端子（ソース）が出力端子Ｐｏｕｔに接続され、昇圧電圧Ｖｇｕｐに基づいてオンして出力端子Ｐｏｕｔに出力電圧Ｖｏｕｔを出力する。ボディダイオードＢＤ４は、カソードが出力トランジスタＮＭＴｏｕｔ１の第１端子（ドレイン）に接続され、アノードが出力トランジスタＮＭＴｏｕｔ１の第２端子（ソース）に接続される出力トランジスタＮＭＴｏｕｔ１に形成されるボディダイオードである。

出力トランジスタＮＭＴｏｕｔ１は、非飽和領域（３極管領域）で動作する。出力トランジスタＮＭＴｏｕｔ１に流れるドレイン電流をＩｄ、ゲートに印加される昇圧電圧をＶｇｕｐ、閾値電圧をＶｔｈ、ゲート長をＬｇ、ゲート幅をＷｇ、ドレイン－ソース間電圧をVDS、オン抵抗（チャネル抵抗）をＲｏｎとすると、
Id≒A×(Wg/Lg)×(Vgup-Vth)×VDS・・・・・・・・・・・・式（１）
Ron=VDS/Id≒Lg/(A×Wg×(Vgup-Vth))・・・・・・・・・・・式（２）
と表される。なお、Ａは定数である。

式（１）、（２）から、昇圧回路で昇圧される昇圧電圧Ｖｇｕｐを増加させるほど出力トランジスタＮＭＴ１のオン抵抗（チャネル抵抗）は (Ｖｇｕｐ－Ｖｔｈ)に反比例して減少することがわかる。

昇圧電圧Ｖｇｕｐの最大値は、ドライバ回路１００を構成する素子の耐圧で限定され、昇圧電圧Ｖｇｕｐが耐圧以上になると、トランジスタがブレークダウンをおこして大電流が発生して、素子が破壊する可能性がある。ドライバ回路の外部からの影響（例えば、電源システムなどの影響）を受けて、昇圧回路が所定の昇圧電圧以上の高昇圧電圧を発生する場合を考慮する必要がある。

第１の実施形態のドライバ回路１００では、逆流防止回路２を用いているが必ずしもこれに限定されるものではない。図１３に示す第１の変形例のドライバ回路１００ａのように、逆流防止回路２の代わりに逆流防止回路２ａを用いてもよい。

具体的には、逆流防止回路２ａは、ＭＯＳトランジスタＮＭＴａ、ボディダイオードＢＤａを含む。ＭＯＳトランジスタＮＭＴａは、Ｎｃｈ ＭＯＳトランジスタである。ＭＯＳトランジスタＮＭＴａは、第１端子に端子Ｐｈｉｇｈ（電源端子）を介して入力電圧Ｖｉｎが印加され、バックゲートが第１端子(ソース)に接続され、第２端子(ドレイン)がノードＮ１に接続され、制御端子（ゲート）に制御部１ａから出力される制御信号Ｓｅｎａが入力される。ＭＯＳトランジスタＮＭＴａは、制御信号Ｓｅｎａがイネーブル状態（Ｈｉｇｈレベル）のときにオンする。

制御信号Ｓｅｎａのイネーブル状態（Ｈｉｇｈレベル）のときの電圧値は、入力電圧Ｖｉｎ＋閾値電圧Ｖｔｈ以上の高い値に設定する必要がある。その理由はオン抵抗を減少させてドレインーソース間の電位ドロップを抑制させるためである。ボディダイオードＢＤａは、アノードがＭＯＳトランジスタＮＭＴａの第１端子に接続され、カソードがＭＯＳトランジスタＮＭＴａの第２端子に接続されるＭＯＳトランジスタＮＭＴａに形成されるボディダイオードである。ＭＯＳトランジスタＮＭＴａは、通常動作ではオン状態(非飽和動作)で動作し、ドレインとソースはオン抵抗による電圧ドロップが小さく略同電位になる。ＭＯＳトランジスタＮＭＴａがオフしているとき、ボディダイオードＢＤａは逆流防止ダイオードとして機能する。

順方向ボディダイオード内蔵のＭＯＳトランジスタの動作について、図３ａ、図３ｂ、図４ａ、図４ｂを参照して説明する。図３ａは順方向ボディダイオード内蔵のＮｃｈ ＭＯＳトランジスタの回路図、図３ｂは順方向ボディダイオード内蔵のＮｃｈ ＭＯＳトランジスタの動作波形である。図４ａは順方向ボディダイオード内蔵のＰｃｈ ＭＯＳトランジスタの回路図、図４ｂは順方向ボディダイオード内蔵のＰｃｈ ＭＯＳトランジスタの動作波形である。

図３ａに示すように、順方向ボディダイオード内蔵のＮｃｈ ＭＯＳトランジスタでは、第１端子がＨｉｇｈレベル、制御端子（ゲート）がＨｉｇｈレベル(第1端子よりもＨｉｇｈレベル)、第２端子がＬｏｗレベルのときにドレイン電流Ｉｄが低電位側に流れる。このとき、ＭＯＳトランジスタはオン状態となって非飽和領域になり、オン抵抗によるドロップ電圧差が生じるだけとなり、ソース電位とドレイン電位は略同電位となる。ソース－ドレイン間の順方向のボディダイオードＢＤには電流が流れない。

このため、図３ｂに示すように、順方向ボディダイオード内蔵のＮｃｈ ＭＯＳトランジスタの動作は、非飽和領域（３極管領域）内に限定される。

図４ａに示すように、順方向ボディダイオード内蔵のＰｃｈ ＭＯＳトランジスタでは、第１端子がＨｉｇｈレベル、制御端子（ゲート）がＬｏｗレベル、第２端子がＬｏｗレベルのときにドレイン電流Ｉｄが低電位側に流れる。このとき、ＭＯＳトランジスタはオン状態となって非飽和領域になり、オン抵抗によるドロップ電圧差が生じるだけとなり、ソース電位とドレイン電位は略同電位となる。ドレイン－ソース間の順方向のボディダイオードＢＤには電流が流れない。

このため、図４ｂに示すように、順方向ボディダイオード内蔵のＰｃｈ ＭＯＳトランジスタの動作は、非飽和領域（３極管領域）に限定される。

非飽和領域（３極管領域）のＭＯＳトランジスタは、ドレイン電流をＩｄ、ゲートに印加される電圧をＶｇ、閾値電圧をＶｔｈ、ドレインーソース間電圧をＶｄｓ、ゲート長をＬｇ、ゲート幅をＷｇとすると、
Id=A×(Wg/Lg)×{((Vg-Vth)×Vds)-(1/2)Vds²｝・・・式（３）
と表され、
((Vg-Vth)×Vds)＞＞(1/2)Vds²を考慮すると、
Id≒A×(Wg/Lg)×((Vg-Vth)×Vds)・・・・・・・・・式（４）
と表される。なお、Ａは定数である。

次に、比較例のドライバ回路について図５を参照して説明する。図５は、比較例のドライバ回路を示す回路図である。

図５に示すように、比較例のドライバ回路２００は、第１の実施形態のドライバ回路１００の逆流防止回路２の代わりにダイオードＰＤ１を設けている。比較例のドライバ回路２００では、その他の部分は同一なので異なる点のみ説明する。

ダイオードＰＤ１は、アノードに端子Ｐｈｉｇｈ（電源端子）を介して入力電圧が印加され、カソードがノードＮ１に接続される。比較例のドライバ回路２００がイネーブル状態（例えば、Ｈｉｇｈレベル）の制御信号Ｓｅｎ１を入力して通常動作するとき、ダイオードＰＤ１は、端子Ｐｈｉｇｈ（電源端子）とノードＮ１の間が順方向となり、順方向電流ＩｆがノードＮ１側に流れるのでノードＮ１の電圧はＶｉｎ－Ｖｆとなる（電圧降下発生）。

比較例のドライバ回路２００がディセーブル状態（例えば、Ｌｏｗレベル）の制御信号Ｓｅｎ１を入力して動作を停止しているとき、ダイオードＰＤ１は、比較例のドライバ回路２００内部（例えば、昇圧回路４）から端子Ｐｈｉｇｈ（電源端子）へ流れる逆電流を防止する逆電流防止ダイオードとして機能する。

次に、第１の実施形態及び比較例のドライバ回路の動作について図６、図７を参照して説明する。図６は、第１の実施形態及び比較例のドライバ回路の動作を説明するタイミングチャート、実線（ａ）は第１の実施形態の波形、破線（ｂ）は比較例の波形である。図７は、昇圧電圧を耐圧まで強制的に上昇させた場合の動作を説明するタイミングチャートである。

図６に示すように、第１の実施形態のドライバ回路１００と比較例のドライバ回路２００は、端子Ｐｈｉｇｈ（電極端子）を介して入力電圧Ｖｉｎが外部から供給される。これ以降、動作中は入力電圧Ｖｉｎの供給が維持される。

次に、制御部１からイネーブル状態（Ｈｉｇｈレベル）の制御信号Ｓｅｎ１が入力電圧制御回路３に出力され、入力電圧制御回路３が動作を開始する。第１の実施形態のドライバ回路１００では、逆流防止回路２での入力電圧Ｖｉｎの低下が発生しないのでノードＮ３から入力電圧Ｖｉｎが昇圧回路４に出力される。一方、比較例のドライバ回路２００では、ダイオードＰＤ１による入力電圧Ｖｉｎの低下が発生するのでノードＮ３からＶｉｎ－Ｖｆの電圧が昇圧回路４に出力される（破線表示）。比較例のドライバ回路２００では、ノードＮ３の電圧が第１の実施形態のドライバ回路１００と比較してＶｆ分低下する。

続いて、昇圧回路４は、ノードＮ３から出力される電圧に基づいて昇圧動作を開始し、昇圧電圧を発生する。第１の実施形態のドライバ回路１００では、昇圧回路４で発生する昇圧電圧Ｖｇｕｐ１（実線表示）である。一方、比較例のドライバ回路２００では、昇圧回路４で発生する昇圧電圧Ｖｇｕｐ２（破線表示）である。比較例のドライバ回路２００では、昇圧電圧が第１の実施形態のドライバ回路１００と比較してＶｆ×段数分低下する。

次に、出力トランジスタＮＭＴｏｕｔ１は、昇圧回路４から出力される昇圧電圧を制御端子（ゲート）に入力してオンする（非飽和動作（３極管動作））。第１の実施形態のドライバ回路１００では、出力トランジスタＮＭＴｏｕｔ１が動作して出力ＭＯＳトランジスタＮＭＴｏｕｔ１のオン抵抗Ｒｏｎ１は、
RON1≒ Lg/(A×Wg×(Vgup1-Vth))・・・・・・・・・式（５）
と表される（実線表示）。

比較例のドライバ回路２００では、出力トランジスタＮＭＴｏｕｔ１がオンして出力ＭＯＳトランジスタＮＭＴｏｕｔ１のオン抵抗Ｒｏｎ２は、
RON2≒ Lg/(A×Wg×(Vgup2-Vth))・・・・・・・・・・式（６）
と表される（破線表示）。

昇圧電圧Ｖｇｕｐ１＞昇圧電圧Ｖｇｕｐ２であるから、Ｒｏｎ１＜Ｒｏｎ２となり第１の実施形態のドライバ回路１００では、比較例のドライバ回路２００よりもオン抵抗を低減することができる。

図７に示すように、入力電圧Ｖｉｎが供給され、ディセーブル状態（Ｌｏｗレベル）の制御信号Ｓｅｎ１が入力電圧制御回路３に入力された場合（第１の実施形態のドライバ回路１００と比較例のドライバ回路２００が動作を停止状態）について説明する。

この状態で、ドライバ回路が外部から影響（電源システムなどの影響）を受けて昇圧回路から出力される昇圧電圧が強制的に耐圧まで上昇した場合、昇圧回路側から端子Ｐｈｉｇｈ（電源端子）への逆流電流の発生を第１の実施形態のドライバ回路１００と比較例のドライバ回路２００共に防止することができる。その理由は、第１の実施形態のドライバ回路１００では、ボディダイオードＢＤ１が逆方向となり逆方向耐圧まで電流を遮断する。比較例のドライバ回路２００では、ダイオードＰＤ１が逆方向となり逆方向耐圧まで電流を遮断する。

上述したように、第１の実施形態のドライバ回路１００では、制御部１、逆流防止回路２、入力電圧制御回路３、昇圧回路４、端子Ｐｈｉｇｈ、端子Ｐｌｏｗが設けられる。逆流防止回路２は、端子Ｐｈｉｇｈ（電源端子）と入力電圧制御回路３の間に設けられ、ＭＯＳトランジスタＰＭＴ１とボディダイオードＢＤ１を含む。ボディダイオードＢＤ１は、アノードがＭＯＳトランジスタＰＭＴ１の第１端子に接続され、カソードがＭＯＳトランジスタＰＭＴ１の第２端子に接続される。制御信号Ｓｅｎ１がイネーブル状態のときに、入力電圧制御回路３が動作し、ＭＯＳトランジスタＰＭＴ１がオンして、昇圧回路４が入力電圧Ｖｉｎを昇圧して昇圧電圧Ｖｇｕｐを生成する。

このため、昇圧回路から電源端子側に流れる逆電流を逆流防止回路のボディダイオードを用いて防止することができる。逆流防止回路にＭＯＳトランジスタを設けているので、入力電圧の低下を発生せずに直接入力電圧を昇圧回路に入力でき、昇圧回路で生成される昇圧電圧を高い値に設定することができる。したがって、出力トランジスタを低オン抵抗で動作できる。

第１の実施形態の入力電圧制御回路３では、ＭＯＳトランジスタＮＭＴ１のバックゲートとボディダイオードＢＤ３のアノードを接地電位（低電位側電源）Ｖｓｓに接続しているが、必ずしもこれに限定されるものではない。ＭＯＳトランジスタＮＭＴ１のバックゲートとボディダイオードＢＤ３のアノードをＭＯＳトランジスタＮＭＴ１の第２端子（ソース）に接続してもよい。

（第２の実施形態）
次に、第２の実施形態に係るドライバ回路について、図面を参照して説明する。図８はドライバ回路を示す回路図である。

第２の実施形態では、入力電圧と昇圧電圧を入力して減算処理を実行する減算回路と、減算処理電圧と基準電圧を入力して比較演算処理を実行するコンパレータとを設けて、減算処理電圧が基準電圧よりも大きな場合に入力電圧制御回路の動作を停止する。

以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図８に示すように、ドライバ回路３００は、制御部１ｂ、逆流防止回路２、入力電圧制御回路３、昇圧回路４、減算回路５、コンパレータ６、端子Ｐｈｉｇｈ、端子Ｐｌｏｗを含む。ドライバ回路３００は、産業用及び民生用に適用される各種電源システムに適用される。

減算回路５は、端子Ｐｈｉｇｈ（電源端子）を介して入力される入力電圧Ｖｉｎと昇圧回路４から出力される昇圧電圧Ｖｇｕｐを入力し、減算処理を実行して減算処理電圧である減算信号Ｓｇｎを出力する。

コンパレータ６は、入力側のプラス（＋）ポートに減算信号Ｓｇｎを入力し、入力側のマイナス（－）ポートに基準電圧Ｖｒｅｆを入力し、比較演算処理を実行して比較信号Ｓｈｓを制御回路１ｂに出力する。

制御回路１ｂは、制御信号Ｓｅｎと比較信号Ｓｈｓを入力し、制御信号Ｓｅｎ１を入力制御回路３へ出力する。制御回路１ｂは、減算処理電圧が基準電圧Ｖｒｅｆよりも大きな場合、制御信号Ｓｅｎをイネーブル状態（Ｈｉｇｈレベル）からディセーブル状態（Ｌｏｗレベル）に切り替えて入力電圧制御回路３、昇圧回路４、出力トランジスタＮＭＴｏｕｔ１の動作を停止させる。制御回路１ｂは、減算処理電圧が基準電圧Ｖｒｅｆよりも小さな場合、制御信号Ｓｅｎをイネーブル状態（Ｈｉｇｈレベル）に維持する。

次に、ドライバ回路３００の動作を、図９を参照して説明する。図９はドライバ回路の動作を示すフローチャートである。

図９に示すように、ドライバ回路３００では、端子Ｐｈｉｇｈ（電源端子）を介して入力電圧が供給される（ステップＳ１）。

次に、制御部１ｂから入力電圧制御回路３へ出力される制御信号Ｓｅｎ１がディセーブル状態（Ｌｏｗレベル）からイネーブル状態（Ｈｉｇｈ）レベルとなり、イネーブル状態（Ｈｉｇｈレベル）の制御信号Ｓｅｎ１により、入力電圧制御回路３が動作を開始し、逆流防止回路２のＭＯＳトランジスタＰＭＴ１がオンする。入力電圧制御回路３から入力電圧Ｖｉｎが昇圧回路４に出力される（ステップＳ２）。

続いて、昇圧回路４は、入力電圧Ｖｉｎを入力して昇圧動作を開始する。昇圧回路４は、昇圧電圧Ｖｇｕｐを出力トランジスタＮＭＴｏｕｔ１の制御端子（ゲート）に出力する。出力トランジスタＮＭＴｏｕｔ１は、制御端子（ゲート）に昇圧電圧Ｖｇｕｐを入力し、昇圧電圧Ｖｇｕｐに基づいてオンして出力端子Ｐｏｕｔに出力電圧Ｖｏｕｔを出力する（ステップＳ３）。

次に、ドライバ回路３００が動作を維持しているとき、減算回路５は端子Ｐｈｉｇｈ（電源端子）介して入力される入力電圧Ｖｉｎと昇圧回路４から出力される昇圧電圧Ｖｇｕｐを入力して、減算処理を実行して減算信号Ｓｇｎを出力する（ステップＳ４）。

コンパレータ６は、入力側のプラス（＋）ポートに減算信号Ｓｇｎを入力し、入力側のマイナス（－）ポートに基準電圧Ｖｒｅｆを入力して、比較演算処理を実行して比較信号Ｓｈｓを制御回路１ｂに出力する。制御回路１ｂは、減算処理電圧（Ｖｇｕｐ－Ｖｉｎ）と基準電圧Ｖｒｅｆの比較を行う（ステップＳ５）。

制御回路１ｂは、Ｖｇｕｐ－Ｖｉｎが基準電圧Ｖｒｅｆよりも小さいと判断した場合、昇圧回路４の動作を継続する。具体的には、異常なしと判断し、入力電圧制御回路３へ供給するイネーブル状態（Ｈｉｇｈレベル）の制御信号Ｓｅｎ１を維持する。

制御回路１ｂは、Ｖｇｕｐ－Ｖｉｎが基準電圧Ｖｒｅｆよりも大きいと判断した場合、昇圧回路４の動作を停止する。具体的には、昇圧電圧Ｖｇｕｐが例えば外部からの影響（電源システムなどからの影響）により昇圧電圧Ｖｇｕｐが所定の電圧以上に昇圧されたと判断し、入力電圧制御回路３へ供給する制御信号Ｓｅｎ１をイネーブル状態（Ｈｉｇｈレベル）からディセーブル状態（Ｌｏｗレベル）に切り替えて入力電圧制御回路３、逆流防止回路２のＭＯＳトランジスタＰＭＴ１、昇圧回路４の動作を停止する。

上述したように、第２の実施形態のドライバ回路３００では、制御部１ｂ、逆流防止回路２、入力電圧制御回路３、昇圧回路４、減算回路５、コンパレータ６、端子Ｐｈｉｇｈ、端子Ｐｌｏｗが設けられる。ドライバ回路３００が動作中に、減算回路５は入力電圧Ｖｉｎと昇圧電圧Ｖｇｕｐを入力して減算処理を実行する。コンパレータ６は、減算回路５の減算結果と基準電圧Ｖｒｅｆを入力して比較演算処理を実行する。制御部１ｂは、コンパレータ６から出力される比較信号Ｓｈｓを入力し、Ｖｇｕｐ－Ｖｉｎが基準電圧Ｖｒｅｆよりも大きいと判断した場合に入力電圧制御回路３、逆流防止回路２のＭＯＳトランジスタＰＭＴ１、昇圧回路４の動作を停止する。

このため、第１の実施形態と同様な効果の他に、昇圧回路４で生成される昇圧電圧Ｖｇｕｐが所定の電圧値よりも大きくなった場合、ドライバ回路の動作を迅速に停止することができる。

（第３の実施形態）
次に、第３の実施形態に係るドライバの回路について、図面を参照して説明する。図１０はドライバの回路を示す回路図である。

第３の実施形態のドライバ回路は、直列接続される第１出力トランジスタと第２出力トランジスタを設け、第１出力トランジスタに設けられる第第１ボディダイオードと第２出力トランジスタに設けられる第２ボディダイオードがバックトゥーバック（Back-to-Back）構造を有し、入力電圧と出力電圧を入力して減算処理を実行する減算回路と、減算処理電圧と基準電圧を入力して比較演算処理を実行するコンパレータとを設けて、減算処理電圧が基準電圧よりも大きな場合に入力電圧制御回路の動作を停止する。

以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図１０に示すように、ドライバ回路４００は、制御部１ｃ、逆流防止回路２、入力電圧制御回路３、昇圧回路４ａ、減算回路５ａ、コンパレータ６ａ、ＭＯＳトランジスタＰＭＴ１１、ＭＯＳトランジスタＰＭＴ１２、ボディダイオードＢＤ１１、ボディダイオードＢＤ１２、端子Ｐｈｉｇｈ、端子Ｐｌｏｗを含む。ドライバ回路４００は、産業用及び民生用に適用される各種電源システムに適用される。

第３の実施形態では、出力トランジスタＮＭＴｏｕｔ１、出力トランジスタＮＭＴｏｕｔ２、ボディダイオードＢＭＤ４、ボディダイオードＢＭＤ５、及び出力端子Ｐｏｕｔをドライバ回路４００の外部に設けているが必ずしもこれに限定されるものではない。例えば、出力トランジスタＮＭＴｏｕｔ１、出力トランジスタＮＭＴｏｕｔ２、ボディダイオードＢＭＤ４、ボディダイオードＢＭＤ５、及び出力端子Ｐｏｕｔをドライバ回路の内部に設けてもよい。

昇圧回路４ａは、入力電圧制御回路３から出力される入力電圧Ｖｉｎを入力し、昇圧動作を実行して昇圧電圧Ｖｇｕｐａと昇圧電圧Ｖｇｕｐｂを生成する。ここで、昇圧電圧Ｖｇｕｐａと昇圧電圧Ｖｇｕｐｂは、同一の電圧値であってもよいし、異なった電圧値でもよい。特に限定するものではない。

出力トランジスタＮＭＴｏｕｔ２は、Ｎｃｈ ＭＯＳトランジスタである。出力トランジスタＮＭＴｏｕｔ２は、第１端子（ソース）に端子Ｐｈｉｇｈ（電源端子）を介して入力電圧Ｖｉｎが印加され、制御端子（ゲート）に昇圧電圧Ｖｇｕｐａが印加され、バックゲートが第１端子（ソース）に接続され、第２端子（ドレイン）がノードＮ１３に接続され、昇圧電圧Ｖｇｕｐａに基づいてオンする。ボディダイオードＢＤ５は、アノードが出力トランジスタＮＭＴｏｕｔ２の第１端子（ソース）に接続され、カソードが出力トランジスタＮＭＴｏｕｔ２の第２端子（ドレイン）に接続される出力トランジスタＮＭＴｏｕｔ２に形成されるボディダイオードである。

出力トランジスタＮＭＴｏｕｔ１は、Ｎｃｈ ＭＯＳトランジスタである。出力トランジスタＮＭＴｏｕｔ１は、第１端子（ドレイン）がノードＮ１３（出力トランジスタＮＭＴｏｕｔ２の第２端子（ドレイン））に接続され、制御端子（ゲート）に昇圧電圧Ｖｇｕｐｂが印加され、バックゲートが第２端子（ソース）に接続され、昇圧電圧Ｖｇｕｐｂに基づいてオンして出力端子Ｐｏｕｔに出力電圧Ｖｏｕｔを出力する。ボディダイオードＢＤ４は、カソードが出力トランジスタＮＭＴｏｕｔ１の第１端子（ドレイン）に接続され、アノードが出力トランジスタＮＭＴｏｕｔ１の第２端子（ソース））に接続される出力トランジスタＮＭＴｏｕｔ１に形成されるボディダイオードである。通常、このような２つの出力トランジスタの接続をコモンドレイン接続と呼称される。

ボディダイオードＢＤ５とボディダイオードＢＤ４は、カソードが互いに対向配置されるバックトゥーバック（Back-to-Back）構造を形成している。このため、出力トランジスタＮＭＴｏｕｔ２と出力トランジスタＮＭＴｏｕｔ１がオフしているとき、端子Ｐｈｉｇｈ（電源端子）と出力端子Ｐｏｕｔの間の電圧差が所定の電圧以上になった場合、ボディダイオードＢＤ５とボディダイオードＢＤ４は、端子Ｐｈｉｇｈ（電源端子）と出力端子Ｐｏｕｔの間に電流を流さない（ダイオードの逆方向耐圧による電流遮断）。

減算回路５ａは、端子Ｐｈｉｇｈ（電源端子）を介して入力される入力電圧Ｖｉｎと出力電圧Ｖｏｕｔを入力し、減算処理を実行して減算処理電圧である減算信号Ｓｇｎ１を出力する。

コンパレータ６ａは、入力側のプラス（＋）ポートに減算信号Ｓｇｎ１を入力し、入力側のマイナス（－）ポートに基準電圧Ｖｒｅｆを入力し、比較演算処理を実行して比較信号Ｓｈｓ１を制御回路１ｃに出力する。

制御回路１ｃは、制御信号Ｓｅｎ、比較信号Ｓｈｓ１を入力し、制御信号Ｓｅｎ１、制御信号Ｓｓｇ１、制御信号Ｓｓｇ２を出力する。

ＭＯＳトランジスタＰＭＴ１１は、Ｐｃｈ ＭＯＳトランジスタである。ＭＯＳトランジスタＰＭＴ１１は、第１端子(ドレイン)に端子Ｐｈｉｇｈ（電源端子）を介して入力電圧Ｖｉｎが印加され、制御端子（ゲート）に制御回路１ｃから出力される制御信号Ｓｓｇ１が入力され、バックゲートが第２端子(ソース)に接続され、第２端子(ソース)がノードＮ１１（出力トランジスタＮＭＴｏｕｔ２の制御端子（ゲート）と昇圧電圧Ｖｇｕｐａ）に接続され、制御信号Ｓｓｇ１がイネーブル状態（例えばＬｏｗレベル）のときにターンオンして、ノードＮ１１の電圧を強制的に入力電圧Ｖｉｎレベルに設定する。ボディダイオードＢＤ１１は、アノードがＭＯＳトランジスタＰＭＴ１１の第１端子(ドレイン)に接続され、カソードがＭＯＳトランジスタＰＭＴ１１の第２端子(ソース)に接続されるＭＯＳトランジスタＰＭＴ１１に形成されるボディダイオードである。

ＭＯＳトランジスタＰＭＴ１２は、Ｐｃｈ ＭＯＳトランジスタである。ＭＯＳトランジスタＰＭＴ１２は、第１端子(ソース)がノードＮ１２（出力トランジスタＮＭＴｏｕｔ１の制御端子（ゲート）と昇圧電圧Ｖｇｕｐｂ）に接続され、バックゲートが第１端子(ソース)に接続され、制御端子（ゲート）に制御部１ｃから出力される制御信号Ｓｓｇ２が入力され、第２端子(ドレイン)がノードＮ１４及び出力端子Ｐｏｕｔに接続され、制御信号Ｓｓｇ２がイネーブル状態（例えばＬｏｗレベル）のときにターンオンして、ノードＮ１２の電圧を強制的に出力電圧Ｖｏｕｔレベルに設定する。ボディダイオードＢＤ１２は、カソードがＭＯＳトランジスタＰＭＴ１２の第１端子(ソース)に接続され、アノードがＭＯＳトランジスタＰＭＴ１２の第２端子(ドレイン)に接続されるＭＯＳトランジスタＰＭＴ１２に形成されるボディダイオードである。

次に、ドライバ回路４００の動作を図１１、図１２を参照して説明する。図１１、図１２に示すのはドライバ回路の動作を示すフローチャートであり、逆流防止に関する一例である。

図１１に示すように、ドライバ回路４００では、端子Ｐｈｉｇｈ（電源端子）を介して入力電圧Ｖｉｎが供給される（ステップＳ１１）。

次に、制御部１ｃから入力電圧制御回路３へ出力される制御信号Ｓｅｎ１がディセーブル状態（Ｌｏｗレベル）からイネーブル状態（Ｈｉｇｈ）レベルとなり、イネーブル状態（Ｈｉｇｈレベル）の制御信号Ｓｅｎ１により、入力電圧制御回路３が動作を開始し、逆流防止回路２のＭＯＳトランジスタＰＭＴ１がオンする。入力電圧制御回路３から入力電圧Ｖｉｎが昇圧回路４ａに出力される（ステップＳ１２）。

続いて、昇圧回路４ａは、入力電圧Ｖｉｎを入力して昇圧動作を開始する。昇圧回路４ａは、昇圧電圧Ｖｇｕｐａを出力トランジスタＮＭＴｏｕｔ２の制御端子（ゲート）に出力し、昇圧電圧Ｖｇｕｐｂを出力トランジスタＮＭＴｏｕｔ１の制御端子（ゲート）に出力する（ステップＳ１３）。

次に、出力トランジスタＮＭＴｏｕｔ２は、制御端子（ゲート）に昇圧電圧Ｖｇｕｐａを入力し、昇圧電圧Ｖｇｕｐａに基づいてオンする。並行して、出力トランジスタＮＭＴｏｕｔ１は、制御端子（ゲート）に昇圧電圧Ｖｇｕｐｂを入力し、昇圧電圧Ｖｇｕｐｂに基づいてオンして出力端子Ｐｏｕｔに出力電圧Ｖｏｕｔを出力する（ステップＳ１４）。

次に、ドライバ回路４００が動作を維持しているとき、減算回路５ａは端子Ｐｈｉｇｈ（電源端子）介して入力される入力電圧Ｖｉｎと出力電圧Ｖｏｕｔを入力して、減算処理を実行して減算信号Ｓｇｎ１を出力する（ステップＳ１５）。

コンパレータ６ａは、入力側のプラス（＋）ポートに減算信号Ｓｇｎ１を入力し、入力側のマイナス（－）ポートに基準電圧Ｖｒｅｆを入力して、比較演算処理を実行して比較信号Ｓｈｓ１を制御回路１ｃに出力する。制御回路１ｃは、減算処理電圧（Ｖｏｕｔ－Ｖｉｎ）と基準電圧Ｖｒｅｆの比較を行う（ステップＳ１６）。

制御回路１ｃは、Ｖｏｕｔ－Ｖｉｎが基準電圧Ｖｒｅｆよりも小さいと判断した場合、昇圧回路４ａの動作を継続する。具体的には、異常なしと判断し、入力電圧制御回路３へ供給するイネーブル状態（Ｈｉｇｈレベル）の制御信号Ｓｅｎ１を維持する。

制御回路１ｃは、Ｖｏｕｔ－Ｖｉｎが基準電圧Ｖｒｅｆよりも大きいと判断した場合、昇圧回路４ａの動作を停止する。具体的には、例えば外部からの影響（電源システムなどからの影響）で出力電圧Ｖｏｕｔの値が所定の値以上に上昇したと判断した場合、入力電圧制御回路３へ供給する制御信号Ｓｅｎ１をイネーブル状態（Ｈｉｇｈレベル）からディセーブル状態（Ｌｏｗレベル）に切り替えて入力電圧制御回路３、逆流防止回路２のＭＯＳトランジスタＰＭＴ１、昇圧回路４ａの動作を停止する。この結果、逆電流を防止することができる。

図１２に示すように、ドライバ回路４００の動作では、ステップＳ１１～ステップＳ１４まで図１１に示す動作と同一なので説明を省略し、それ以降について説明する。

昇圧回路４ａが昇圧動作を継続してドライバ回路４００が動作しているときに、例えば外部からの影響（電源システムなどからの影響）により昇圧電圧Ｖｇｕｐａ、Ｖｇｕｐｂが異常上昇しているかを判定する。判定手段として、昇圧回路４ａから逆流防止回路２を介して端子Ｐｈｉｇｈ（電源端子）側に流れる逆流電流の有無で判断する（ステップＳ２１）。

逆流電流の発生がないと確認された場合、昇圧回路４ａの昇圧動作を継続する。

逆流電流が確認された場合、制御回路１ｃは、イネーブル状態(Ｌｏｗレベル)の制御信号Ｓｓｇ１をＭＯＳトランジスタＰＭＴ１１の制御端子（ゲート）に出力し、ＭＯＳトランジスタＰＭＴ１１をターンオンさせてノードＮ１１を強制的に入力電圧Ｖｉｎレベル（Ｖｇｕｐａ⇒Ｖｉｎ）に設定する。この結果、昇圧回路４ａやノードＮ１１で発生する逆電流を防止することができる（ステップＳ２２）。

並行して、制御回路１ｃは、イネーブル状態(Ｌｏｗレベル)の制御信号Ｓｓｇ２をＭＯＳトランジスタＰＭＴ１２の制御端子（ゲート）に出力し、ＭＯＳトランジスタＰＭＴ１２をターンオンさせてノードＮ１２を強制的に出力電圧Ｖｏｕｔレベル（Ｖｇｕｐｂ⇒Ｖｏｕｔ）に設定する。この結果、昇圧回路４ａやノードＮ１２で発生する逆電流を防止することができる（ステップＳ２３）。

ノードＮ１１の入力電圧Ｖｉｎレベル設定とノードＮ１２の出力電圧Ｖｏｕｔレベル設定が完了し、逆流電流の発生がないと確認された後、ディセーブル状態(Ｈｉｇｈレベル)の制御信号Ｓｓｇ１をＭＯＳトランジスタＰＭＴ１１の制御端子（ゲート）に出力し、ＭＯＳトランジスタＰＭＴ１１をターンオフさせ、ディセーブル状態(Ｈｉｇｈレベル)の制御信号Ｓｓｇ２をＭＯＳトランジスタＰＭＴ１２の制御端子（ゲート）に出力し、ＭＯＳトランジスタＰＭＴ１２をターンオフさせる。

ＭＯＳトランジスタＰＭＴ１１とＭＯＳトランジスタＰＭＴ１２をターンオフさせた後、異常なしと判断し、入力電圧制御回路３へ供給するイネーブル状態（Ｈｉｇｈレベル）の制御信号Ｓｅｎ１を継続する。

上述したように、第３の実施形態のドライバ回路３００では、制御部１ｃ、逆流防止回路２、入力電圧制御回路３、昇圧回路４ａ、減算回路５ａ、コンパレータ６ａ、ＭＯＳトランジスタＰＭＴ１１、ＭＯＳトランジスタＰＭＴ１２、ボディダイオードＢＤ１１、ボディダイオードＢＤ１２、端子Ｐｈｉｇｈ、端子Ｐｌｏｗが設けられる。出力トランジスタＮＭＴｏｕｔ２と出力トランジスタＮＭＴｏｕｔ１は直列接続され、出力トランジスタＮＭＴｏｕｔ２のボディダイオードＢＤ５と出力トランジスタＮＭＴｏｕｔ１のボディダイオードＢＤ４はバックトゥーバック（Ｂａｃｋ－ｔｏ－Ｂａｃｋ）構造を有する。減算回路５ａは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔを入力して減算処理を実行する。コンパレータ６ａは、減算処理電圧と基準電圧Ｖｒｅｆを入力して比較演算処理を実行する。制御部１ａは、減算処理電圧が基準電圧Ｖｒｅｆよりも大きな場合に入力電圧制御回路３の動作を停止する。

このため、第１の実施形態と同様な効果の他に、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも大きくなった場合、ドライバ回路の動作を迅速に停止することができる。また、昇圧電圧が異常に上昇した場合、ＭＯＳトランジスタＰＭＴ１１をターンオンさせて昇圧電圧Ｖｇｕｐａを強制的に入力電圧Ｖｉｎに設定し、並行してＭＯＳトランジスタＰＭＴ１２をターンオンさせて昇圧電圧Ｖｇｕｐｂを強制的に出力電圧Ｖｏｕｔに設定しているので、昇圧電圧の異常上昇に迅速に対応することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、１ａ、１ｂ、１ｃ 制御部
２、２ａ 逆流防止回路
３ 入力電圧制御回路
４、４ａ 昇圧回路
５、５ａ 減算回路
６、６ａ コンパレータ
１１ 定電流源
１００、１００ａ、２００、３００、４００ ドライバ回路
ＢＤ１～ＢＤ５、ＢＤ１１、ＢＤ１２、ＢＤａ ボディダイオード
Ｃ１、Ｃ２、Ｃｎ－１、Ｃｎ コンデンサ
Ｉ１ 定電流
Ｉｄ ドレイン電流
Ｉｆ 順方向電流
ＩＮＶ１ インバータ
Ｉｒｖ 逆流電流
Ｎ１～Ｎ３、Ｎ１１～Ｎ１４ ノード
ＮＭＤ１～ＮＭＤ３、ＮＭＤｎ、ＮＭＤｎ＋１、ＮＭＴ１、ＮＭＴａ、ＰＭＴ１、ＰＭＴ２、ＰＭＴ１１、ＰＭＴ１２ ＭＯＳトランジスタ
ＮＭＴｏｕｔ１、ＮＭＴｏｕｔ２ 出力トランジスタ
ＰＤ１ ダイオード
Ｐｈｉｇｈ、Ｐｌｏｗ 端子
Ｐｏｕｔ 出力端子
Ｒ１ 抵抗
Ｒｏｎ１、Ｒｏｎ２ オン抵抗
Ｓｅｎ、Ｓｅｎａ、Ｓｅｎ１、Ｓｓｇ１、Ｓｓｇ２、φ１、φ２ 制御信号
Ｓｇｎ、Ｓｇｎ１ 減算信号
Ｓｈｓ、Ｓｈｓ１ 比較信号
Ｖｇｕｐ、Ｖｇｕｐ１、Ｖｇｕｐ２、Ｖｇｕｐａ、Ｖｇｕｐｂ 昇圧電圧
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧
Ｖｒｅｆ 基準電圧
Ｖｓｓ 接地電位（低電位側電源）

Claims (8)

1. 制御信号がイネーブル状態のときに入力電圧を出力し、前記制御信号がディセーブル状態のときに前記入力電圧を遮断する入力電圧制御回路と、
   電源端子と前記入力電圧制御回路の間に設けられ、第１端子に前記電源端子を介して前記入力電圧が印加され、前記制御信号がイネーブル状態のときにオンして前記入力電圧を前記入力電圧制御回路に出力し、前記制御信号がディセーブル状態のときにターンオフする第１トランジスタと、アノードが前記第１トランジスタの第１端子に接続され、カソードが前記第１トランジスタの第２端子に接続され、前記第１トランジスタに形成される第１ボディダイオードとを含む逆流防止回路と、
   前記入力電圧制御回路から出力される前記入力電圧を入力し、前記入力電圧を昇圧して昇圧電圧を生成し、出力トランジスタの制御端子に昇圧電圧を供給する昇圧回路と、
   を具備することを特徴とするドライバ回路。
2. 前記電源端子を介して入力される前記入力電圧と、前記昇圧電圧とを入力して前記昇圧電圧から前記入力電圧を減算処理する減算回路と、
   入力側のプラスポートに前記減算回路の減算処理電圧を入力し、入力側のマイナスポートに基準電圧を入力して前記減算処理電圧と前記基準電圧を比較するコンパレータと、
   を更に具備することを特徴とする請求項１に記載のドライバ回路。
3. 前記減算処理電圧が前記基準電圧よりも大きい場合、前記制御信号をイネーブル状態からディセーブル状態に変更して、前記入力電圧制御回路の動作を停止し、前記第１トランジスタをターンオフする
   ことを特徴とする請求項２に記載のドライバ回路。
4. 制御信号がイネーブル状態のときに入力電圧を出力し、前記制御信号がディセーブル状態のときに前記入力電圧を遮断する入力電圧制御回路と、
   電源端子と前記入力電圧制御回路の間に設けられ、第１端子に前記電源端子を介して前記入力電圧が印加され、前記制御信号がイネーブル状態のときにオンして前記入力電圧を前記入力電圧制御回路に出力し、前記制御信号がディセーブル状態のときにターンオフする第１トランジスタと、アノードが前記第１トランジスタの第１端子に接続され、カソードが前記第１トランジスタの第２端子に接続され、前記第１トランジスタに形成される第１ボディダイオードとを含む逆流防止回路と、
   前記入力電圧制御回路から出力される前記入力電圧を入力し、前記入力電圧を昇圧して第１昇圧電圧と第２昇圧電圧を生成し、前記第１昇圧電圧を第１出力トランジスタの制御端子に供給し、前記第２昇圧電圧を前記第１出力トランジスタと直列接続される第２出力トランジスタの制御端子に供給する昇圧回路と、
   を具備することを特徴とするドライバ回路。
5. 前記電源端子を介して入力される前記入力電圧と、前記第２出力トランジスタが出力端子に出力する出力電圧とを入力して前記出力電圧から前記入力電圧を減算処理する減算回路と、
   入力側のプラスポートに前記減算回路の減算処理電圧を入力し、入力側のマイナスポートに基準電圧を入力して前記減算処理電圧と前記基準電圧を比較するコンパレータと、
   を更に具備することを特徴とする請求項４に記載のドライバ回路。
6. 前記減算処理電圧が前記基準電圧よりも大きい場合、前記制御信号をイネーブル状態からディセーブル状態に変更して、前記入力電圧制御回路の動作を停止し、前記第１トランジスタをターンオフする
   ことを特徴とする請求項５に記載のドライバ回路。
7. 第１端子に前記電源端子を介して前記入力電圧が印加され、第２端子に前記第１昇圧電圧が印加され、制御端子がイネーブル状態のときにオンして第２端子の電圧を前記第１昇圧電圧から前記入力電圧に強制的に変更する第２トランジスタと、
   第１端子に前記第２昇圧電圧が印加され、第２端子に前記第２出力トランジスタが出力端子に出力する出力電圧が印加され、制御端子がイネーブル状態のときにオンして第１端子の電圧を前記第２昇圧電圧から前記出力電圧に強制的に変更する第３トランジスタと、
   を更に具備することを特徴とする請求項４乃至６のいずれか１項に記載のドライバ回路。
8. 前記第１トランジスタは、バックゲートが第２端子に接続され、前記制御信号がイネーブル状態のときに制御端子が接地電位に設定されるＰｃｈ ＭＯＳトランジスタである
   ことを特徴とする請求項１乃至７のいずれか１項に記載のドライバ回路。

Images