JP6051910B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP6051910B2 JP6051910B2 JP2013025542A JP2013025542A JP6051910B2 JP 6051910 B2 JP6051910 B2 JP 6051910B2 JP 2013025542 A JP2013025542 A JP 2013025542A JP 2013025542 A JP2013025542 A JP 2013025542A JP 6051910 B2 JP6051910 B2 JP 6051910B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- modulation
- current
- control
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
以下、第1実施形態について説明する。図1において、スイッチング電源回路1は、バッテリ2(電源)に接続されるスイッチング部3と、スイッチング部3と負荷5との間に接続される出力フィルタ部4と、スイッチング部3におけるスイッチング動作を制御するスイッチング制御部6とで構成されている。尚、スイッチング電源回路1は降圧型であり、スイッチング部3については周知の構成であるため、スイッチ及びダイオードのシンボルのみによりモデル的に示している。また、出力フィルタ部4は、LCフィルタとして構成されている。
Ib≒VIN/R1 …(1)
であるから、上限電圧VH,下限電圧VL,バイアス電圧VBIASは以下の関係となる。
VH∝VIN・R2/R1,VL∝VIN・R3/R1
VBIAS∝VIN・R4/R1=VIN・(R2−R3)/R1 …(2)
IBIAS=n・VBIAS/RBIAS …(3)
となる。コンデンサCmは、PチャネルMOSFET29がオンするとミラー電流IBIASで充電され、NチャネルMOSFET30がオンするとミラー電流IBIASで放電される。これにより、変調電圧Vmは三角波となる。また、変調電圧Vmの周波数fmは、次式で表される。
fm=IBIAS/{Cm・(VH−VL)} …(4)
Ichg=m・Vm/Rm …(5)
となる。コンデンサCTは、PチャネルMOSFET42がオンするとミラー電流Ichgで充電され、NチャネルMOSFET43がオンするとミラー電流Ichgで放電される。これにより、三角波のキャリアVTが生成される。また、三角波VTの周波数fsは、抵抗素子48の端子電圧をΔVTとすると次式で表される。
fs=Ichg/(CT・ΔVT) …(6)
すなわち、周波数変調部8が、変調電圧Vmを例えば図8(b)に示す様な波形で生成出力すると、三角波発振器9は、変調電圧Vmに応じて、(6)式に示す周波数fsの三角波VTを生成出力する。
図10に示すように、第2実施形態の電圧検出部51(変調制御電圧生成手段)では、それぞれ複数の抵抗素子から成る直列抵抗回路52及び53(第1〜第3制御電圧設定回路)が、動作用電源とグランドとの間に接続されている。直列抵抗回路52を構成する各抵抗素子の一端側には、それぞれアナログスイッチ(スイッチ回路)が接続されており、これらがアナログスイッチ群54(第3制御電圧設定回路)を構成している。また、直列抵抗回路53を構成する各抵抗素子の一端側にも同様にアナログスイッチが接続されており、これらがアナログスイッチ群55を構成している。
以上の構成により、直列抵抗回路52で分圧される電圧によってバイアス電圧VBIASを生成し、直列抵抗回路53(H,L)で分圧される電圧によって上限電圧VH,下限電圧VLを生成する。
図13に示す電圧検出部61(変調制御電圧生成手段)は、上限電圧VH,下限電圧VLはそれぞれ一定の電圧で出力し、バイアス電圧VBIASのみ変化させるように構成したものである。第1実施形態の電圧検出部7より、NチャネルMOSFET21c及び21d,PチャネルMOSFET22c,抵抗素子R2及びR4は削除され、抵抗素子R3は抵抗素子R5に置き換えられている。そして、上限電圧VH,下限電圧VLはそれぞれ基準電圧62,63により設定され、PチャネルMOSFET22bのドレインよりバイアス電圧VBIASが出力される。
以上のように第3実施形態によれば、電圧検出部61は、上限電圧VH,下限電圧VLはそれぞれ一定の電圧を出力し、バイアス電圧VBIASのみ変化させるので、入力電圧VINの上昇に応じて変調周波数fmを上昇させて、変調周波数幅Δfsを一定とするように制御できる。
図16に示す電圧検出部71(変調制御電圧生成手段)は、第3実施形態の電圧検出部61に対応する構成をデジタル回路により実現したもので、第2実施形態の電圧検出回路51より、直列抵抗回路53,アナログスイッチ群55,データデコーダ58及び59を削除している。そして、上限電圧VH,下限電圧VLについては、第3実施形態と同じ基準電圧62,63により付与する。
図19に示すスイッチング電源回路1Aは、第1実施形態の電圧検出部7を電流検出部7Aに置き換えたものであるが、電流検出部7Aの具体構成は電圧検出部7と同一である。但し、入力電圧VINは、バッテリ2の正側端子に替えて、スイッチング部3と出力フィルタ部4との間で負荷電流を検出する電流センサ64のセンサ電圧として与えられている。このようにして負荷電流を検出する場合も、例えば図4等の横軸である入力電圧VINは、負荷電流の増加に応じて上昇する。したがって、第5実施形態の構成による場合も、第1〜第4実施形態と同様の作用効果が得られる。
図20に示すスイッチング電源回路81は、第1実施形態のスイッチング電源回路1におけるスイッチング制御部6を、スイッチング制御部82に置き換えたものである。スイッチング制御部82は、三角波発振器9,PWM生成部10を,夫々発振器83(矩形波発振器,PWM信号生成手段),PWM生成部84(PWM信号生成手段)に置き換えたものである。PWM生成部84は、コンパレータ85とRSフリップフロップ86で構成されており、コンパレータ85の非反転入力端子は、第5実施形態における電流センサ64の出力端子に接続され、反転入力端子は、電圧制御部11のオペアンプ14の出力端子に接続されている。そして、オペアンプ14の出力端子は、RSフリップフロップ86のリセット端子Rに接続されている。また、RSフリップフロップ86のセット端子Sは、発振器83の出力端子に接続されている。
第6実施形態の構成についても、第5実施形態と同様に、電流センサをもう1つ設けて、電圧検出部7を電流検出部7Aに置き換えて構成しても良い。
図2に示したように、変調周波数fmと変調周波数幅Δfsとを同時に変化させても良い。その場合、例えば図4に示す抵抗素子R4の抵抗値を、(R2−R3)ではない任意の値に設定すれば良い。
第6実施形態のパルス生成部87の構成は、同様に矩形波信号を生成するものであれば、どのようなロジックを用いても良い。
スイッチング素子はMOSFETに限ることなく、バイポーラトランジスタを用いても良い。
Claims (12)
- スイッチング素子をPWM(Pulse Width Modulation)制御して入力される電源電圧をスイッチングすることで、入力電圧を変圧して負荷(5)に出力するスイッチング電源回路において、
PWM信号を生成して、前記スイッチング素子に出力するPWM信号生成手段(9〜11,15)と、
前記入力電圧の変化又は前記負荷が電力を消費することに伴う出力電流の変化に応じて変調制御電圧を生成する変調制御電圧生成手段(7,7A,51,61,71)と、
前記変調制御電圧に応じて、前記PWM信号生成手段におけるキャリア周波数を周波数変調する周波数変調手段(8)とを備えることを特徴とするスイッチング電源回路。 - 前記周波数変調手段は、前記変調制御電圧に応じて前記キャリア周波数の変調周波数幅を変化させ、
前記変調制御電圧生成手段(7,7A,51)は、前記入力電圧又は出力電流が上昇するのに応じて、前記変調周波数幅を減少させるように前記変調制御電圧を生成することを特徴とする請求項1記載のスイッチング電源回路。 - 前記周波数変調手段は、前記変調制御電圧に応じて前記キャリア周波数を変調する周波数を変化させ、
前記変調制御電圧生成手段(61,71)は、前記入力電圧又は出力電流が上昇するのに応じて、前記キャリア周波数を変調する周波数を上昇させるように前記変調制御電圧を生成することを特徴とする請求項1又は2記載のスイッチング電源回路。 - 前記変調制御電圧生成手段は、前記変調制御電圧として、上限電圧,下限電圧及びバイアス電圧を生成し、
前記周波数変調手段は、前記キャリア周波数を変調するための変調電圧を出力するもので、
電源とグランドとの間に接続される第1〜第4スイッチング素子(25c,29,30,28b)の直列回路と、
前記バイアス電圧に応じて制御電流を発生すると共に、前記制御電流のミラー電流を流すカレントミラー回路(25,28)と、
前記変調電圧が非反転入力端子に与えられると共に、前記上限電圧が反転入力端子に与えられる第1比較器(31)と、
前記変調電圧が反転入力端子に与えられると共に、前記下限電圧が非反転入力端子に与えられる第2比較器(32)と、
前記第1比較器の出力端子がセット端子に、前記第2比較器の出力端子がリセット端子に、前記第2及び第3スイッチング素子の導通制御端子が出力端子にそれぞれ接続されるRSフリップフロップ(33)と、
前記第2及び第3スイッチング素子の共通接続点とグランドとの間に接続されるコンデンサ(Cm)とで構成され、
前記第1,第4スイッチング素子は、前記カレントミラー回路の一部を構成して前記ミラー電流を流すように制御され、
前記第2及び第3スイッチング素子の共通接続点より前記変調電圧が出力されることを特徴とする請求項1から3の何れか一項に記載のスイッチング電源回路。 - 前記変調制御電圧生成手段(7,61)は、前記入力電圧又は出力電流に応じて制御電流を発生すると共に、前記制御電流のミラー電流を流すミラー電流経路を1つ以上有するカレントミラー回路(21,21’,22)を備え、 前記変調制御電圧のうち前記変化させる対象となる電圧については、前記ミラー電流経路に挿入される抵抗素子の端子電圧の変化に基づいて設定することを特徴とする請求項4記載のスイッチング電源回路。
- 前記カレントミラー回路(21,22)は、それぞれ第1〜第3抵抗素子(R2〜R4)が挿入され、前記第1〜第3抵抗素子の端子電圧によって前記上限電圧,前記下限電圧,前記バイアス電圧が夫々設定される第1〜第3ミラー電流経路を備え、
前記第3抵抗素子の抵抗値は、前記第1,第2抵抗素子の抵抗値の差に等しく設定されていることを特徴とする請求項5記載のスイッチング電源回路。 - 前記変調制御電圧生成手段(51,71)は、前記入力電圧又は出力電流の検出電圧をA/D変換するA/Dコンバータ(56)と、
このA/Dコンバータにより変換されたデータをデコードする1つ以上のデコーダ(57〜59)と、
電源とグランドとの間に複数の抵抗素子を直列接続してなる抵抗回路(52,53)と、一端が共通に接続され、他端が前記各抵抗素子の一端にそれぞれ接続される複数のスイッチ回路(54,55)とを有してなる1つ以上の制御電圧設定回路とで構成され、
前記複数のスイッチ回路は、前記デコーダによるデコードの結果に応じて択一的にオンされるように制御され、
前記変調制御電圧のうち前記変化させる対象となる電圧については、前記制御電圧設定回路により設定することを特徴とする請求項5記載のスイッチング電源回路。 - 前記上限電圧,前記下限電圧,前記バイアス電圧が夫々設定される第1〜第3制御電圧設定回路(52〜55)と、
前記第1〜第3制御電圧設定回路のスイッチ回路をそれぞれ個別に制御する第1〜第3デコーダ(57〜59)とを備え、
前記第3デコーダは、前記バイアス電圧を、前記第1,第2デコーダにより設定される上限電圧と下限電圧との差に比例した値に設定することを特徴とする請求項7記載のスイッチング電源回路。 - 前記PWM信号生成手段は、入力される変調電圧に応じて周波数が変化する三角波のキャリアを生成する三角波発振器(9)と、
出力電圧の変化に応じてPWM制御電圧を生成する制御電圧生成手段(11,15)と、
前記キャリアの振幅と前記PWM制御電圧とを比較してPWM信号を生成する比較器(10)とで構成されることを特徴とする請求項1から8の何れか一項に記載のスイッチング電源回路。 - 前記三角波発振器は、電源とグランドとの間に接続される第1〜第4スイッチング素子(38c,42,43,41b)の直列回路と、
前記変調電圧に応じて制御電流を発生すると共に、前記制御電流のミラー電流を流すカレントミラー回路(38,41)と、
前記変調電圧が非反転入力端子に与えられると共に、高電位側基準電圧が反転入力端子に与えられる第1比較器(44)と、
前記変調電圧が反転入力端子に与えられると共に、低電位側基準電圧が非反転入力端子に与えられる第2比較器(45)と、
前記第1比較器の出力端子がセット端子に、前記第2比較器の出力端子がリセット端子に、前記第2及び第3スイッチング素子の導通制御端子が出力端子にそれぞれ接続されるRSフリップフロップ(46)と、
前記第2及び第3スイッチング素子の共通接続点とグランドとの間に接続されるコンデンサ(CT)とで構成され、
前記第1,第4スイッチング素子は、前記カレントミラー回路の一部を構成して前記ミラー電流を流すように制御され、
前記第2及び第3スイッチング素子の共通接続点より、前記キャリアが出力されることを特徴とする請求項9記載のスイッチング電源回路。 - 前記PWM信号生成手段は、入力される変調電圧に応じて周波数が変化する矩形波のキャリアを生成する矩形波発振器(83)と、
出力電圧の変化に応じてPWM制御電圧を生成する制御電圧生成手段(11,15)と、
出力電流に応じた電圧と前記PWM制御電圧とを比較する比較器(85)と、
前記キャリアがセット端子に、前記比較器の出力信号がリセット端子にそれぞれ与えられ、前記スイッチング素子の導通制御端子が出力端子に接続されるRSフリップフロップ(86)とで構成されることを特徴とする請求項1から8の何れか一項に記載のスイッチング電源回路。 - 前記矩形波発振器は、電源とグランドとの間に接続される第1〜第4スイッチング素子(38c,42,43,41b)の直列回路と、
前記変調電圧に応じて制御電流を発生すると共に、前記制御電流のミラー電流を流すカレントミラー回路(38,41)と、
前記変調電圧が非反転入力端子に与えられると共に、高電位側基準電圧が反転入力端子に与えられる第1比較器(44)と、
前記変調電圧が反転入力端子に与えられると共に、低電位側基準電圧が非反転入力端子に与えられる第2比較器(45)と、
前記第1比較器の出力端子がセット端子に、前記第2比較器の出力端子がリセット端子に、前記第2及び第3スイッチング素子の導通制御端子が出力端子にそれぞれ接続されるRSフリップフロップ(46)と、
前記第2及び第3スイッチング素子の共通接続点とグランドとの間に接続されるコンデンサ(CT)と、
前記RSフリップフロップの出力信号を論理演算することで前記矩形波のキャリアを生成出力するロジック部(87)とで構成され、
前記第1,第4スイッチング素子は、前記カレントミラー回路の一部を構成して前記ミラー電流を流すように制御され、
前記ロジック部の出力端子より、前記キャリアが出力されることを特徴とする請求項11記載のスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013025542A JP6051910B2 (ja) | 2013-02-13 | 2013-02-13 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013025542A JP6051910B2 (ja) | 2013-02-13 | 2013-02-13 | スイッチング電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014155409A JP2014155409A (ja) | 2014-08-25 |
JP6051910B2 true JP6051910B2 (ja) | 2016-12-27 |
Family
ID=51576767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013025542A Expired - Fee Related JP6051910B2 (ja) | 2013-02-13 | 2013-02-13 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6051910B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016082722A (ja) * | 2014-10-16 | 2016-05-16 | アイシン精機株式会社 | スイッチング制御装置 |
JP2016092880A (ja) * | 2014-10-30 | 2016-05-23 | 新電元工業株式会社 | 制御装置 |
JP6458659B2 (ja) * | 2015-06-17 | 2019-01-30 | 株式会社デンソー | スイッチング素子の駆動装置 |
JP6665476B2 (ja) * | 2015-10-06 | 2020-03-13 | 富士電機株式会社 | スイッチング電源装置の制御回路 |
JP7282486B2 (ja) * | 2018-05-30 | 2023-05-29 | ルネサスエレクトロニクス株式会社 | 半導体システム |
JP2018164401A (ja) * | 2018-07-25 | 2018-10-18 | 新電元工業株式会社 | 制御装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10323028A (ja) * | 1997-05-20 | 1998-12-04 | Cosel Usa Inc | Dc−dcコンバータ |
JP4389310B2 (ja) * | 1999-11-24 | 2009-12-24 | 富士電機デバイステクノロジー株式会社 | 電源制御集積回路 |
JP3952970B2 (ja) * | 2003-03-04 | 2007-08-01 | 富士電機デバイステクノロジー株式会社 | パルス幅変調回路 |
JP4636442B2 (ja) * | 2006-06-26 | 2011-02-23 | Tdkラムダ株式会社 | パルス制御装置 |
JP2009118692A (ja) * | 2007-11-08 | 2009-05-28 | Sony Corp | 直流−直流変換装置 |
JP5195643B2 (ja) * | 2009-05-27 | 2013-05-08 | 株式会社デンソー | スイッチング装置 |
JP2013005488A (ja) * | 2011-06-13 | 2013-01-07 | Honda Motor Co Ltd | 電源装置 |
-
2013
- 2013-02-13 JP JP2013025542A patent/JP6051910B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014155409A (ja) | 2014-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6051910B2 (ja) | スイッチング電源回路 | |
US9525342B2 (en) | Power converter with pseudo-constant-on-time control and the control circuit and method thereof | |
JP4855887B2 (ja) | Pwm/pfm制御回路及びスイッチング電源回路 | |
US20130002221A1 (en) | Pseudo constant on time control circuit and step-down regulator | |
US8581564B2 (en) | Switching power supply apparatus | |
JP2007013916A (ja) | 信号生成装置 | |
JP6015370B2 (ja) | スイッチング電源装置 | |
JP5222267B2 (ja) | 電流感知を伴う燃料計電力スイッチ | |
JP2012115047A (ja) | スイッチング電源装置 | |
TWI517542B (zh) | DC-DC converters and semiconductor integrated circuits | |
JP6601211B2 (ja) | Dc−dcコンバータおよび負荷駆動用半導体集積回路 | |
KR102560435B1 (ko) | 스위칭 레귤레이터 | |
US20170133919A1 (en) | Dual-phase dc-dc converter with phase lock-up and the method thereof | |
US10333402B2 (en) | Apparatus comprising multiple power converters with real or artifical hysteresis | |
US20140340066A1 (en) | Timing generator and timing signal generation method for power converter | |
JP2012231574A (ja) | Dc−dcコンバータの制御方法およびdc−dcコンバータの制御回路 | |
JP4461842B2 (ja) | スイッチングレギュレータ及びスイッチングレギュレータの制御方法 | |
JP6457242B2 (ja) | スイッチング電源装置 | |
JP4970153B2 (ja) | スイッチング電源装置 | |
WO2012101683A1 (ja) | 鋸波生成回路 | |
JP2017143416A (ja) | 発振回路 | |
US10284088B1 (en) | Power conversion device, time signal generator and method thereof | |
JP2013198253A (ja) | Dc/dcコンバータ | |
JP2017055578A (ja) | Dc−dcコンバータ | |
CN109407744B (zh) | 用于负载的恒流控制的线性恒流控制***和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161114 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6051910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |