以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
1.回路装置
図1に本実施形態の回路装置(検出装置)の基本的な構成例を示す。本実施形態の回路装置は、検出回路60とクロック信号生成回路150を含む。この回路装置と物理量トランスデューサー18により物理量検出装置(センサーデバイス)が構成される。なお本実施形態の回路装置、物理量検出装置は図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
クロック信号生成回路150は、発振回路190を有し、この発振回路190によりクロック信号を生成する。即ち発振回路190の発振動作によりクロック信号を生成する。発振回路190としては、抵抗と容量を用いて発振するCR発振回路などを用いることができる。
検出回路60には、物理量トランスデューサー18からの検出信号が入力される。そして検出回路60は、物理量トランスデューサー18からの検出信号に基づいて物理量(所望信号)の検出処理を行う。また検出回路60は、クロック信号生成回路150により生成されたクロック信号に基づく動作用信号により動作する回路を有する。図1では、クロック信号に基づく動作用信号により動作する回路として、A/D変換回路100とDSP部110(デジタル信号処理部)が、検出回路60に設けられている。
なお、クロック信号に基づく動作用信号により動作する回路は、これらの回路には限定されない。例えば動作用信号により動作する回路として、A/D変換回路100とDSP部110の一方のみを設けてもよいし、A/D変換回路100とDSP部110とは異なる物理量の検出用の回路を設けてもよい。
またクロック信号に基づく動作用信号は、クロック信号を分周した信号であってもよいし、クロック信号と同一周波数の信号(クロック信号自体又はクロック信号をバッファリングした信号)であってもよい。
例えば図1では、クロック信号に基づく動作用信号は、A/D変換回路100のサンプリングクロック信号やDSP部110の動作クロック信号である。これらのサンプリングクロック信号、動作クロック信号は、クロック信号を分周した信号である。例えばA/D変換回路100は、動作用信号であるサンプリングクロック信号に基づいて、入力信号のサンプリング動作を行う。そして、サンプリングクロック信号に基づいてサンプリングされた信号のA/D変換を行う。またDSP部110は、動作用信号である動作クロック信号に基づいて、デジタル信号処理を行う。例えばデジタル信号処理として、デジタルフィルター処理(ローパスフィルター処理等)を行う。或いは各種のデジタル補正処理を行う。
そして本実施形態ではクロック信号生成回路150は、第1の周波数調整部191と第2の周波数調整部192を有する。第1の周波数調整部191は、物理量トランスデューサー18と回路装置とが接続される前において、発振回路190の発振周波数を調整可能な周波数調整部である。第2の周波数調整部192は、物理量トランスデューサー18と回路装置とが接続された状態において、発振回路190の発振周波数を調整可能な周波数調整部である。
第1の周波数調整部191が行う第1の周波数調整は、例えば発振回路190の発振周波数の粗調整である。第2の周波数調整部192が行う第2の周波数調整は、例えば発振周波数の微調整である。例えば第2の周波数調整は第1の周波数調整よりも調整分解能が高い。また例えば第1の周波数調整の調整範囲は広く、第2の周波数調整の調整範囲は第1の周波数調整の調整範囲よりも狭い。
例えば回路装置のチップは半導体ウェハーをダイシングすることで形成される。この回路装置と物理量トランスデューサー18は、物理量検出装置(センサーデバイス)のパッケージに収納される。そして回路装置の端子と物理量トランスデューサー18の端子とが金属製のワイヤー等により電気的に接続される。即ち、物理量検出装置は、パッケージと、物理量トランスデューサー18と、物理量トランスデューサー18に接続されて物理量トランスデューサー18と共にパッケージに収納される回路装置(半導体チップ)と、により構成される。第1の周波数調整部191が行う第1の周波数調整は、このような回路装置と物理量トランスデューサー18の接続前に行われる発振周波数の調整である。一方、第2の周波数調整部192が行う第2の周波数調整は、回路装置と物理量トランスデューサー18の接続後に行われる発振周波数の調整である。
例えば第1の周波数調整は、半導体ウェハーの状態での検査において行われる。例えば、複数の回路装置が形成された半導体ウェハーが製造され、この半導体ウェハーの状態で、テスターにより各回路装置のパッドへのプロービングが行われて、各回路装置の検査が実行される。そして、この検査において、例えば各回路装置の発振周波数が測定され、第1の周波数調整部191による発振周波数の調整(粗調整)が行われる。この発振周波数の調整は、例えば後述するヒューズカットなどにより実現できる。なお第1の周波数調整は、回路装置と物理量トランスデューサー18の接続前に行われるものであればよく、このような半導体ウェハーの状態で行われる発振周波数の調整には限定されない。
このようにして第1の周波数調整が行われた後、半導体ウェハーのダイシングが行われ、各回路装置のチップが分離される。そして、回路装置と物理量トランスデューサー18がパッケージに収納される共に電気的に接続されて、物理量検出装置が製造される。この物理量検出装置のモジュール検査において、第2の周波数調整部192による第2の周波数調整が行われる。即ち、粗調整であった第1の周波数調整に対して、微調整の第2の周波数調整が行われる。具体的には、例えば後述するように、駆動周波数が測定され、干渉周波数を避けた周波数に、発振回路190の発振周波数を設定する第2の周波数調整が行われる。
発振回路190は後述するように例えばCR発振回路である。なおCR発振回路とは異なる方式の発振回路を採用してもよい。例えば別の振動子(水晶振動子等)を利用して発振回路190の発振動作を実現してもよい。発振回路190としてCR発振回路を用いる場合には、第1の周波数調整は、例えばCR発振回路の抵抗値の調整により実現でき、第2の周波数調整は、例えばCR発振回路の容量値の調整により実現できる。なお第1の周波数調整を容量値の調整により実現し、第2の周波数調整を抵抗値の調整により実現したり、第1、第2の周波数調整の一方を、容量値や抵抗値以外の回路定数パラメータ(例えば電源電圧値)の調整により実現するなどの種々の変形実施が可能である。
図2に回路装置の具体的な構成の一例を示す。図2では回路装置は駆動回路30を有する。また回路装置には記憶部130が更に設けられている。
駆動回路30は、物理量トランスデューサー18からのフィードバック信号DIを受けて、物理量トランスデューサー18を駆動する。例えば駆動回路30は、物理量トランスデューサー18からのフィードバック信号DIを受けて、矩形波や正弦波の駆動信号DQを物理量トランスデューサー18に出力する。これにより物理量トランスデューサー18は一定の駆動周波数で駆動されるようになり、例えば駆動周波数に応じた周波数で振動等するようになる。
記憶部130は発振周波数の周波数調整値を記憶する。例えば第2の周波数調整部192による発振周波数の周波数調整値を記憶する。即ち、物理量トランスデューサー18と回路装置が接続された状態で行われる第2の周波数調整の周波数調整値を記憶する。例えば記憶部130は不揮発性メモリーにより構成できる。不揮発性メモリーとしては、例えばEPROM、EEPROM、或いはフラッシュメモリーなどを用いることができる。EPROMとしては、例えばOTP(ワンタイムPROM)などを用いることができ、OTPとしては、例えばMONOS(Metal-Oxide-Nitride-Oxide-Silicon)などを用いることができる。なお記憶部130として不揮発性メモリー以外の記憶装置(例えばヒューズを用いた記憶装置等)を採用してもよい。
例えば物理量トランスデューサー18と回路装置とがパッケージに収納された物理量検出装置のモジュール検査で、駆動回路30の駆動周波数が測定される。そして、後述する干渉周波数を避けた周波数に発振回路190の発振周波数を調整する周波数調整値が求められ、記憶部130に記憶される。この場合に、記憶部130を不揮発性メモリーにより構成すれば、物理量検出装置への電源供給が停止された場合にも、記憶部130には周波数調整値の情報が保持される。そして次の電源投入時に、この周波数調整値を記憶部130から読み出すことで、第2の周波数調整部192による発振周波数の調整を実現できる。
図3にクロック信号生成回路150の構成例を示す。図3では、図1、図2の発振回路190がCR発振回路170により実現されている。なおクロック信号生成回路150は図3の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
電圧生成回路160は電源電圧VDOSを生成して、CR発振回路170に供給する。例えば後述するように仕事関数差に基づく電源電圧VDOSを生成して供給する。
CR発振回路170は、キャパシターCと、可変抵抗回路196と、可変容量回路197と、増幅回路180(バッファー回路)を有する。CR発振回路170は、電源電圧VDOSが供給されて動作して、クロック信号CLK(発振信号)を生成する。具体的にはCR発振回路170は、キャパシターと抵抗で構成されるRC回路を用いて、信号を入力に帰還して発振信号を生成する。そして、生成された発振信号を波形整形した信号がクロック信号CLKとして出力される。
増幅回路180(反転増幅回路)はインバーター回路IV0、IV1、IV2を有する。インバーター回路IV1の出力は、キャパシターCを介して、増幅回路180の入力ノードNIに帰還される。インバーター回路IV2の出力は、可変抵抗回路196(R)を介して、増幅回路180の入力ノードNIに帰還される。インバーター回路IV0の入力が増幅回路180の入力になる。
インバーター回路IV2から出力される発振信号はインバーター回路IV3により波形整形されて、矩形波のクロック信号CLKとして出力される。例えば発振信号は、立ち上がりエッジ及び立ち下がりエッジが鈍った波形となっている。インバーター回路IV3は、このような波形の発振信号を、立ち上がりエッジ及び立ち下がりエッジが急峻な矩形波に、波形整形する。なお、インバーター回路IV3の後段に分周回路を設け、クロック信CLKを分周することで得られた1又は複数のクロック信号を出力するようにしてもよい。
このように図3では、図1、図2の発振回路190がCR発振回路170により実現される。そして図1、図2の第1の周波数調整部191が、CR発振回路170の可変抵抗回路196により実現される。またCR発振回路170は、増幅回路180を有し、可変抵抗回路196は、増幅回路180の信号を増幅回路180の入力ノードNIに帰還する抵抗回路になっている。
また図3では、図1、図2の第2の周波数調整部192は、CR発振回路170の可変容量回路197により実現される。またCR発振回路170は、増幅回路180を有し、可変容量回路197は、増幅回路180の出力ノードNQに設けられる。即ち、可変容量回路197の容量の一端が増幅回路180の出力ノードNQに接続される。
なお可変抵抗回路196や可変容量回路197の接続構成は図3に限定されず、種々の変形実施が可能である。例えば図3では、増幅回路180の最終段のインバーター回路IV2の出力を、可変抵抗回路196を介して増幅回路180の入力ノードNIに帰還している。しかし、例えば増幅回路180の1段目のインバーター回路IV0の出力を、可変抵抗回路196を介して増幅回路180の入力ノードNIに帰還する構成にしてもよい。また可変容量回路197の接続位置も図3の位置に限定されず、RC回路の容量値を変更できる接続構成であれば、種々の変形実施が可能である。
そして図3では、物理量トランスデューサー18と回路装置とが接続される前において、CR発振回路170の発振周波数が、第1の周波数調整部191である可変抵抗回路196により調整される。即ち、可変抵抗回路196は、その抵抗値が可変に調整可能な回路になっており、可変抵抗回路196の抵抗値を変化させることで、RC回路の抵抗値が変化して、CR発振回路170の発振周波数が調整される。
一方、物理量トランスデューサー18と回路装置とが接続された状態において、CR発振回路170の発振周波数が、第2の周波数調整部192である可変容量回路197により調整される。即ち、可変容量回路197は、その容量値が可変に調整可能な回路になっており、可変容量回路197の容量値を変化させることで、RC回路の容量値が変化して、発振回路170の発振周波数が調整される。
このようにすることで、本実施形態では、物理量トランスデューサー18と回路装置とが接続される前の状態での、発振周波数の第1の周波数調整(粗調整)と、物理量トランスデューサー18と回路装置とが接続された状態での、発振周波数の第2の周波数調整(微調整)を実現できる。
例えば物理量トランスデューサー18により物理量を検出するこれまでの回路装置では、検出回路60が有する回路において、物理量トランスデューサー18の駆動周波数に起因する干渉により検出性能が劣化する可能性があった。即ち、検出回路60は、クロック信号生成回路150により生成されたクロック信号に基づく信号(サンプリングクロック信号、動作クロック信号)により動作する回路であるA/D変換回路100やDSP部110を有する。そして、これらの回路を有する検出回路60に対して、物理量トランスデューサー18の駆動周波数に起因する干渉の影響が及び、検出回路60の検出性能の劣化等が生じる可能性がある。例えば回路装置に物理量トランスデューサー18が接続されると、駆動回路30の駆動周波数成分と、検出回路60の動作周波数との干渉により、検出回路60の検出性能が劣化する場合がある。
この点、本実施形態によれば、物理量トランスデューサー18と回路装置が接続された後にも、第2の周波数調整部192による発振周波数の第2の周波数調整が可能になる。従って、この第2の周波数調整により、発振回路190の発振周波数を微調整することで、物理量トランスデューサー18の駆動周波数に起因する干渉による検出回路60の検出性能の劣化を低減することが可能になる。
例えば検出回路60側へ駆動周波数成分が回り込むと、駆動周波数成分と、クロック信号に基づく動作用信号(サンプリングクロック信号等)の周波数成分とが一致してしまうという干渉周波数の問題が生じる可能性がある。このような干渉周波数の問題が生じると、検出回路60の検出値のばらつき等が発生し、検出性能が劣化する。
本実施形態によれば、このような場合にも、第2の周波数調整部192による第2の周波数調整により、干渉周波数を避けた周波数に発振周波数を設定することが可能になり、上記のような検出性能の劣化を低減できる。
特に駆動回路30により物理量トランスデューサー18を駆動する場合には、物理量トランスデューサー18の素子ばらつきにより、駆動周波数にもばらつきが生じる。このため、駆動周波数成分に基づく干渉周波数にもばらつきによる変動が生じる。また発振回路190の発振周波数も、温度変化により変動する。このように駆動周波数や発振周波数が変動した場合にも、本実施形態によれば、粗調整である第1の周波数調整の後に、微調整である第2の周波数調整を行うことで、干渉周波数を避けた周波数への発振周波数の設定が容易になるという利点がある。
また本実施形態では、発振回路190を有するクロック信号生成回路150を回路装置に設け、生成されたクロック信号に基づく動作用信号により、検出回路60のA/D変換回路100やDSP部110を動作させている。従って、駆動回路30の駆動信号に基づく信号によりこれらの回路を動作させる場合に比べて、回路の高速動作を実現できる。
即ち、従来では、駆動回路30の駆動信号に基づく信号により、検出回路60の回路を動作させており、駆動信号の周波数はそれほど高くないため(例えば50〜150KHz)、当該回路の高速動作を実現できなかった。例えばA/D変換回路100の高速なA/D変換動作や、DSP部110の高速なデジタル信号処理を実現できなかった。
この点、本実施形態では、クロック信号生成回路150の発振回路190により、例えば5MHz以上というような高速な原振クロックを生成し、この原振クロックを分周したサンプリングクロック信号や動作クロック信号を用いて、A/D変換回路100やDSP部110を動作させることができる。従って、これらの各回路での処理を高速に終了させたり、駆動信号に基づく信号では実現できなかった処理を実現することなどが可能になる。
そして、このような回路動作の高速化のために、クロック信号生成回路150のクロック信号に基づく動作用信号により、検出回路60の回路を動作させると、駆動信号に基づく信号により、検出回路60の回路を動作させる場合には発生していなかった問題が生じる可能性がある。例えば後に詳述するように、駆動信号の周波数成分と、サンプリングクロック信号等の動作用信号の周波数成分との干渉の問題が生じ、検出回路60の検出性能の劣化等の問題を招く。
この点、本実施形態では、物理量トランスデューサー18と回路装置の接続前の第1の周波数調整に加えて、物理量トランスデューサー18と回路装置の接続後の第2の周波数調整が可能になっている。従って、物理量トランスデューサー18と回路装置とが接続されたことによる影響を受けて、検出性能が劣化する可能性がある場合にも、発振周波数の第2の周波数調整により回避することが可能になる。従って、検出回路60の回路の高速動作を実現しながら、物理量トランスデューサー18と回路装置とが接続されたことによる、検出回路60の回路に及ぼす検出性能の劣化の影響についても、低減できるようになる。
2.電子機器、ジャイロセンサー、回路装置の詳細な構成
図4に、本実施形態の回路装置20、この回路装置20を含むジャイロセンサー510(広義には物理量検出装置)、このジャイロセンサー510を含む電子機器500の詳細な構成例を示す。
なお回路装置20、電子機器500、ジャイロセンサー510は図4の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器500としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサーが圧電型の振動片(振動ジャイロ)であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。
電子機器500はジャイロセンサー510と処理部520を含む。またメモリー530、操作部540、表示部550を含むことができる。処理部520(CPU、MPU等)はジャイロセンサー510等の制御や電子機器500の全体制御を行う。また処理部520は、ジャイロセンサー510により検出された角速度情報(広義には物理量)に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、GPS自律航法などのための処理を行う。メモリー530(ROM、RAM等)は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部540はユーザーが電子機器500を操作するためのものであり、表示部550は種々の情報をユーザーに表示する。
ジャイロセンサー510(物理量検出装置)は、振動片10と回路装置20を含む。図4の振動片10(広義には物理量トランスデューサー)は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動片であり、駆動用振動片11、12と、検出用振動片16、17を有する。駆動用振動片11、12には駆動端子2、4が設けられ、検出用振動片16、17には検出端子6、8が設けられている。
回路装置20は、駆動回路30、検出回路60、記憶部130、制御部140、クロック信号生成部150を含む。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
駆動回路30は、駆動信号(駆動電圧)を出力して振動片10を駆動する。そして振動片10からフィードバック信号を受け、これにより振動片10を励振させる。検出回路60は、駆動信号により駆動される振動片10から検出信号(検出電流、電荷)を受け、検出信号から、振動片10に印加された物理量に応じた所望信号(コリオリ力信号)を検出(抽出)する。
具体的には、駆動回路30からの交流の駆動信号(駆動電圧)が駆動用振動片11の駆動端子2に印加される。すると逆圧電効果によって駆動用振動片11が振動を開始し、音叉振動により駆動用振動片12も振動を開始する。この時、駆動用振動片12の圧電効果によって発生する電流(電荷)が、駆動端子4からフィードバック信号として駆動回路30にフィードバックされる。これにより振動片10を含む発振ループが形成される。
駆動用振動片11、12が振動すると、検出用振動片16、17が図4に示す方向に振動速度vで振動する。すると、検出用振動片16、17の圧電効果によって発生する電流(電荷)が、検出信号(第1、第2の検出信号)として検出端子6、8から出力される。すると、検出回路60は、この振動片10からの検出信号を受け、コリオリ力に応じた信号である所望信号(所望波)を検出する。即ち、検出軸19を中心に振動片10(ジャイロセンサー)が回転すると、振動速度vの振動方向と直交する方向にコリオリ力Fcが発生する。例えば検出軸19を中心に回転したときの角速度をωとし、振動片の質量をmとし、振動片の振動速度をvとすると、コリオリ力はFc=2m・v・ωと表される。従って検出回路60が、コリオリ力に応じた信号である所望信号を検出することで、ジャイロセンサーの回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部520は、手振れ補正、姿勢制御、或いはGPS自律航法等のための種々の処理を行うことができる。
制御部140は、クロック信号生成回路150からのクロック信号に基づいて、各種の制御処理を行う。例えばクロック信号(クロック信号を分周した信号)に基づいて駆動回路30及び検出回路60を制御する。
また制御部140は、記憶部130への周波数調整値の書き込み処理(記憶処理)や、記憶部130からの周波数調整値の読み出し処理も行う。
クロック信号生成回路150は、パワーオンリセット解除によって動作イネーブル状態に設定されて、制御部140に対してクロック信号を供給する。そしてクロック信号の供給によって動作を開始した制御部140が、駆動回路30、検出回路60を起動して、これらの回路の動作を開始させる。
検出回路60はA/D変換回路100とDSP部110を有する。A/D変換回路100は、クロック信号生成回路150からのクロック信号に基づくサンプリングクロック信号により、入力信号のサンプリング動作を行って、A/D変換を実行する。例えばアナログの検出信号(所望信号)をデジタル信号(デジタルデータ)に変換する。DSP部110は、A/D変換回路100からのデジタル信号を受け、デジタル信号に対してデジタル信号処理を行う。このDSP(Digital Signal Processing)部110は、クロック信号生成回路150からのクロック信号に基づく動作クロック信号により動作して、フィルター処理等の各種のデジタル信号処理を実行する。
なお図4では、振動片10が音叉型である場合の例を示しているが、本実施形態の振動片10はこのような構造に限定されない。例えばT字型やダブルT字型等であってもよい。また振動片10の圧電材料は水晶以外であってもよい。
図5に本実施形態の回路装置20の更に詳細な構成例を示す。回路装置20は、振動片10(物理量トランスデューサー)からのフィードバック信号DIを受けて、振動片10を駆動する駆動回路30と、振動片10からの検出信号IQ1、IQ2を受けて、所望信号を検出する検出回路60を含む。また回路装置20は、制御部140、クロック信号生成回路150を含む。更に、電源電圧VDDが入力される電源端子TVDDと、レギュレーター回路22と、バッファー回路24を含むことができる。
電源端子TVDDには、例えば外部電源電圧VDDが入力される。この電源電圧VDDはレギュレーター回路22やバッファー回路24に供給される。電源端子TVDDは例えば回路装置(ICチップ)におけるパッドである。
レギュレーター回路22は、電源端子TVDDから供給される電源電圧VDDを降圧する電圧調整を行う。そして電圧調整により得られたレギュレート電源電圧VDDLを、動作電源電圧として駆動回路30及び検出回路60に供給する。またレギュレーター回路22は、レギュレート電源電圧VDDLを制御部140、クロック信号生成回路150に供給する。例えば外部からの電源電圧VDDとして2.7V〜3.3Vの電圧が供給された場合に、レギュレーター回路22は、この電源電圧VDDを降圧する電圧調整を行って、例えば1.8Vの一定電圧のレギュレート電源電圧VDDLを駆動回路30、検出回路60、制御部140、クロック信号生成回路150に供給する。
そして図3に示すクロック信号生成回路150の電圧生成回路160は、このレギュレート電源電圧VDDLに基づいて電源電圧VDOSを生成する。例えばレギュレート電源電圧VDDLを更に降圧した電源電圧VDOSを生成する。
バッファー回路24には、電源電圧VDDが供給される。この電源電圧VDDはバッファー回路24の高電位側電源電圧として用いられる。そしてバッファー回路24は、駆動回路30からの駆動信号DQを受けて、駆動信号DQの振幅を増加させた高振幅の駆動信号(増幅駆動信号)DQBを振動片10(物理量トランスデューサー)に出力する。例えば駆動信号DQの振幅を第1の振幅とした場合に、第1の振幅よりも大きい第2の振幅の駆動信号DQBを振動片10に出力する。この場合に駆動信号DQ、DQBは矩形波の信号であってもよいし、正弦波の信号であってもよい。
駆動回路30は、振動片10からのフィードバック信号DIが入力される増幅回路32と、自動ゲイン制御を行うゲイン制御回路40と、駆動信号DQを振動片10に出力する駆動信号出力回路50を含む。また同期信号SYCを検出回路60に出力する同期信号出力回路52を含む。なお、駆動回路30の構成は図5に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
増幅回路32(I/V変換回路)は、振動片10からのフィードバック信号DIを増幅する。例えば振動片10からの電流の信号DIを電圧の信号DVに変換して出力する。この増幅回路32は、キャパシター、抵抗素子、演算増幅器などにより実現できる。
駆動信号出力回路50は、増幅回路32による増幅後の信号DVに基づいて、駆動信号DQを出力する。例えば駆動信号出力回路50が、矩形波(又は正弦波)の駆動信号を出力する場合には、駆動信号出力回路50はコンパレーター等により実現できる。
ゲイン制御回路40(AGC)は、駆動信号出力回路50に制御電圧DSを出力して、駆動信号DQの振幅を制御する。具体的には、ゲイン制御回路40は、信号DVを監視して、発振ループのゲインを制御する。例えば駆動回路30では、ジャイロセンサーの感度を一定に保つために、振動片10(駆動用振動片)に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路40が設けられる。ゲイン制御回路40は、振動片10からのフィードバック信号DIの振幅(振動片の振動速度v)が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路40は、増幅回路32の出力信号DVを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現される。
同期信号出力回路52は、増幅回路32による増幅後の信号DVを受け、同期信号SYC(参照信号)を検出回路60に出力する。この同期信号出力回路52は、正弦波(交流)の信号DVの2値化処理を行って矩形波の同期信号SYCを生成するコンパレーターや、同期信号SYCの位相調整を行う位相調整回路(移相器)などにより実現できる。
検出回路60は、増幅回路61、同期検波回路81、A/D変換回路100、DSP部110を含む。増幅回路61は、振動片10からの第1、第2の検出信号IQ1、IQ2を受けて、差動の信号増幅や電荷−電圧変換を行う。同期検波回路81は、駆動回路30からの同期信号SYCに基づいて同期検波を行う。A/D変換回路100は、同期検波後の信号のA/D変換を行う。DSP部110はA/D変換回路100からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。
制御部140は、回路装置20の制御処理を行う。この制御部140は、ロジック回路(ゲートアレイ等)やプロセッサー等により実現できる。回路装置20での各種のスイッチ制御やモード設定等はこの制御部140により行われる。
3.干渉周波数
振動片10を駆動して角速度等の物理量を検出する回路装置においては、振動片10の駆動周波数と、検出回路60のA/D変換回路100のサンプリングクロック信号等(動作用信号)との干渉により検出性能が劣化する可能性がある。例えば、駆動周波数成分とA/D変換回路100のサンプリング周波数成分とが一致する干渉周波数において、角速度コードのばらつき等が発生し、検出性能が劣化する。
なお、本実施形態では、駆動周波数の基本波成分(基本周波数成分)や高調波成分(高調波周波数成分)を、駆動周波数成分と呼び、A/D変換回路100のサンプリング周波数の基本周波数成分及び高調波周波数成分を、サンプリング周波数成分と呼ぶこととする。
図6は、検出回路60に供給されるA/D変換回路100のサンプリングクロック信号やDSP部110の動作クロック信号についての説明図である。
図6に示すように、振動片10は駆動周波数fdrで駆動される。また同期検波回路81は、この駆動周波数fdrの同期信号に基づいて同期検波処理を行う。この駆動周波数fdrには、振動片10の個体差によるばらつきがある。
ここで、本実施形態の比較例の手法として、検出回路60のA/D変換回路100やDSP部110等についても、駆動周波数fdrの駆動信号に基づく信号により動作させる手法が考えられる。しかしながら、この比較例の手法では、駆動周波数fdrが例えば100KHz程度である場合に、駆動信号に基づく信号は100KHz以下となるため、A/D変換回路100やDSP部110の高速動作を実現できない。
このため本実施形態では、発振回路190を有するクロック信号生成回路150を設け、生成されたクロック信号に基づく動作用信号により、A/D変換回路100やDSP部110等を動作させる手法を採用している。例えば図6では、発振周波数fosのクロック信号をi分周し、分周により得られたサンプリング周波数fsm=fos/iのサンプリングクロック信号に基づいて、A/D変換回路100を動作させる。また、発振周波数fosのクロック信号を分周することにより得られたクロック周波数fdspの動作クロック信号に基づいて、DSP部110を動作させる。
このような本実施形態の回路装置においては、駆動信号の周波数との干渉を原因とする角速度コードのばらつきの問題が発生する可能性がある。
図7は干渉周波数についての説明図である。図7の横軸は発振周波数であり、縦軸は角速度コードばらつきの大きさを示したものである。駆動周波数成分と検出回路60側の動作周波数との干渉を原因とする角速度コードばらつきの問題が生じる。
例えば発振回路190の発振周波数をfosとし、i、j、kを1以上の整数とし、サンプリングクロック信号等の動作用信号の周波数をfos/iとする。i≧2の場合は、iはクロック信号の分周比に相当し、fos/iは、分周比iで分周されたサンプリングクロック信号等の動作用信号の周波数になる。
この場合に干渉周波数はj×fdr=k×fos/iが成り立つときの発振周波数である。即ち、干渉周波数をfinとすると、fos=finの場合に、j×fdr=k×fos/iの関係式が成り立つ。
例えば図7のI1に示す干渉周波数では、1×fdr=fsm=fos/iが成り立っている。例えばI1の干渉周波数をfos=fin1とすると、1×fdr=fos/i=fin1/iが成り立つ。これはj×fdr=k×fos/iの関係式(干渉条件)において、j=1、k=1の場合に相当する。
またI2に示す干渉周波数では、2×fdr=fsm=fos/iが成り立っている。例えばI2に示す干渉周波数をfos=fin2とすると、2×fdr=fos/i=fin2/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=2、k=1の場合に相当する。
またI3に示す干渉周波数では、3×fdr=fsm=fos/iが成り立っている。例えばI3に示す干渉周波数をfos=fin3とすると、3×fdr=fos/i=fin3/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=3、k=1の場合に相当する。
I4に示す干渉周波数では、3×fdr=2×fsm=2×fos/iが成り立っている。例えばI4に示す干渉周波数をfos=fin4とすると、3×fdr=2×fos/i=2×fin4/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=3、k=2の場合に相当する。
I5に示す干渉周波数では、5×fdr=2×fsm=2×fos/iが成り立っている。例えばI5に示す干渉周波数をfos=fin5とすると、5×fdr=2×fos/i=2×fin5/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=5、k=2の場合に相当する。
このように干渉周波数においては、j×fdr=k×fsm=k×fos/iの関係式で表される干渉条件が成り立つ。ここで、j×fdrは、駆動周波数fdrの高調波成分(j≧2)や基本波成分(j=1)に相当する。またfsm=fos/iは、A/D変換回路100のサンプリング周波数(広義には動作用信号の周波数)である。従って、干渉条件であるj×fdr=k×fos/iは、駆動周波数fdrの高調波成分(j≧2)や基本波成分(j=1)が、サンプリング周波数fos/iのk倍に一致するという条件になる。
なお、図7に示す干渉周波数での角速度コードばらつきは、A/D変換回路100の入力信号に混入した不要信号の周波数成分(駆動周波数成分)が、A/D変換回路100のサンプリング動作により、信号帯域に折り返すことなどが原因で発生する。従って、干渉周波数での角速度コードばらつきは、実際には、j×fdrとk×fsmとが完全に一致する場合ではなく、j×fdrとk×fsmの周波数差Δfが十分に小さい場合に、顕著に現れる。具体的には、周波数差Δfが、所望信号の周波数帯域である信号帯域の周波数(例えば200Hz〜10Hz)よりも低い場合には、周波数差Δfによる折り返しノイズが信号帯域に現れるため、角速度コードばらつき(揺れ)の問題が生じることになる。周波数差Δfが大きい場合には、DSP部110の帯域制限用のローパスフィルターにより、折り返しノイズは十分に低減されるため、角速度コードばらつきも発生しないようになる。このように、本実施形態において避けるべき干渉周波数は、所与の周波数幅(信号帯域幅、Δf)を有するものと言うことができる。
そして本実施形態では、発振回路190の発振周波数を、このような干渉周波数を避けた周波数に設定する手法を採用している。即ち、発振周波数をfosとし、i、jを1以上の整数とし、動作用信号の周波数をfos/iとした場合に、j×fdr≠fos/iとなるように発振周波数fosを設定する。動作用信号の周波数fos/iは、A/D変換回路100のサンプリングクロック信号やDSP部110の動作クロック信号(出力データレート)の周波数である。
このように、j×fdr≠fos/iとなるように発振周波数fosを設定すれば、図7のI1、I2、I3に示す干渉周波数を避けた周波数に、発振周波数fosを設定できるようになる。従って、I1、I2、I3に示す大きな値の角速度コードばらつきの発生を低減できるようになり、検出性能の劣化を低減できる。
更に本実施形態では、kを1以上の整数とした場合に、j×fdr≠k×fos/iとなるように発振周波数fosを設定することが望ましい。即ち、図7のI1、I2、I3に示すようなk=1の場合の干渉周波数のみならず、I4、I5に示すようなk≧2の場合の干渉周波数についても避けた周波数に、発振周波数fosを設定する。このようにすれば、I1、I2、I3に示すような大きな値の角速度コードばらつきの発生のみならず、I4、I5に示すような比較的小さな値の角速度コードばらつきの発生についても防止できるようになる。
そして本実施形態では、このようなj×fdr≠k×fos/iとなる発振周波数fosの調整を、図1の第2の周波数調整部192等による周波数調整により実現している。例えば図3の可変容量回路197の容量値の調整等により実現している。
例えば駆動信号に基づく信号により、検出回路60の回路を動作させる比較例の手法では、図7に示すような干渉周波数の問題は生じない。
これに対して本実施形態では、検出回路60の回路の高速動作を実現するために、発振回路190を有するクロック信号生成回路150を設け、生成されたクロック信号に基づく動作用信号により、検出回路60の回路(A/D変換回路、DSP部)を動作させている。そして駆動信号の駆動周波数と、発振回路190の発振周波数とは、別個独立のものであり、相関性がない。このため図7に示すような干渉周波数の問題が発生してしまう。そして、このような干渉周波数の問題を解消するために、本実施形態では以下に説明するような発振周波数の調整手法を採用している。
図8は本実施形態の発振周波数の調整手法の説明図である。図8において横軸は駆動周波数であり、縦軸は周波数調整のターゲット発振周波数である。
図8においてIL1、IL2は図7で説明した干渉周波数のラインである。この干渉周波数ラインIL1、IL2上では、角速度コードばらつきの問題が発生する。また図8では、振動片Aと振動片Bの例が示されている。振動片Aと振動片Bとでは、駆動周波数(ティピカル値)が異なっている。例えば回路装置とペアとなってパッケージに組み込まれる振動片として、2種類の振動片A、Bがある。駆動周波数が異なる振動片A、Bを用いることで例えば多軸ジャイロセンサーにおける軸間干渉の低減等も可能になる。
図8に示すように振動片A、Bの駆動周波数には個体差があり、振動片Aの駆動周波数はRDAの範囲でばらつき、振動片Bの駆動周波数はRDBの範囲でばらつく。RDAは、振動片Aの駆動周波数のティピカル値fdaを中心とする駆動周波数のばらつきの範囲である。RDBは、振動片Bの駆動周波数のティピカル値fdbを中心とする駆動周波数のばらつき範囲である。
そして、回路装置に振動片Aと振動片Bのいずれが接続されたかに応じて(いずれの振動片と回路装置とで物理量検出装置が構成されたかに応じて)、図8のRCAの範囲の粗調整を行う。この粗調整は、図3の電圧生成回路160が供給する電源電圧VDOSの電圧調整により実現する。図8では電源電圧VDOSの電圧調整により、例えば500KHz/ステップでの発振周波数の粗調整が可能になる。
例えば回路装置に接続される振動片が振動片A(広義には第1の物理量トランスデューサー)である場合には、電圧生成回路160は電源電圧VDOSとして第1の電圧を供給する。一方、回路装置に接続される振動片が、振動片Aとは駆動周波数が異なる振動片B(広義には第2の物理量トランスデューサー)である場合には、電圧生成回路160は電源電圧VDOSとして第1の電圧と異なる第2の電圧を供給する。
具体的には、振動片Aは振動片Bに比べて駆動周波数が低い。このため、回路装置に振動片Aが接続されて物理量検出装置が構成される場合には、振動片Aの低い駆動周波数に対応して、発振周波数の調整範囲も低い周波数範囲に設定することが望ましい。従って、振動片Aが接続される場合には、電圧生成回路160は、電源電圧VDOSとして、第2の電圧に比べて低い第1の電圧を、CR発振回路170(広義には発振回路190)に供給する。こうすることで、CR発振回路170の発振周波数が低くなり、振動片Aの低い駆動周波数に対応して、発振周波数の調整範囲を低い周波数範囲に設定できるようになる。
一方、振動片Bは振動片Aに比べて駆動周波数が高い。このため、回路装置に振動片Bが接続されて物理量検出装置が構成される場合には、振動片Bの高い駆動周波数に対応して、発振周波数の調整範囲も高い周波数範囲に設定することが望ましい。従って、振動片Bが接続される場合には、電圧生成回路160は、電源電圧VDOSとして、第1の電圧に比べて高い第2の電圧を、CR発振回路170に供給する。こうすることで、CR発振回路170の発振周波数が高くなり、振動片Bの高い駆動周波数に対応して、発振周波数の調整範囲を高い周波数範囲に設定できるようになる。
また図8において、VLAは振動片Aの場合の発振周波数の調整ラインであり、VLBは振動片Bの場合の発振周波数の調整ラインである。例えば振動片Aが回路装置に接続された場合には、調整ラインVLAを用いて発振周波数を調整する。この調整ラインVLAは、干渉周波数ラインIL1とIL2の中間に設定されるラインである。
図8のRDAに示すように、振動片Aの駆動周波数には個体差によるばらつきが存在する。一方、振動片Aに回路装置が接続されて、物理量検出装置としてパッケージされた状態においては、駆動周波数を測定することで、振動片Aの駆動周波数を一意に特定できる。そして測定された駆動周波数がfdr=fd1である場合には、図8に示すように、fdr=fd1と調整ラインVLAとから、ターゲット発振周波数ft1を求める。例えばfdr=fd1のラインと調整ラインVLAの交点から、ターゲット発振周波数ft1を求めることができる。そして発振周波数がfos=ft1に設定されるように、第2の周波数調整部192により周波数調整を行う。具体的には、発振周波数がfos=ft1に設定されるように、可変容量回路197の容量値を調整する。
また、測定された駆動周波数がfdr=fd2である場合には、fdr=fd2と調整ラインVLAとから、ターゲット発振周波数ft2を求める。そして発振周波数がfos=ft2に設定されるように、第2の周波数調整部192(可変容量回路197)により周波数調整を行う。
同様に、図8のRDBに示すように、振動片Bの駆動周波数には個体差によるばらつきが存在するが、振動片Bに回路装置が接続された状態においては、駆動周波数を測定することで、振動片Bの駆動周波数を一意に特定できる。そして測定された駆動周波数がfdr=fd3である場合には、fdr=fd3と調整ラインVLBとから、ターゲット発振周波数ft3を求める。そして発振周波数がfos=ft3に設定されるように、第2の周波数調整部192(可変容量回路197)により周波数調整を行う。
以上のようにすることで本実施形態では、干渉周波数を避けた周波数に発振周波数fosを設定できるようになる。即ち、第2の周波数調整部192(可変容量回路197)による周波数調整により、j×fdr≠k×fos/iとなるように発振周波数fosを設定できる。
そして図8に示すように、発振周波数の調整ラインVLA、VLBは干渉周波数ラインIL1、IL2の中間に位置する。従って、後述する図11のように、温度変化によって発振周波数が変動した場合にも、図7で説明した干渉周波数による角速度コードばらつきの発生を低減できるようになる。例えば駆動周波数がfdr=fd1である場合には、温度変化による発振周波数の変動が、周波数範囲RS1内に収まっていれば、干渉周波数ラインIL1、IL2との干渉を回避できる。駆動周波数がfdr=fd2である場合には、温度変化による発振周波数の変動が、周波数範囲RS2内に収まっていれば、干渉周波数ラインIL1、IL2との干渉を回避できる。fdr=fd3の場合も同様である。
4.クロック信号生成回路の詳細な構成
次に図9を用いてクロック信号生成回路150の詳細な構成例を説明する。図9には、電圧生成回路160や、CR発振回路170を構成する増幅回路180、可変抵抗回路196及び可変容量回路197の詳細な構成例が示されている。
電圧生成回路160は演算増幅器OPA、抵抗素子RB1、RB2、RB3、スイッチ素子SB1、SB2を有する。抵抗素子RB1、RB2、RB3は、電源電圧VDOSの出力ノードとVSSのノードの間に直列接続される。演算増幅器OPAの反転入力端子(第1の端子)は、演算増幅器OPAの出力ノードに接続される。演算増幅器OPAの非反転入力端子(第2の端子)は、スイッチ素子SB1を介して抵抗素子RB1とRB2の接続ノードに接続されると共に、スイッチ素子SB2を介して抵抗素子RB2とRB3の接続ノードに接続される。演算増幅器OPAの反転入力端子と非反転入力端子の間には、仕事関数差に基づく電圧が発生している。
図8で説明した電源電圧に基づく粗調整(RCA)は、スイッチ素子SB1、SB2のオン・オフ制御により実現される。例えば回路装置に振動片Aが接続される場合には、スイッチ素子SB2をオンにして、スイッチ素子SB1をオフにする。こうすることで、電源電圧VDOSが低い第1の電圧に設定されて、CR発振回路170の発振周波数は低くなる。これにより図8の調整ラインVLAでの発振周波数の調整が可能になる。
一方、回路装置に振動片Bが接続される場合には、スイッチ素子SB1をオンにして、スイッチ素子SB2をオフにする。こうすることで、電源電圧VDOSが高い第2の電圧に設定されて、CR発振回路170の発振周波数は高くなる。これにより調整ラインVLBでの発振周波数の調整が可能になる。
増幅回路180は、NAND回路NA、インバーター回路IV1、IV2を有する。インバーター回路IV1の出力は、キャパシターCを介して、増幅回路180の入力ノードNIに帰還される。インバーター回路IV2の出力は、可変抵抗回路196を介して、増幅回路180の入力ノードNIに帰還される。NAND回路NAの第1の入力が、増幅回路180の入力になり、NAND回路NAの第2の入力にはイネーブル信号ENが入力される。イネーブル信号ENがHレベルになるとCR発振回路170が動作イネーブル状態に設定され、イネーブル信号ENがLレベルになると動作ディスエーブル状態に設定される。
可変抵抗回路196は、直列接続される複数の抵抗素子R1〜R6と、複数の抵抗素子R1〜R6の各抵抗素子に対して各ヒューズ素子が並列に接続される複数のヒューズ素子FU1〜FU6(広義にはスイッチ素子)を有する。例えばヒューズ素子FU1は抵抗素子R1と並列に接続され、ヒューズ素子FU2は抵抗素子R2と並列に接続される。ヒューズ素子FU3〜FU6と抵抗素子R3〜R6の接続構成も同様である。また可変抵抗回路196は、複数の抵抗素子R1〜R6に直列接続される基準抵抗素子R7を有する。即ち、複数の抵抗素子R1〜R6及び基準抵抗素子R7は、増幅回路180の出力ノードNQと入力ノードNIとの間に直列接続される。
可変容量回路197は、可変容量素子CV1〜CV4と容量制御電圧出力回路BC1〜BC4を有する。可変容量素子CV1〜CV4の一端は、増幅回路180の出力ノードNQに接続され、他端は容量制御電圧出力回路BC1〜BC4の出力に接続されている。可変容量素子CV1〜CV4は、容量制御電圧出力回路BC1〜BC4が出力した容量制御電圧により容量が変化する素子である。可変容量素子CV1〜CV4は例えばバリキャップ(バラクター)などにより実現できる。可変容量回路197は、例えばバイナリーに重みづけられた可変容量素子のアレイにより実現することができ、この場合には容量制御電圧による制御はハイレベルとローレベルの2値制御になる。この可変容量回路197によれば例えば30KHz/ステップでの発振周波数の微調整が可能になる。
電圧生成回路160は、トランジスターの仕事関数差に基づいて、例えば負の温度特性(第1の温度特性)を有する電源電圧VDOSを生成して、CR発振回路170の増幅回路180の電源として供給する。例えば電圧生成回路160(レギュレーター回路)には高電位側の電源電圧VDDLと低電位側の電源電圧VSS(GND)が供給される。そして電圧生成回路160は、第1のトランジスターと、第1のトランジスターとはゲート電極の導電性が異なる第2のトランジスターを有する。例えば第1のトランジスターのゲート電極がN型である場合には、第2のトランジスターのゲート電極はP型となっている。そして電圧生成回路160は、第1、第2のトランジスターの仕事関数差に対応する電圧を、電源電圧VDOSとして供給する。即ち、異種ゲートの仕事関数差に基づく電源電圧VDOSを供給する。仕事関数差に基づく電源電圧VDOSは、例えば負の温度特性を有しており、温度が上昇すると電源電圧VDOSは低くなる。
具体的には電圧生成回路160の演算増幅器OPAは、差動部と出力部を有する。差動部は、カレントミラー回路と、差動対を構成する第1、第2のトランジスターと、電流源を有する。そして、差動対を構成する第1のトランジスターは、第2のトランジスターとはゲート電極の導電性が異なるトランジスターになっている。例えば第1のトランジスターのゲート電極はN型であり、第2のトランジスターのゲート電極はP型となっている。例えば第1のトランジスターと第2のトランジスターは、基板の不純物濃度やチャネルの不純物濃度は同じであるが、ゲート電極の導電性が異なっており、ゲート電極の不純物濃度が異なっている。
例えばMOSトランジスターのしきい値電圧は、Vth=φMS−QSS/COX+2φF+QD/COXと表すことができる。ここでφMSは、ゲート電極と基板の仕事関数差であり、QSSは酸化膜内の固定電荷であり、COXはゲート酸化膜の単位面積当たりの容量であり、φFはフェルミ準位であり、QDは空乏層内の電荷である。第1のトランジスターのN型ゲート電極の不純物濃度と、第2のトランジスターのP型ゲート電極の不純物濃度の設定により、デプレッション型の第1のトランジスターのしきい値電圧VTNは例えば−0.52Vに設定される。一方、エンハンスメント型の第2のトランジスターのしきい値電圧VTPは例えば0.45Vに設定される。これにより、演算増幅器OPAの反転入力端子と非反転入力端子の間には、仕事関数差に基づく電圧VOF=VTP−VTN=0.97Vが発生するようになる。従って、この仕事関数差に基づく電圧VOFによって設定される電源電圧VDOSは、電源電圧VDDLが変動した場合にも一定の電圧になると共に、負の温度特性を有するようになる。
一方、CR発振回路170の発振周波数は、電源電圧VDOSが固定電圧(一定)の場合には正の温度特性を有する。即ち、電源電圧VDOSが固定となる条件では、温度が上昇すると発振周波数は高くなる。
例えばNAND回路NAやインバーター回路IV1、IV2の各回路の信号遅延の影響を除外した場合のCR発振回路170の発振周波数をf0とする。するとCR発振回路170の発振周波数f0は、一般的には下式(1)のように表される。
f0=1/(2.2×C×R) (1)
本実施形態では、抵抗R(R1〜R7)として負の温度特性の抵抗を使用している。例えば抵抗R(R1〜R7)としてポリシリコン抵抗等を使用する。ポリシリコン抵抗は負の温度特性を有するため、温度が上昇すると抵抗Rの抵抗値は低くなる。従って、温度が上昇すると、発振周波数f0=1/(2.2×C×R)は高くなる。即ち、NAND回路等の各回路の信号遅延の影響を除外した発振周波数f0は正の温度特性を有する。
またNAND回路NA、インバーター回路IV1、IV2の各回路を構成するMOSのトランジスターのしきい値電圧は負の温度特性を有しており、温度が上昇するとしきい値電圧は低下する。しきい値電圧が低下すると、NAND回路等の各回路での信号の遅延時間は短くなり、CR発振回路170の発振周波数は上昇する。例えば各回路の負荷容量をCLとし、ドレイン電流をIDとし、電源電圧をVDOSとし、所定係数をkとすると、各回路での遅延時間は下式(2)のように表すことができる。
td=k{(CL×VDOS)/ID} (2)
上式(2)より、温度が上昇して、しきい値電圧が低下すると、ドレイン電流IDが増加することで、遅延時間tdは短くなり、電源電圧VDOSが固定の場合の発振周波数は上昇する。
図10(A)は、電源電圧VDOSが固定の場合の発振周波数の温度特性(シミュレーション結果)を示す図である。上述したように、温度が上昇すると、抵抗R(R1〜R7)の抵抗値が低くなってf0=1/(2.2×C×R)が高くなると共に、NAND回路等の各回路の遅延時間tdが短くなる。従って、図10(A)に示すように、電源電圧VDOSが固定の場合のCR発振回路170の発振周波数は、温度が上昇すると高くなり、正の温度特性を有する。
図10(B)は、電源電圧VDOSの温度特性(シミュレーション結果)を示す図である。上述したように本実施形態では、電圧生成回路160が、トランジスターの仕事関数差に基づいて負の温度特性の電源電圧VDOSを生成する。従って、図10(B)に示すように、電源電圧VDOSは温度が上昇すると減少し、負の温度特性を有する。
図11は、CR発振回路170の発振周波数の変動率(実機測定結果)を示す図である。本実施形態では、図10(A)のように電源電圧VDOSが固定の場合に発振周波数が正の温度特性を有するCR発振回路170に対して、図10(B)に示すように負の温度特性の電源電圧VDOSを供給する。このようにすれば、CR発振回路170の単体での発振周波数が持つ正の温度特性(図10(A))を、電源電圧VDOSの負の温度特性(図10(B))で打ち消すことが可能になる。これにより図11に示すように、温度変動に対する発振周波数の変動率を低く抑えることができる。このように本実施形態によれば、発振周波数の適正な温度補償が可能になり、温度変動に対する周波数の変動率が低いクロック信号を供給できるようになる。
例えば従来では、発振周波数の温度補償を実現するために、基準電圧生成回路や発振回路の増幅回路に加えて、演算増幅器等の他の回路要素を別途設ける必要があった。このため、消費電力や回路規模の増加を招くという問題があった。
これに対して本実施形態では、CR発振回路170に対して、図10(B)のような負の温度特性の電源電圧VDOSを供給する電圧生成回路160を設けるだけで、発振周波数の温度補償を実現できる。従って、消費電流や回路規模の増加を抑えながら発振周波数の温度補償を実現できるようになる。
即ち、一般的な温度補償は、正負の異なる温度特性の回路素子を組合わせることで実現される。これに対して本実施形態では、電源電圧固定時のCR発振回路170の発振周波数が図10(A)のような正の温度特性を有することに着目し、この正の温度特性を打ち消す(相殺する)ような負の温度特性の電源電圧VDOSをCR発振回路170に供給している。このような負の温度特性の電源電圧VDOSはトランジスターの仕事関数差を利用して、小さな回路規模の簡素な回路構成で生成できるため、回路規模の増加を最小限に抑えることができる。また仕事関数差を利用することで、電源電圧変動に対する発振周波数の変動も低く抑えることができる。即ち、電源電圧VDDLが変動した場合にも、仕事関数差に基づく電源電圧VDOSの変動を最小限にできる。従って、このような仕事関数差に基づく負の温度特性の電源電圧VDOSの供給により、CR発振回路170の正の温度特性を相殺すれば、温度変動に対する発振周波数の変動のみならず、電源電圧変動に対する発振周波数の変動も最小限に抑えることが可能になる。
またCR発振回路170は、例えば水晶等の振動片を用いた発振回路に比べて、起動時間が短く、安定した高速のクロック信号を早期に供給できるという利点がある。従って、CR発振回路170により生成されたクロック信号を用いて、回路装置の動作用信号を生成すれば、回路装置の起動や動作速度の高速化を実現できる。
5.可変抵抗回路を用いた発振周波数の調整
次に可変抵抗回路196を用いた発振周波数の調整手法について説明する。発振周波数の調整については、半導体ウェハープロセスによるトランジスターや抵抗などの素子ばらつきに対して、可変抵抗回路196を用いて所望の発振周波数に調整することを目的としている。
図9の可変抵抗回路196の抵抗素子R1〜R6の抵抗値は例えばバイナリーで重み付けされている。例えばR1〜R6の各抵抗素子は、1又は複数のユニット抵抗により構成されている。例えばR1は20=1個の抵抗ユニットで構成され、R2は直列接続された21=2個の抵抗ユニットにより構成され、R3は直列接続された22個の抵抗ユニットにより構成される。同様に、R4、R5、R6は、各々、直列接続された23個、24個、25個の抵抗ユニットにより構成される。従って、ユニット抵抗の抵抗値をRUとすると、R1の抵抗値は20×RU(=RU)、R2の抵抗値は21×RU(=2×RU)、R3の抵抗値は22×RU、R4の抵抗値は23×RU、R5の抵抗値は24×RU、R6の抵抗値は25×RUに設定される。
一方、R7は、基準となる発振周波数を設定するための基準抵抗素子であり、R7の抵抗値である基準抵抗値をRBとすると、RBは例えばR6と同程度の抵抗値に設定できる。このように設定することで、可変抵抗回路196の抵抗値を所定範囲内(例えばRB〜RB+RU×(26−1)の範囲)で可変に設定できるようになる。
図9に示すように、FU1〜FU6の各ヒューズ素子は、R1〜R6の各抵抗素子と並列に設けられている。そしてヒューズカット前においては、全てのヒューズ素子FU1〜FU6が非カット状態となっている。従って、可変抵抗回路196の抵抗値は、R7の基準抵抗値RB(正確には、RB+ヒューズ素子等の寄生抵抗値)に設定される。そして、この状態でCR発振回路170の発振周波数が計測される。計測された発振周波数をfrとすると、例えば下式(3)に示すようにfrの一次式で表されるトリミング式によりヒューズ値が計算される。なおa、bは定数である。
ヒューズ値=a×fr+b (3)
計算されたヒューズ値に基づいて、ヒューズ素子FU1〜FU6のいずれをカット(トリミング)するかが決定される。例えばトリミング式で計算されたヒューズ値に基づいて、ヒューズFU1、FU3、FU4、FU5がカットされたとする。この場合には、可変抵抗回路196の抵抗値は、RB+R1+R3+R4+R5(+寄生抵抗値)になる。
具体的にはヒューズ値(整数に変換した後のヒューズ値)をバイナリー表現のデータに変換することで、カットするヒューズ素子を決定できる。例えばヒューズ値=1=20であれば、ヒューズ素子FU1をカットし、ヒューズ値=2=21であれば、ヒューズ素子FU2をカットする。また、ヒューズ値=3=20+21であれば、ヒューズ素子FU1及びFU2をカットし、ヒューズ値=4=22であれば、ヒューズ素子FU3をカットし、ヒューズ値=5=20+22であれば、ヒューズ素子FU1及びFU3をカットする。即ち、ヒューズFU1がバイナリー表現のヒューズ値のLSBに相当し、ヒューズFU2がLSBの次のビットに相当し、ヒューズFU3がその次のビットに相当する。同様にヒューズFU6はバイナリー表現のヒューズ値のMSBに相当する。そしてヒューズ値のLSBが1であれば、ヒューズFU1をカットし、0であればカットしない。LSBの次のビットが1であれば、ヒューズFU2をカットし、0であればカットしない。
図12は、ヒューズカット前に測定された発振周波数frと、ヒューズターゲット値及びトリミング式(式(3))で計算されたヒューズ値との関係を示す図である。
例えば図12は、プロセス条件を振ったシミュレーションを行って、発振周波数をターゲット周波数に設定するヒューズターゲット値(ヒューズ値のターゲット値)を求めたものである。図12のFT1(黒丸)は、ヒューズカット前の発振周波数がfr=faである場合の、ヒューズターゲット値である。また、図12のTR1は、ヒューズターゲット値FT1に対して設定されたヒューズターゲット範囲である。ターゲット周波数が例えば4MHzである場合には、ヒューズターゲット範囲TR1は、発振周波数が例えば4MHz±5%になる範囲に対して設定される。即ち、特定のプロセス条件でヒューズカット前の発振周波数がfr=faである場合には、ヒューズ値がヒューズターゲット範囲TR1内に入っていれば、発振周波数は4MHz±5%の範囲に収まることになる。
図12のB1、B2、B3、B4に示すように、プロセス条件に応じてヒューズターゲット値は変化する。
例えば図12のB1は、増幅回路180のトランジスターのしきい値電圧が高く、可変抵抗回路196の抵抗値やキャパシターCの容量値が大きいというプロセス条件に対応するヒューズターゲット値である。即ち、当該プロセス条件で行ったヒューズターゲット値のシミュレーション結果である。この場合には、ヒューズカット前の発振周波数frは低い周波数になっており、発振周波数をターゲット周波数に設定するヒューズ値は小さな値となる。従って、ヒューズ値が小さな値になる設定(カットされるヒューズの数が少ない)でヒューズをカットすることで、発振周波数をターゲット周波数に近づけることができる。
一方、図12のB4は、増幅回路180のトランジスターのしきい値電圧が低く、可変抵抗回路196の抵抗値やキャパシターCの容量値が小さいというプロセス条件に対応するヒューズターゲット値である。この場合には、ヒューズカット前の発振周波数frは高い周波数になっており、発振周波数をターゲット周波数に設定するヒューズ値は大きな値となる。従って、ヒューズ値が大きな値になる設定(カットされるヒューズの数が多い)でヒューズをカットすることで、発振周波数をターゲット周波数に近づけることができる。
そして上式(3)のヒューズ値のトリミング式の係数a、bは、図12のヒューズターゲット値のシミュレーション結果に基づき設定できる。
しかしながら、図12のA1、A2に示すように、トリミング式から求められたヒューズ値が、ヒューズターゲット範囲(ターゲット周波数±5%)から外れてしまう場合がある。例えばヒューズカット前の発振周波数がfr=faである場合のヒューズ値(白丸)は、ヒューズターゲット値FT1(黒丸)のヒューズターゲット範囲TR1(4MHz±5%)から外れている。これは、上式(3)のトリミング式はfrの一次式であり、図12のB1、B2、B3、B4に示すようにプロセス条件を振った場合のヒューズターゲット値は、このような一次式のトリミング式で正確にフィッティングすることができないからである。即ち、トランジスターのしきい値電圧のばらつき等が原因で、B1、B2、B3、B4の各プロセス条件に対応する一次式の切片の値が、各プロセス条件ごとに異なった値になるからである。
従って、上式(3)のトリミング式を用いて、ヒューズカット前の発振周波数frに基づきヒューズ値を求め、求められたヒューズ値に基づきカットするヒューズを決定する手法では、発振周波数を所望のヒューズターゲット範囲(4MHz±5%)に収めることが難しいという問題がある。
このような問題を解決するために本実施形態では図13(A)に示すようなトリミング用補助スイッチSWAXを設けている。例えば図13(A)において、可変抵抗回路196は、直列接続される複数の抵抗素子R1〜R6及び基準抵抗素子R7と、複数の抵抗素子R1〜R6の各抵抗素子に対して各ヒューズ素子が並列に設けられる複数のヒューズ素子FU1〜FU6を有する。そしてトリミング用補助スイッチSWAXは、基準抵抗素子R7に対して並列に設けられる。
このトリミング用補助スイッチSWAXは、図13(A)に示すように、ヒューズカット前の発振周波数の第1の測定モードにおいてオフになる。これにより、出力ノードNQと入力ノードNIとの間に、基準抵抗素子R7及びヒューズ素子FU1〜FU6が直列に接続された状態を実現できる。
一方、トリミング用補助スイッチSWAXは、図13(B)に示すように、ヒューズカット前の発振周波数の第2の測定モードにおいてオンになる。これにより出力ノードNQと入力ノードNIとの間に、ヒューズ素子FU1〜FU6及びトリミング用補助スイッチSWAXが直列に接続された状態を実現できる。
例えばヒューズカット前の第1の測定モード(図13(A))での発振周波数をfr1とし、ヒューズカット前の第2の測定モード(図13(B))での発振周波数をfr2とする。この場合に、fr1及びfr2の一次式により表される下式(4)のトリミング式によりヒューズ値を計算する。なおc、d、eは定数である。
ヒューズ値=c×fr1+d×fr2+e (4)
上式(4)のトリミング式で計算されたヒューズ値に基づいて図14に示すようにヒューズをカットする。図14ではヒューズFU1、FU3、FU4、FU5がカットされている。
以上の本実施形態の手法によれば、図13(A)、図13(B)に示すように、基準抵抗素子R7が接続状態である場合と非接続状態である場合の2つの状態において、ヒューズカット前の発振周波数fr1、fr2を測定できる。従って、図13(B)のように、増幅回路180のトランジスターのしきい値電圧とキャパシターCの容量の特性で決まる発振周波数fr2を測定できる。これにより、トラジスターのしきい値電圧のばらつきに起因するヒューズ値のばらつきを適正に補正できる。この結果、トリミング式の計算値に基づきヒューズ素子をカットした場合の発振周波数を、ターゲット周波数範囲に収めることが容易になる。
例えば図15は、本実施形態の調整手法を用いた場合における、ヒューズカット前の発振周波数とヒューズ値との関係を示す図である。図15のヒューズ値は上式(4)のトリミング式で計算された値である。
例えば発振周波数faに対応するヒューズ値は、図12ではA1に示すようにヒューズターゲット範囲TR1から外れていたが、図15ではC1に示すようにヒューズターゲット範囲TR1内に収まっている。従って本実施形態の調整手法によれば、上式(4)のトリミング式でヒューズ値を計算し、計算されたヒューズ値に基づいてヒューズをカットすることで、発振周波数を、所望のヒューズターゲット範囲(4MHz±5%)に収めることが可能になる。
即ち本実施形態では、トランジスターのしきい値電圧のばらつき等が原因で、図15のD1、D2、D3、D4の各プロセス条件に対応する一次式の切片の値が、各プロセス条件ごとに異なった値になる場合にも、ヒューズターゲット値により近いヒューズ値を計算して、ヒューズをカットできる。つまり、上式(4)のトリミング式を用いることで、ヒューズ値をヒューズターゲット値に対して、よりフィッティングさせることが可能になり、発振周波数を、所望のヒューズターゲット範囲(4MHz±5%)に収めることができるようになる。従って、より精度が高い発振周波数の調整手法を実現できる。
6.物理量検出装置の製造方法
次に物理量トランスデューサーと回路装置を有する物理量検出装置の製造方法(発振周波数の調整方法)について図16のフロー図を用いて説明する。
まず、半導体ウェハー(回路装置)を製造する(ステップS1)。即ち、公知の製造方法により、半導体ウェハーの基板(シリコン基板)に、回路装置(半導体チップ)を構成するトランジスターや抵抗素子や容量素子等の回路素子や、配線を形成する。即ち、成膜、現像、露光、レジスト塗布、エッチング、レジスト剥離、不純物注入等の製造工程により回路素子や配線を形成し、これにより複数の回路装置が形成された半導体ウェハーが製造される。
次に半導体ウェハーの状態での検査を行う(ステップS2)。具体的には、各回路装置の発振回路190の発振周波数を測定する(ステップS3)。例えば半導体ウェハーの回路装置へのプロービングを行って、発振周波数を測定する。そして発振周波数をターゲット発振周波数に設定する周波数調整値を求める(ステップS4)。例えば図13(A)〜図15等で説明した手法により、周波数調整値としてヒューズ値を求める。そして求められた周波数調整値(ヒューズ値)に基づいて、ヒューズをカットする(ステップS5)。即ち、図14に示すように、ヒューズ値で特定されるヒューズ素子をカットする。このようにして半導体ウェハーでの検査が行われた後、半導体ウェハーのダイシングが行われて、回路装置のチップが製造される。
次に、振動片10(物理量トランスデューサー)と回路装置(IC)のパッケージング後の検査を行う(ステップS6)。即ち、振動片10と回路装置を接続してパッケージに収納することで構成される物理量検出装置のモジュール検査を行う。具体的には、まず駆動周波数を測定する(ステップS7)。つまり、回路装置と接続された振動片10の駆動周波数の実測値を測定する。そして、干渉周波数を避けた発振周波数に設定する周波数調整値を求める(ステップS8)。
即ち図8で説明したように、測定された駆動周波数(fd1、fd2、fd3)を用いて、干渉周波数を避けることができるターゲット発振周波数(ft1、ft2、ft3)を求める。そして、求められたターゲット発振周波数に設定するための周波数調整値を求める。具体的には、ターゲット発振周波数に設定するための周波数調整値として、可変容量回路197の容量調整値を求める。そして、求められた周波数調整値(容量調整値)を記憶部130に記憶する(ステップS9)。例えば記憶部130は不揮発性メモリーであり、この不揮発性メモリーに周波数調整値を書き込む。こうすることで、回路装置の電源投入時等に、記憶部130である不揮発性メモリーから周波数調整値が読み出され、この周波数調整値により発振回路190の発振周波数の調整が行われるようになる。具体的には、周波数調整値である容量調整値に基づいて、可変容量回路197の容量値が調整されることで、干渉周波数を避けた周波数に発振周波数が設定される。
以上のように本実施形態の製造方法では、検出回路60、クロック信号生成回路150等を有する回路装置が製造される(図16のステップS1)。次に、振動片10(物理量トランスデューサー)と回路装置とが接続される前において、発振回路190の発振周波数を調整する第1の周波数調整が行われる(ステップS3、S4、S5)。この第1の周波数調整は第1の周波数調整部191(可変抵抗回路196)により行われる。例えば図17に、第1の周波数調整での周波数調整値(ヒューズ値)と発振周波数の関係を示す。図17に示すように、第1の周波数調整では、発振周波数の調整範囲は広いが、発振周波数の調整ステップは粗く、発振周波数の粗調整を実現できる。
次に、振動片10と回路装置とが接続された状態において、発振回路190の発振周波数を調整する第2の周波数調整が行われる(ステップS7、S8)。この第2の周波数調整は第2の周波数調整部192(可変容量回路197)により行われる。例えば図18に、第2の周波数調整での周波数調整値(容量調整値)と発振周波数の関係を示す。図18に示すように、第2の周波数調整では、発振周波数の調整範囲は狭いが、発振周波数の調整ステップは細かく、発振周波数の微調整を実現できる。
以上のようにすることで、本実施形態によれば、振動片10の駆動周波数成分が、クロック信号に基づく信号により動作する回路を有する検出回路に対して、影響を及ぼすことによって発生する検出性能の劣化を、低減できる物理量検出装置の製造が可能になる。
7.検出回路
図19に検出回路60の詳細な構成例を示す。図19は全差動スイッチングミキサー方式の検出回路60の例である。
Q/V変換回路62、64(電荷−電圧変換回路)には振動片10からの差動の第1、第2の検出信号IQ1、IQ2が入力される。そしてQ/V変換回路62、64は振動片10で発生した電荷(電流)を電圧に変換する。これらのQ/V変換回路62、64は帰還抵抗を有する連続型の電荷−電圧変換回路である。
ゲイン調整アンプ72、74は、Q/V変換回路62、64の出力信号QA1、QA2をゲイン調整して増幅する。ゲイン調整アンプ72、74は、いわゆるプログラマブルゲインアンプであり、設定されたゲインで信号QA1、QA2を増幅する。例えばA/D変換回路100の電圧変換範囲に適合する振幅の信号に増幅する。
スイッチングミキサー80は、駆動回路30からの同期信号SYCに基づいて差動の同期検波を行うミキサーである。具体的にはスイッチングミキサー80では、ゲイン調整アンプ72の出力信号QB1が第1の入力ノードNI1に入力され、ゲイン調整アンプ74の出力信号QB2が第2の入力ノードNI2に入力される。そして駆動回路30からの同期信号SYCにより差動の同期検波を行って、差動の第1、第2の出力信号QC1、QC2を第1、第2の出力ノードNQ1、NQ2に出力する。このスイッチングミキサー80により、前段の回路(Q/V変換回路、ゲイン調整アンプ)が発生したノイズ(1/fノイズ)などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。
フィルター92には、スイッチングミキサー80の第1の出力ノードNQ1からの第1の出力信号QC1が入力される。フィルター94には、スイッチングミキサー80の第2の出力ノードNQ2からの第2の出力信号QC2が入力される。これらのフィルター92、94は、例えば不要信号を除去(減衰)して所望信号を通過させる周波数特性を有するローパスフィルターである。例えばスイッチングミキサー80により高周波帯域に周波数変換された1/fノイズ等の不要信号は、フィルター92、94により除去される。またフィルター92、94は、例えばパッシブ素子(抵抗素子、キャパシター等)で構成されるパッシブフィルターである。
A/D変換回路100は、フィルター92からの出力信号QD1とフィルター94からの出力信号QD2を受けて、差動のA/D変換を行う。具体的には、A/D変換回路100は、フィルター92、94をアンチエイリアシング用のフィルター(前置きフィルター)として、出力信号QD1、QD2のサンプリングを行ってA/D変換を行う。そして本実施形態では、フィルター92からの出力信号QD1及びフィルター94からの出力信号QD2は、アクティブ素子を介さずにA/D変換回路100に入力される。
A/D変換回路100としては、例えばデルタシグマ型や逐次比較型などの種々の方式のA/D変換回路を採用できる。デルタシグマ型を採用する場合には、例えば1/fノイズ低減のためのCDS(Correlated double sampling)やチョッパーの機能などを有し、例えば2次のデルタシグマ変調器などにより構成されるA/D変換回路を用いることができる。また逐次比較型を採用する場合には、例えばDACの素子ばらつきよるS/N比の劣化を低減するDEM(Dynamic Element Matching)の機能などを有し、容量DAC及び逐次比較制御ロジックにより構成されるA/D変換回路を用いることができる。
DSP部110は、各種のデジタル信号処理を行う。例えばDSP部110は、所望信号のアプリケーションに応じた帯域制限のデジタルフィルター処理や、A/D変換回路100等により発生したノイズを除去するデジタルフィルター処理を行う。また、ゲイン補正(感度調整)、オフセット補正などのデジタル補正処理を行う。
なお本実施形態の回路装置20は全差動スイッチングミキサー方式の構成には限定されない。例えば離散型Q/V変換回路と当該離散型Q/V変換回路にダイレクトに接続されるA/D変換回路からなるダイレクトサンプリング方式の構成など、種々の構成を採用できる。
図20に本実施形態の回路装置20を含む移動体の例を示す。本実施形態の回路装置20は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図20は移動体の具体例としての自動車206を概略的に示している。自動車206には、振動片10と回路装置20を有するジャイロセンサー510(センサー)が組み込まれている。ジャイロセンサー510は車体207の姿勢を検出することができる。ジャイロセンサー510の検出信号は車体姿勢制御装置208に供給されることができる。車体姿勢制御装置208は例えば車体207の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪209のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー510は組み込まれることができる。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(物理量検出装置、物理量トランスデューサー等)と共に記載された用語(ジャイロセンサー、振動片等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、回路装置や物理量検出装置や電子機器や移動体の構成、振動片の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。