以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
1.回路装置
図1に本実施形態の回路装置(検出装置)の基本的な構成例を示す。本実施形態の回路装置は、駆動回路30と、検出回路60と、記憶部130と、クロック信号生成回路150を含む。この回路装置と物理量トランスデューサー18により物理量検出装置(センサーデバイス)が構成される。なお本実施形態の回路装置、物理量検出装置は図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
駆動回路30は、物理量トランスデューサー18からのフィードバック信号DIを受けて、物理量トランスデューサー18を駆動する。例えば駆動回路30は、物理量トランスデューサー18からのフィードバック信号DIを受けて、矩形波や正弦波の駆動信号DQを物理量トランスデューサー18に出力する。これにより物理量トランスデューサー18は一定の駆動周波数で駆動されるようになり、例えば駆動周波数に応じた周波数で振動等するようになる。
記憶部130は発振周波数の周波数調整値を記憶する。例えば記憶部130は不揮発性メモリーにより構成できる。不揮発性メモリーとしては、例えばEPROM、EEPROM、或いはフラッシュメモリーなどを用いることができる。EPROMとしては、例えばOTP(ワンタイムPROM)などを用いることができ、OTPとしては、例えばMONOS(Metal-Oxide-Nitride-Oxide-Silicon)などを用いることができる。なお記憶部130として不揮発性メモリー以外の記憶装置(例えばヒューズを用いた記憶装置等)を採用してもよい。
クロック信号生成回路150は、発振回路190を有し、この発振回路190によりクロック信号を生成する。即ち発振回路190の発振動作によりクロック信号を生成する。発振回路190としては、抵抗と容量を用いて発振するCR発振回路などを用いることができる。
検出回路60には、物理量トランスデューサー18からの検出信号が入力される。そして検出回路60は、物理量トランスデューサー18からの検出信号に基づいて物理量(所望信号)の検出処理を行う。また検出回路60は、クロック信号生成回路150により生成されたクロック信号に基づく動作用信号により動作する回路を有する。図1では、クロック信号に基づく動作用信号により動作する回路として、A/D変換回路100とDSP部110(デジタル信号処理部)が、検出回路60に設けられている。
なお、クロック信号に基づく動作用信号により動作する回路は、これらの回路には限定されない。例えば動作用信号により動作する回路として、A/D変換回路100とDSP部110の一方のみを設けてもよいし、A/D変換回路100とDSP部110とは異なる物理量の検出用の回路を設けてもよい。
またクロック信号に基づく動作用信号は、クロック信号を分周した信号であってもよいし、クロック信号と同一周波数の信号(クロック信号自体又はクロック信号をバッファリングした信号)であってもよい。
例えば図1では、クロック信号に基づく動作用信号は、A/D変換回路100のサンプリングクロック信号やDSP部110の動作クロック信号である。これらのサンプリングクロック信号、動作クロック信号は、クロック信号を分周した信号である。例えばA/D変換回路100は、動作用信号であるサンプリングクロック信号に基づいて、入力信号のサンプリング動作を行う。そして、サンプリングクロック信号に基づいてサンプリングされた信号のA/D変換を行う。またDSP部110は、動作用信号である動作クロック信号に基づいて、デジタル信号処理を行う。例えばデジタル信号処理として、デジタルフィルター処理(ローパスフィルター処理等)を行う。或いは各種のデジタル補正処理を行う。
ここで発振回路190の発振周波数をfosとし、i、jを1以上の整数とし、サンプリングクロック信号等の動作用信号の周波数をfos/iとしたとする。i≧2の場合は、iはクロック信号の分周比に相当し、fos/iは、分周比iで分周されたサンプリングクロック信号等の動作用信号の周波数になる。
この場合に本実施形態では、記憶部130は、j×fdr≠fos/iとなるように発振周波数fosを調整する周波数調整値を記憶する。換言すれば、記憶部130に記憶された周波数調整値により、j×fdrとfos/iとが異なるように、発振周波数fosが設定されている。更に望ましくは、kを1以上の整数とした場合に、記憶部130は、j×fdr≠k×fos/iとなるように発振周波数fosを調整する周波数調整値を記憶する。例えば、j×fdr≠k×fos/iが、k=1のときに成り立ち、且つ、kが2以上の整数のときに成り立つように、発振周波数fosを調整する周波数調整値を記憶する。即ち、干渉周波数を避けた周波数に発振周波数fosを設定するための周波数調整値を、記憶部130は記憶する。後述する図3の可変容量回路197により発振周波数を調整する場合には、可変容量回路197の容量調整値が周波数調整値になり、この容量調整値が記憶部130に記憶される。
ここで記憶部130は例えば不揮発性メモリーである。この場合には、この不揮発性メモリーに周波数調整値が書き込まれて記憶される。こうすることで、回路装置の電源投入時等に、記憶部130である不揮発性メモリーから周波数調整値が読み出され、この周波数調整値により発振回路190の発振周波数の調整が行われるようになる。即ち、干渉周波数を避けた周波数に発振周波数が設定され、当該発振周波数で発振する発振回路190によりクロック信号が生成される。そして、このクロック信号に基づくサンプリングクロック信号や動作クロック信号に基づいて、検出回路60のA/D変換回路100やDSP部110が動作するようになる。
図2(A)〜図2(C)は干渉周波数を避けた周波数に発振周波数を設定する本実施形態の手法の説明図である。
図2(A)では、横軸は発振周波数であり、縦軸が検出値ばらつき(角速度コードばらつき等)を示している。図2(A)では、fin1、fin2、fin3が干渉周波数であり、これらの干渉周波数では、検出回路60の検出値ばらつきが発生している。例えば後述するように、本実施形態の回路装置の構成では、駆動周波数成分(高調波成分、基本波成分)が、駆動回路30側から検出回路60側に回り込んでしまう事態が発生する。そして駆動周波数成分のノイズが乗った入力信号が、A/D変換回路100に入力される。この場合にA/D変換回路100が、クロック信号を分周したサンプリングクロック信号でサンプリングすると、駆動周波数成分とサンプリング周波数成分とが一致する干渉周波数において、検出値ばらつきが生じ、検出回路60の検出性能が劣化する。
例えば図2(A)に示すように、干渉周波数はj×fdr=fos/iが成り立つときの発振周波数である。即ち、干渉周波数をfinとすると、fos=finの場合に、j×fdr=fos/iの関係式が成り立つ。例えば図2(A)において、fin1、fin2、fin3が干渉周波数であり、fos=fin1、fin2、fin3の場合に、各々、j×fdr=fos/i=fin1/i、j×fdr=fos/i=fin2/i、j×fdr=fos/i=fin3/iの干渉条件が成り立っている。
そして図2(A)に示すように、本実施形態では、干渉周波数fin1、fin2、fin3を避けた周波数に、発振周波数fosが設定される。例えば発振周波数fos=fos1は、干渉周波数fin1とfin2の中間の周波数であり、発振周波数fos=fos2は、干渉周波数fin2とfin3の中間の周波数である。
このように本実施形態では、j×fdr=fos/iが成り立つ干渉周波数fin1、fin2、fin3を避けた周波数に発振周波数fosを設定する。即ち、j×fdr≠fos/iとなるように発振周波数fosが調整され、その周波数調整値が記憶部130に記憶される。このように干渉周波数を避けた周波数に発振周波数を設定することで、検出値ばらつきの発生による検出回路60の検出性能の劣化を低減できるようになる。
図2(B)においても、横軸は発振周波数であり、縦軸が検出値ばらつきを示している。図2(B)では、fin1〜fin3、fin4〜fin8が干渉周波数であり、これらの干渉周波数では、検出回路60の検出値ばらつきが発生している。そして干渉周波数fin1〜fin3では、検出値ばらつきが大きく、干渉周波数fin4〜fin8では、fin1〜fin3に比べて、検出値ばらつきは小さい。
そして図2(B)では、干渉周波数は、j×fdr=k×fos/iが成り立つときの発振周波数である。即ち、図2(A)は、j×fdr=k×fos/iの干渉条件において、k=1となる場合である。一方、図2(B)は、j×fdr=k×fos/iの干渉条件において、k=1となる場合及びk≧2となる場合である。k=1となる場合の干渉周波数がfin1〜fin3であり、これらの干渉周波数では、検出値ばらつきは大きい。一方、k≧2となる場合の干渉周波数がfin4〜fin8であり、これらの干渉周波数では、fin1〜fin3に比べて、検出値ばらつきは小さい。
そして図2(B)に示すように、本実施形態では、干渉周波数fin1〜fin3、fin4〜fin8を避けた周波数に、発振周波数fosが設定される。例えば発振周波数fos=fos3は、干渉周波数fin5とfin2の中間の周波数である。干渉周波数fin5とfin2の間の周波数範囲は、他の干渉周波数のペア間の周波数範囲よりも広い周波数範囲になっている。
このように本実施形態では、j×fdr=k×fos/iが成り立つ干渉周波数fin1〜fin3、fin3〜fin8を避けた周波数に発振周波数fosを設定する。即ち、j×fdr≠k×fos/iとなるように発振周波数fosが調整され、その周波数調整値が記憶部130に記憶される。これにより検出値ばらつきの発生による検出回路60の検出性能の劣化を低減できるようになる。
例えば、j×fdr=k×fos/iが成り立つときの発振周波数fosを干渉周波数とし、複数の干渉周波数のうち隣り合う干渉周波数を第1の干渉周波数、第2の干渉周波数としたとする。例えば図2(B)では、第1の干渉周波数はfin5であり、第2の干渉周波数はfin2である。この場合に記憶部130は、第1の干渉周波数fin2と第2の干渉周波数fin5の間の周波数に発振周波数fos=fos3を設定する周波数調整値を記憶する。即ち、その周波数fos3に発振周波数fosを設定するための周波数調整値が、記憶部130に記憶される。
図2(A)においても、第1の周波数fin1と第2の周波数fin2の間の周波数に発振周波数fos=fos1が設定され、その周波数fos1に発振周波数fosを設定するための周波数調整値が記憶部130に記憶される。或いは、第1の周波数fin2と第2の周波数fin3の間の周波数に発振周波数fos=fos2が設定され、その周波数fos2に発振周波数fosを設定するための周波数調整値が記憶部130に記憶される。図2(A)では、fin1とfin2の間の周波数範囲の方が、fin2とfin3の間の周波数範囲よりも広いため、fin1とfin2の間の周波数であるfos1に、発振周波数fosを設定することが望ましい。
また図2(C)では、複数の干渉周波数fina、finb、finc、find、fineは、j×fdr=k×fos/iが成り立つときの発振周波数である。これらの複数の干渉周波数fina〜fineのうち隣り合う干渉周波数を、第1の干渉周波数fina、第2の干渉周波数finbとする。また第2の干渉周波数finbと隣り合う干渉周波数を第3の干渉周波数fincとする。そして第1の干渉周波数finaと第2の干渉周波数finbの間の周波数範囲を第1の周波数範囲FG1とし、第2の干渉周波数finbと第3の干渉周波数fincの間の周波数範囲を第2の周波数範囲FG2とする。
この場合に本実施形態では、第1の周波数範囲FG1と第2の周波数範囲FG2のうち広い方の周波数範囲に発振周波数を設定する。即ち、記憶部130は、第1、第2の周波数FG1、FG2のうち広い方の周波数範囲に発振周波数を設定する周波数調整値を記憶する。
例えば図2(C)では、第2の周波数範囲FG2に比べて第1の周波数範囲FG1の方が周波数範囲が広い。従って、この場合には、第1の周波数範囲FG1内に発振周波数fos=fosabが設定される。そして、発振周波数fos=fosabに設定するための周波数調整値が、記憶部130に記憶される。
より具体的には、図2(C)において、隣合う干渉周波数の周波数範囲FG1、FG2、FG3、FG4のうち、最も広い周波数範囲が検索され、その最も広い周波数範囲に発振周波数が設定される。例えば図2(C)では、周波数範囲FG1〜FG4の中で、周波数範囲FG1が最も広い周波数範囲になっている。従って、この場合には周波数範囲FG1に発振周波数fos=fosabを設定する周波数調整値が求められ、この周波数調整値が記憶部130に記憶されることになる。
図3にクロック信号生成回路150の構成例を示す。図3では、図1の発振回路190がCR発振回路170により実現されている。なおクロック信号生成回路150は図3の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
電圧生成回路160は電源電圧VDOSを生成して、CR発振回路170に供給する。例えば後述するように仕事関数差に基づく電源電圧VDOSを生成して供給する。
CR発振回路170は、キャパシターCと、可変抵抗回路196と、可変容量回路197と、増幅回路180(バッファー回路)を有する。CR発振回路170は、電源電圧VDOSが供給されて動作して、クロック信号CLK(発振信号)を生成する。具体的にはCR発振回路170は、キャパシターと抵抗で構成されるRC回路を用いて、信号を入力に帰還して発振信号を生成する。そして、生成された発振信号を波形整形した信号がクロック信号CLKとして出力される。
増幅回路180(反転増幅回路)はインバーター回路IV0、IV1、IV2を有する。インバーター回路IV1の出力は、キャパシターCを介して、増幅回路180の入力ノードNIに帰還される。インバーター回路IV2の出力は、可変抵抗回路196(R)を介して、増幅回路180の入力ノードNIに帰還される。インバーター回路IV0の入力が増幅回路180の入力になる。
インバーター回路IV2から出力される発振信号はインバーター回路IV3により波形整形されて、矩形波のクロック信号CLKとして出力される。例えば発振信号は、立ち上がりエッジ及び立ち下がりエッジが鈍った波形となっている。インバーター回路IV3は、このような波形の発振信号を、立ち上がりエッジ及び立ち下がりエッジが急峻な矩形波に、波形整形する。なお、インバーター回路IV3の後段に分周回路を設け、クロック信CLKを分周することで得られた1又は複数のクロック信号を出力するようにしてもよい。
このように図3では、図1の発振回路190がCR発振回路170により実現される。そしてCR発振回路170の可変抵抗回路196が、第1の周波数調整部として機能し、発振周波数の第1の周波数調整が実現される。この可変抵抗回路196は、増幅回路180の信号を増幅回路180の入力ノードNIに帰還する抵抗回路になっている。
またCR発振回路170の可変容量回路197が、第2の周波数調整部として機能し、発振周波数の第2の周波数調整が実現される。この可変容量回路197は、増幅回路180の出力ノードNQに設けられる。即ち、可変容量回路197の容量の一端が増幅回路180の出力ノードNQに接続される。
なお可変抵抗回路196や可変容量回路197の接続構成は図3に限定されず、種々の変形実施が可能である。例えば図3では、増幅回路180の最終段のインバーター回路IV2の出力を、可変抵抗回路196を介して増幅回路180の入力ノードNIに帰還している。しかし、例えば増幅回路180の1段目のインバーター回路IV0の出力を、可変抵抗回路196を介して増幅回路180の入力ノードNIに帰還する構成にしてもよい。また可変容量回路197の接続位置も図3の位置に限定されず、RC回路の容量値を変更できる接続構成であれば、種々の変形実施が可能である。
例えば図3では、物理量トランスデューサー18と回路装置とが接続される前において、CR発振回路170の発振周波数が、第1の周波数調整部として機能する可変抵抗回路196により調整される。即ち、可変抵抗回路196は、その抵抗値が可変に調整可能な回路になっており、可変抵抗回路196の抵抗値を変化させることで、RC回路の抵抗値が変化して、CR発振回路170の発振周波数が調整される。
一方、物理量トランスデューサー18と回路装置とが接続された状態において、CR発振回路170の発振周波数が、第2の周波数調整部として機能する可変容量回路197により調整される。即ち、可変容量回路197は、その容量値が可変に調整可能な回路になっており、可変容量回路197の容量値を変化させることで、RC回路の容量値が変化して、発振回路170の発振周波数が調整される。
このようにすることで、物理量トランスデューサー18と回路装置とが接続される前の状態での、発振周波数の第1の周波数調整(粗調整)と、物理量トランスデューサー18と回路装置とが接続された状態での、発振周波数の第2の周波数調整(微調整)を実現できる。
ここで、可変抵抗回路196(広義には第1の周波数調整部)が行う第1の周波数調整は、例えば発振回路190の発振周波数の粗調整である。可変容量回路197(広義には第2の周波数調整部)が行う第2の周波数調整は、例えば発振周波数の微調整である。例えば第2の周波数調整は第1の周波数調整よりも調整分解能が高い。また例えば第1の周波数調整の調整範囲は広く、第2の周波数調整の調整範囲は第1の周波数調整の調整範囲よりも狭い。
例えば回路装置のチップは半導体ウェハーをダイシングすることで形成される。この回路装置と物理量トランスデューサー18は、物理量検出装置(センサーデバイス)のパッケージに収納される。そして回路装置の端子と物理量トランスデューサー18の端子とが金属製のワイヤー等により電気的に接続される。即ち、物理量検出装置は、パッケージと、物理量トランスデューサー18と、物理量トランスデューサー18に接続されて物理量トランスデューサー18と共にパッケージに収納される回路装置(半導体チップ)と、により構成される。可変抵抗回路196が行う第1の周波数調整は、このような回路装置と物理量トランスデューサー18の接続前に行われる発振周波数の調整である。一方、可変容量回路197が行う第2の周波数調整は、回路装置と物理量トランスデューサー18の接続後に行われる発振周波数の調整である。
例えば第1の周波数調整は、半導体ウェハーの状態での検査において行われる。例えば、複数の回路装置が形成された半導体ウェハーが製造され、この半導体ウェハーの状態で、テスターにより各回路装置のパッドへのプロービングが行われて、各回路装置の検査が実行される。そして、この検査において、例えば各回路装置の発振周波数が測定され、可変抵抗回路196による発振周波数の調整(粗調整)が行われる。この発振周波数の調整は、例えば後述するヒューズカットなどにより実現できる。なお第1の周波数調整は、回路装置と物理量トランスデューサー18の接続前に行われるものであればよく、このような半導体ウェハーの状態で行われる発振周波数の調整には限定されない。
このようにして第1の周波数調整が行われた後、半導体ウェハーのダイシングが行われ、各回路装置のチップが分離される。そして、回路装置と物理量トランスデューサー18がパッケージに収納される共に電気的に接続されて、物理量検出装置が製造される。この物理量検出装置のモジュール検査において、可変容量回路197による第2の周波数調整が行われる。即ち、粗調整であった第1の周波数調整に対して、微調整の第2の周波数調整が行われる。具体的には、例えば後述するように、駆動周波数が測定され、干渉周波数を避けた周波数に、発振回路190の発振周波数を設定する第2の周波数調整が行われる。
例えば物理量トランスデューサー18により物理量を検出するこれまでの回路装置では、検出回路60が有する回路において、物理量トランスデューサー18の駆動周波数に起因する干渉により検出性能が劣化する可能性があった。即ち、検出回路60は、クロック信号生成回路150により生成されたクロック信号に基づく信号(サンプリングクロック信号、動作クロック信号)により動作する回路であるA/D変換回路100やDSP部110を有する。そして、これらの回路を有する検出回路60に対して、物理量トランスデューサー18の駆動周波数に起因する干渉の影響が及び、検出回路60の検出性能の劣化等が生じる可能性がある。例えば回路装置に物理量トランスデューサー18が接続されると、駆動回路30の駆動周波数成分と、検出回路60の動作周波数との干渉により、検出回路60の検出性能が劣化する場合がある。
この点、本実施形態によれば、物理量トランスデューサー18と回路装置が接続された後にも、可変容量回路197による発振周波数の第2の周波数調整が可能になる。従って、この第2の周波数調整により、発振回路190の発振周波数を微調整することで、物理量トランスデューサー18の駆動周波数に起因する干渉による検出回路60の検出性能の劣化を低減することが可能になる。
例えば、検出回路60側へ駆動周波数成分が回り込むと、図2(A)〜図2(C)で説明したように、駆動周波数成分と、クロック信号に基づく動作用信号(サンプリングクロック信号等)の周波数成分とが一致してしまうという干渉周波数の問題が生じる。このような干渉周波数の問題が生じると、検出回路60の検出値ばらつき等が発生し、検出性能が劣化する。
本実施形態によれば、このような場合にも、可変容量回路197による周波数調整(第2の周波数調整)により、干渉周波数を避けた周波数に発振周波数を設定することが可能になり、上記のような検出性能の劣化を低減できる。具体的には図2(A)、図2(B)で説明したように、j×fdr≠k×fos/i(j×fdr≠fos/i)となるように、発振周波数fosを調整する周波数調整値が求められ、記憶部130に記憶される。即ち、j×fdr≠k×fos/iに設定する周波数調整値として、可変容量回路197の容量調整値が求められ、この容量調整値が記憶部130に記憶される。そして、回路装置の電源投入時等には、例えば不揮発性メモリーである記憶部130から、容量調整が読み出されて、可変容量回路197の容量値が調整される。このようにすることで、干渉周波数を避けた周波数に発振周波数を設定することが可能になる。
特に駆動回路30により物理量トランスデューサー18を駆動する場合には、物理量トランスデューサー18の素子ばらつきにより、駆動周波数にもばらつきが生じる。このため、駆動周波数成分に基づく干渉周波数にもばらつきによる変動が生じる。また発振回路190の発振周波数も、温度変化により変動する。このように駆動周波数や発振周波数が変動した場合にも、本実施形態によれば、粗調整である可変抵抗回路196による第1の周波数調整の後に、微調整である可変容量回路197による第2の周波数調整を行うことで、干渉周波数を避けた周波数への発振周波数の設定が容易になるという利点がある。
また本実施形態では、発振回路190を有するクロック信号生成回路150を回路装置に設け、生成されたクロック信号に基づく動作用信号により、検出回路60のA/D変換回路100やDSP部110を動作させている。従って、駆動回路30の駆動信号に基づく信号によりこれらの回路を動作させる場合に比べて、回路の高速動作を実現できる。
即ち、従来では、駆動回路30の駆動信号に基づく信号により、検出回路60の回路を動作させており、駆動信号の周波数はそれほど高くないため(例えば50〜150KHz)、当該回路の高速動作を実現できなかった。例えばA/D変換回路100の高速なA/D変換動作や、DSP部110の高速なデジタル信号処理を実現できなかった。
この点、本実施形態では、クロック信号生成回路150の発振回路190により、例えば5MHz以上というような高速な原振クロックを生成し、この原振クロックを分周したサンプリングクロック信号や動作クロック信号を用いて、A/D変換回路100やDSP部110を動作させることができる。従って、これらの各回路での処理を高速に終了させたり、駆動信号に基づく信号では実現できなかった処理を実現することなどが可能になる。
そして、このような回路動作の高速化のために、クロック信号生成回路150のクロック信号に基づく動作用信号により、検出回路60の回路を動作させると、駆動信号に基づく信号により、検出回路60の回路を動作させる場合には発生していなかった問題が生じることが判明した。即ち図2(A)〜図2(C)で説明したように、駆動信号の周波数成分と、サンプリングクロック信号等の動作用信号の周波数成分との干渉の問題が生じ、検出回路60の検出性能の劣化等の問題を招く。
この点、本実施形態では、物理量トランスデューサー18と回路装置の接続前の第1の周波数調整に加えて、物理量トランスデューサー18と回路装置の接続後の第2の周波数調整が可能になっている。そして、可変容量回路197による第2の周波数調整により、j×fdr≠k×fos/iとなるように、発振周波数fosを調整する周波数調整値(容量調整値)が求められ、記憶部130に記憶される。従って、物理量トランスデューサー18と回路装置が接続されて、駆動回路30側から検出回路60側に駆動周波数成分が回り込むことで発生する干渉周波数の問題を、可変容量回路197による周波数調整により回避することが可能になる。従って、検出回路60の回路の高速動作を実現しながら、物理量トランスデューサー18の駆動周波数成分が、クロック信号に基づく信号により動作する回路に対して及ぼす悪影響についても、低減できるようになる。
2.電子機器、ジャイロセンサー、回路装置の詳細な構成
図4に、本実施形態の回路装置20、この回路装置20を含むジャイロセンサー510(広義には物理量検出装置)、このジャイロセンサー510を含む電子機器500の詳細な構成例を示す。
なお回路装置20、電子機器500、ジャイロセンサー510は図4の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器500としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサーが圧電型の振動片(振動ジャイロ)であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。
電子機器500はジャイロセンサー510と処理部520を含む。またメモリー530、操作部540、表示部550を含むことができる。処理部520(CPU、MPU等)はジャイロセンサー510等の制御や電子機器500の全体制御を行う。また処理部520は、ジャイロセンサー510により検出された角速度情報(広義には物理量)に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、GPS自律航法などのための処理を行う。メモリー530(ROM、RAM等)は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部540はユーザーが電子機器500を操作するためのものであり、表示部550は種々の情報をユーザーに表示する。
ジャイロセンサー510(物理量検出装置)は、振動片10と回路装置20を含む。図4の振動片10(広義には物理量トランスデューサー)は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動片であり、駆動用振動片11、12と、検出用振動片16、17を有する。駆動用振動片11、12には駆動端子2、4が設けられ、検出用振動片16、17には検出端子6、8が設けられている。
回路装置20は、駆動回路30、検出回路60、記憶部130、制御部140、クロック信号生成部150を含む。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
駆動回路30は、駆動信号(駆動電圧)を出力して振動片10を駆動する。そして振動片10からフィードバック信号を受け、これにより振動片10を励振させる。検出回路60は、駆動信号により駆動される振動片10から検出信号(検出電流、電荷)を受け、検出信号から、振動片10に印加された物理量に応じた所望信号(コリオリ力信号)を検出(抽出)する。
具体的には、駆動回路30からの交流の駆動信号(駆動電圧)が駆動用振動片11の駆動端子2に印加される。すると逆圧電効果によって駆動用振動片11が振動を開始し、音叉振動により駆動用振動片12も振動を開始する。この時、駆動用振動片12の圧電効果によって発生する電流(電荷)が、駆動端子4からフィードバック信号として駆動回路30にフィードバックされる。これにより振動片10を含む発振ループが形成される。
駆動用振動片11、12が振動すると、検出用振動片16、17が図4に示す方向に振動速度vで振動する。すると、検出用振動片16、17の圧電効果によって発生する電流(電荷)が、検出信号(第1、第2の検出信号)として検出端子6、8から出力される。すると、検出回路60は、この振動片10からの検出信号を受け、コリオリ力に応じた信号である所望信号(所望波)を検出する。即ち、検出軸19を中心に振動片10(ジャイロセンサー)が回転すると、振動速度vの振動方向と直交する方向にコリオリ力Fcが発生する。例えば検出軸19を中心に回転したときの角速度をωとし、振動片の質量をmとし、振動片の振動速度をvとすると、コリオリ力はFc=2m・v・ωと表される。従って検出回路60が、コリオリ力に応じた信号である所望信号を検出することで、ジャイロセンサーの回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部520は、手振れ補正、姿勢制御、或いはGPS自律航法等のための種々の処理を行うことができる。
制御部140は、クロック信号生成回路150からのクロック信号に基づいて、各種の制御処理を行う。例えばクロック信号(クロック信号を分周した信号)に基づいて駆動回路30及び検出回路60を制御する。
また制御部140は、記憶部130への周波数調整値の書き込み処理(記憶処理)や、記憶部130からの周波数調整値の読み出し処理も行う。
クロック信号生成回路150は、パワーオンリセット解除によって動作イネーブル状態に設定されて、制御部140に対してクロック信号を供給する。そしてクロック信号の供給によって動作を開始した制御部140が、駆動回路30、検出回路60を起動して、これらの回路の動作を開始させる。
検出回路60はA/D変換回路100とDSP部110を有する。A/D変換回路100は、クロック信号生成回路150からのクロック信号に基づくサンプリングクロック信号により、入力信号のサンプリング動作を行って、A/D変換を実行する。例えばアナログの検出信号(所望信号)をデジタル信号(デジタルデータ)に変換する。DSP部110は、A/D変換回路100からのデジタル信号を受け、デジタル信号に対してデジタル信号処理を行う。このDSP(Digital Signal Processing)部110は、クロック信号生成回路150からのクロック信号に基づく動作クロック信号により動作して、フィルター処理等の各種のデジタル信号処理を実行する。
なお図4では、振動片10が音叉型である場合の例を示しているが、本実施形態の振動片10はこのような構造に限定されない。例えばT字型やダブルT字型等であってもよい。また振動片10の圧電材料は水晶以外であってもよい。
図5に本実施形態の回路装置20の更に詳細な構成例を示す。回路装置20は、振動片10(物理量トランスデューサー)からのフィードバック信号DIを受けて、振動片10を駆動する駆動回路30と、振動片10からの検出信号IQ1、IQ2を受けて、所望信号を検出する検出回路60を含む。また回路装置20は、制御部140、クロック信号生成回路150を含む。更に、電源電圧VDDが入力される電源端子TVDDと、レギュレーター回路22と、バッファー回路24を含むことができる。
電源端子TVDDには、例えば外部電源電圧VDDが入力される。この電源電圧VDDはレギュレーター回路22やバッファー回路24に供給される。電源端子TVDDは例えば回路装置(ICチップ)におけるパッドである。
レギュレーター回路22は、電源端子TVDDから供給される電源電圧VDDを降圧する電圧調整を行う。そして電圧調整により得られたレギュレート電源電圧VDDLを、動作電源電圧として駆動回路30及び検出回路60に供給する。またレギュレーター回路22は、レギュレート電源電圧VDDLを制御部140、クロック信号生成回路150に供給する。例えば外部からの電源電圧VDDとして2.7V〜3.3Vの電圧が供給された場合に、レギュレーター回路22は、この電源電圧VDDを降圧する電圧調整を行って、例えば1.8Vの一定電圧のレギュレート電源電圧VDDLを駆動回路30、検出回路60、制御部140、クロック信号生成回路150に供給する。
そして図3に示すクロック信号生成回路150の電圧生成回路160は、このレギュレート電源電圧VDDLに基づいて電源電圧VDOSを生成する。例えばレギュレート電源電圧VDDLを更に降圧した電源電圧VDOSを生成する。
バッファー回路24には、電源電圧VDDが供給される。この電源電圧VDDはバッファー回路24の高電位側電源電圧として用いられる。そしてバッファー回路24は、駆動回路30からの駆動信号DQを受けて、駆動信号DQの振幅を増加させた高振幅の駆動信号(増幅駆動信号)DQBを振動片10(物理量トランスデューサー)に出力する。例えば駆動信号DQの振幅を第1の振幅とした場合に、第1の振幅よりも大きい第2の振幅の駆動信号DQBを振動片10に出力する。この場合に駆動信号DQ、DQBは矩形波の信号であってもよいし、正弦波の信号であってもよい。
駆動回路30は、振動片10からのフィードバック信号DIが入力される増幅回路32と、自動ゲイン制御を行うゲイン制御回路40と、駆動信号DQを振動片10に出力する駆動信号出力回路50を含む。また同期信号SYCを検出回路60に出力する同期信号出力回路52を含む。なお、駆動回路30の構成は図5に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
増幅回路32(I/V変換回路)は、振動片10からのフィードバック信号DIを増幅する。例えば振動片10からの電流の信号DIを電圧の信号DVに変換して出力する。この増幅回路32は、キャパシター、抵抗素子、演算増幅器などにより実現できる。
駆動信号出力回路50は、増幅回路32による増幅後の信号DVに基づいて、駆動信号DQを出力する。例えば駆動信号出力回路50が、矩形波(又は正弦波)の駆動信号を出力する場合には、駆動信号出力回路50はコンパレーター等により実現できる。
ゲイン制御回路40(AGC)は、駆動信号出力回路50に制御電圧DSを出力して、駆動信号DQの振幅を制御する。具体的には、ゲイン制御回路40は、信号DVを監視して、発振ループのゲインを制御する。例えば駆動回路30では、ジャイロセンサーの感度を一定に保つために、振動片10(駆動用振動片)に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路40が設けられる。ゲイン制御回路40は、振動片10からのフィードバック信号DIの振幅(振動片の振動速度v)が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路40は、増幅回路32の出力信号DVを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現される。
同期信号出力回路52は、増幅回路32による増幅後の信号DVを受け、同期信号SYC(参照信号)を検出回路60に出力する。この同期信号出力回路52は、正弦波(交流)の信号DVの2値化処理を行って矩形波の同期信号SYCを生成するコンパレーターや、同期信号SYCの位相調整を行う位相調整回路(移相器)などにより実現できる。
検出回路60は、増幅回路61、同期検波回路81、A/D変換回路100、DSP部110を含む。増幅回路61は、振動片10からの第1、第2の検出信号IQ1、IQ2を受けて、差動の信号増幅や電荷−電圧変換を行う。同期検波回路81は、駆動回路30からの同期信号SYCに基づいて同期検波を行う。A/D変換回路100は、同期検波後の信号のA/D変換を行う。DSP部110はA/D変換回路100からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。
制御部140は、回路装置20の制御処理を行う。この制御部140は、ロジック回路(ゲートアレイ等)やプロセッサー等により実現できる。回路装置20での各種のスイッチ制御やモード設定等はこの制御部140により行われる。
3.干渉周波数
振動片10を駆動して角速度等の物理量を検出する回路装置においては、振動片10の駆動周波数と、検出回路60のA/D変換回路100のサンプリングクロック信号等(動作用信号)との干渉により検出性能が劣化する可能性がある。例えば、駆動周波数成分とA/D変換回路100のサンプリング周波数成分とが一致する干渉周波数において、角速度コードのばらつき等が発生し、検出性能が劣化する。
なお、本実施形態では、駆動周波数の基本波成分(基本周波数成分)や高調波成分(高調波周波数成分)を、駆動周波数成分と呼び、A/D変換回路100のサンプリング周波数の基本周波数成分及び高調波周波数成分を、サンプリング周波数成分と呼ぶこととする。
図6は、検出回路60に供給されるA/D変換回路100のサンプリングクロック信号やDSP部110の動作クロック信号についての説明図である。
図6に示すように、振動片10は駆動周波数fdrで駆動される。また同期検波回路81は、この駆動周波数fdrの同期信号に基づいて同期検波処理を行う。この駆動周波数fdrには、振動片10の個体差によるばらつきがある。
ここで、本実施形態の比較例の手法として、検出回路60のA/D変換回路100やDSP部110等についても、駆動周波数fdrの駆動信号に基づく信号により動作させる手法が考えられる。しかしながら、この比較例の手法では、駆動周波数fdrが例えば100KHz程度である場合に、駆動信号に基づく信号は100KHz以下となるため、A/D変換回路100やDSP部110の高速動作を実現できない。
このため本実施形態では、発振回路190を有するクロック信号生成回路150を設け、生成されたクロック信号に基づく動作用信号により、A/D変換回路100やDSP部110等を動作させる手法を採用している。例えば図6では、発振周波数fosのクロック信号をi分周し、分周により得られたサンプリング周波数fsm=fos/iのサンプリングクロック信号に基づいて、A/D変換回路100を動作させる。また、発振周波数fosのクロック信号を分周することにより得られたクロック周波数fdspの動作クロック信号に基づいて、DSP部110を動作させる。
このような本実施形態の回路装置においては、駆動信号の周波数との干渉を原因とする角速度コードのばらつきの問題が発生する可能性がある。
図7は干渉周波数についての説明図である。図7の横軸は発振周波数であり、縦軸は角速度コードばらつきの大きさを示したものである。駆動周波数成分と検出回路60側の動作周波数との干渉を原因とする角速度コードばらつきの問題が生じる。
例えば発振回路190の発振周波数をfosとし、i、j、kを1以上の整数とし、サンプリングクロック信号等の動作用信号の周波数をfos/iとする。i≧2の場合は、iはクロック信号の分周比に相当し、fos/iは、分周比iで分周されたサンプリングクロック信号等の動作用信号の周波数になる。
この場合に干渉周波数はj×fdr=k×fos/iが成り立つときの発振周波数である。即ち、干渉周波数をfinとすると、fos=finの場合に、j×fdr=k×fos/iの関係式が成り立つ。
例えば図7のI1に示す干渉周波数では、1×fdr=fsm=fos/iが成り立っている。例えばI1の干渉周波数をfos=fin1とすると、1×fdr=fos/i=fin1/iが成り立つ。これはj×fdr=k×fos/iの関係式(干渉条件)において、j=1、k=1の場合に相当する。
またI2に示す干渉周波数では、2×fdr=fsm=fos/iが成り立っている。例えばI2に示す干渉周波数をfos=fin2とすると、2×fdr=fos/i=fin2/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=2、k=1の場合に相当する。
またI3に示す干渉周波数では、3×fdr=fsm=fos/iが成り立っている。例えばI3に示す干渉周波数をfos=fin3とすると、3×fdr=fos/i=fin3/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=3、k=1の場合に相当する。
I4に示す干渉周波数では、3×fdr=2×fsm=2×fos/iが成り立っている。例えばI4に示す干渉周波数をfos=fin4とすると、3×fdr=2×fos/i=2×fin4/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=3、k=2の場合に相当する。
I5に示す干渉周波数では、5×fdr=2×fsm=2×fos/iが成り立っている。例えばI5に示す干渉周波数をfos=fin5とすると、5×fdr=2×fos/i=2×fin5/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=5、k=2の場合に相当する。
このように干渉周波数においては、j×fdr=k×fsm=k×fos/iの関係式で表される干渉条件が成り立つ。ここで、j×fdrは、駆動周波数fdrの高調波成分(j≧2)や基本波成分(j=1)に相当する。またfsm=fos/iは、A/D変換回路100のサンプリング周波数(広義には動作用信号の周波数)である。従って、干渉条件であるj×fdr=k×fos/iは、駆動周波数fdrの高調波成分(j≧2)や基本波成分(j=1)が、サンプリング周波数fos/iのk倍に一致するという条件になる。
なお、図7に示す干渉周波数での角速度コードばらつきは、A/D変換回路100の入力信号に混入した不要信号の周波数成分(駆動周波数成分)が、A/D変換回路100のサンプリング動作により、信号帯域に折り返すことなどが原因で発生する。従って、干渉周波数での角速度コードばらつきは、実際には、j×fdrとk×fsmとが完全に一致する場合ではなく、j×fdrとk×fsmの周波数差Δfが十分に小さい場合に、顕著に現れる。具体的には、周波数差Δfが、所望信号の周波数帯域である信号帯域の周波数(例えば200Hz〜10Hz)よりも低い場合には、周波数差Δfによる折り返しノイズが信号帯域に現れるため、角速度コードばらつき(揺れ)の問題が生じることになる。周波数差Δfが大きい場合には、DSP部110の帯域制限用のローパスフィルターにより、折り返しノイズは十分に低減されるため、角速度コードばらつきも発生しないようになる。このように、本実施形態において避けるべき干渉周波数は、所与の周波数幅(信号帯域幅、Δf)を有するものと言うことができる。
そして本実施形態では、発振回路190の発振周波数を、このような干渉周波数を避けた周波数に設定する手法を採用している。即ち、発振周波数をfosとし、i、jを1以上の整数とし、動作用信号の周波数をfos/iとした場合に、j×fdr≠fos/iとなるように発振周波数fosを設定する。動作用信号の周波数fos/iは、A/D変換回路100のサンプリングクロック信号やDSP部110の動作クロック信号(出力データレート)の周波数である。
このように、j×fdr≠fos/iとなるように発振周波数fosを設定すれば、図7のI1、I2、I3に示す干渉周波数を避けた周波数に、発振周波数fosを設定できるようになる。従って、I1、I2、I3に示す大きな値の角速度コードばらつきの発生を低減できるようになり、検出性能の劣化を低減できる。
更に本実施形態では、kを1以上の整数とした場合に、j×fdr≠k×fos/iとなるように発振周波数fosを設定することが望ましい。即ち、図7のI1、I2、I3に示すようなk=1の場合の干渉周波数のみならず、I4、I5に示すようなk≧2の場合の干渉周波数についても避けた周波数に、発振周波数fosを設定する。このようにすれば、I1、I2、I3に示すような大きな値の角速度コードばらつきの発生のみならず、I4、I5に示すような比較的小さな値の角速度コードばらつきの発生についても抑制できるようになる。
そして本実施形態では、このようなj×fdr≠k×fos/iとなる発振周波数fosの調整を、図3の可変容量回路197の容量値の調整等により実現している。そして、発振周波数の周波数調整値(容量調整値)を記憶部130に記憶する。
例えば駆動信号に基づく信号により、検出回路60の回路を動作させる比較例の手法では、図7に示すような干渉周波数の問題は生じない。
これに対して本実施形態では、検出回路60の回路の高速動作を実現するために、発振回路190を有するクロック信号生成回路160を設け、生成されたクロック信号に基づく動作用信号により、検出回路60の回路(A/D変換回路、DSP部)を動作させている。そして駆動信号の駆動周波数と、発振回路190の発振周波数とは、別個独立のものであり、相関性がない。このため図7に示すような干渉周波数の問題が発生してしまう。そして、このような干渉周波数の問題を解消するために、本実施形態では以下に説明するような発振周波数の調整手法を採用している。
図8は本実施形態の発振周波数の調整手法の説明図である。図8において横軸は駆動周波数であり、縦軸は周波数調整のターゲット発振周波数である。
図8においてIL1、IL2は図7で説明した干渉周波数のラインである。この干渉周波数ラインIL1、IL2上では、角速度コードばらつきの問題が発生する。また図8では、振動片Aと振動片Bの例が示されている。振動片Aと振動片Bとでは、駆動周波数(ティピカル値)が異なっている。例えば回路装置とペアとなってパッケージに組み込まれる振動片として、2種類の振動片A、Bがある。駆動周波数が異なる振動片A、Bを用いることで例えば多軸ジャイロセンサーにおける軸間干渉の低減等も可能になる。
図8に示すように振動片A、Bの駆動周波数には個体差があり、振動片Aの駆動周波数はRDAの範囲でばらつき、振動片Bの駆動周波数はRDBの範囲でばらつく。RDAは、振動片Aの駆動周波数のティピカル値fdaを中心とする駆動周波数のばらつきの範囲である。RDBは、振動片Bの駆動周波数のティピカル値fdbを中心とする駆動周波数のばらつき範囲である。
そして、回路装置に振動片Aと振動片Bのいずれが接続されたかに応じて(いずれの振動片と回路装置とで物理量検出装置が構成されたかに応じて)、図8のRCAの範囲の粗調整を行う。この粗調整は、図3の電圧生成回路160が供給する電源電圧VDOSの電圧調整により実現する。図8では電源電圧VDOSの電圧調整により、例えば500KHz/ステップでの発振周波数の粗調整が可能になる。
例えば回路装置に接続される振動片が振動片A(広義には第1の物理量トランスデューサー)である場合には、電圧生成回路160は電源電圧VDOSとして第1の電圧を供給する。一方、回路装置に接続される振動片が、振動片Aとは駆動周波数が異なる振動片B(広義には第2の物理量トランスデューサー)である場合には、電圧生成回路160は電源電圧VDOSとして第1の電圧と異なる第2の電圧を供給する。
具体的には、振動片Aは振動片Bに比べて駆動周波数が低い。このため、回路装置に振動片Aが接続されて物理量検出装置が構成される場合には、振動片Aの低い駆動周波数に対応して、発振周波数の調整範囲も低い周波数範囲に設定することが望ましい。従って、振動片Aが接続される場合には、電圧生成回路160は、電源電圧VDOSとして、第2の電圧に比べて低い第1の電圧を、CR発振回路170(広義には発振回路190)に供給する。こうすることで、CR発振回路170の発振周波数が低くなり、振動片Aの低い駆動周波数に対応して、発振周波数の調整範囲を低い周波数範囲に設定できるようになる。
一方、振動片Bは振動片Aに比べて駆動周波数が高い。このため、回路装置に振動片Bが接続されて物理量検出装置が構成される場合には、振動片Bの高い駆動周波数に対応して、発振周波数の調整範囲も高い周波数範囲に設定することが望ましい。従って、振動片Bが接続される場合には、電圧生成回路160は、電源電圧VDOSとして、第1の電圧に比べて高い第2の電圧を、CR発振回路170に供給する。こうすることで、CR発振回路170の発振周波数が高くなり、振動片Bの高い駆動周波数に対応して、発振周波数の調整範囲を高い周波数範囲に設定できるようになる。
また図8において、VLAは振動片Aの場合の発振周波数の調整ラインであり、VLBは振動片Bの場合の発振周波数の調整ラインである。例えば振動片Aが回路装置に接続された場合には、調整ラインVLAを用いて発振周波数を調整する。この調整ラインVLAは、干渉周波数ラインIL1とIL2の中間に設定されるラインである。
図8のRDAに示すように、振動片Aの駆動周波数には個体差によるばらつきが存在する。一方、振動片Aに回路装置が接続されて、物理量検出装置としてパッケージされた状態においては、駆動周波数を測定することで、振動片Aの駆動周波数を一意に特定できる。そして測定された駆動周波数がfdr=fd1である場合には、図8に示すように、fdr=fd1と調整ラインVLAとから、ターゲット発振周波数ft1を求める。例えばfdr=fd1のラインと調整ラインVLAの交点から、ターゲット発振周波数ft1を求めることができる。そして発振周波数がfos=ft1に設定されるように、可変容量回路196により周波数調整を行う。即ち可変容量回路197の容量値を調整する。
また、測定された駆動周波数がfdr=fd2である場合には、fdr=fd2と調整ラインVLAとから、ターゲット発振周波数ft2を求める。そして発振周波数がfos=ft2に設定されるように、可変容量回路197により周波数調整を行う。
同様に、図8のRDBに示すように、振動片Bの駆動周波数には個体差によるばらつきが存在するが、振動片Bに回路装置が接続された状態においては、駆動周波数を測定することで、振動片Bの駆動周波数を一意に特定できる。そして測定された駆動周波数がfdr=fd3である場合には、fdr=fd3と調整ラインVLBとから、ターゲット発振周波数ft3を求める。そして発振周波数がfos=ft3に設定されるように、可変容量回路197により周波数調整を行う。
以上のようにすることで本実施形態では、干渉周波数を避けた周波数に発振周波数fosを設定できるようになる。即ち、j×fdr≠k×fos/iとなるように発振周波数fosを設定できる。
そして図8に示すように、発振周波数の調整ラインVLA、VLBは干渉周波数ラインIL1、IL2の中間に位置する。従って、後述する図17のように、温度変化によって発振周波数が変動した場合にも、図7で説明した干渉周波数による角速度コードばらつきの発生を低減できるようになる。例えば駆動周波数がfdr=fd1である場合には、温度変化による発振周波数の変動が、周波数範囲RS1内に収まっていれば、干渉周波数ラインIL1、IL2との干渉を回避できる。駆動周波数がfdr=fd2である場合には、温度変化による発振周波数の変動が、周波数範囲RS2内に収まっていれば、干渉周波数ラインIL1、IL2との干渉を回避できる。fdr=fd3の場合も同様である。
4.多軸ジャイロセンサー
次に多軸ジャイロセンサーにおける本実施形態の発振周波数設定手法について説明する。図9は、複数の軸回りでの回転角速度の検出を行う多軸ジャイロセンサーに用いられる回路装置20の構成例である。この構成例の回路装置20は、複数の振動片10-1、10-2、10-3の駆動及び検出を行う。ここで、例えば、振動片10-1は、X軸(広義には第1の軸)の回りでの回転角速度を検出するための振動片である。振動片10-2は、Y軸(広義には第2の軸)の回りでの回転角速度を検出するための振動片である。振動片10-3は、Z軸(広義には第3の軸)の回りでの回転角速度を検出するための振動片である。
図9では、回路装置20の検出回路60には、振動片10-1(広義には第1の物理量トランスデューサー)からの第1の検出信号と、振動片10-2(広義には第2の物理量トランスデューサー)からの第2の検出信号が入力される。また検出回路60には、振動片10-3(広義には第3の物理量トランスデューサー)からの第3の検出信号が入力される。そして検出回路60には、振動片10-1用の回路として、増幅回路61-1、同期検波回路81-1、フィルター部90-1、A/D変換器ADCXが設けられている。また検出回路60には、振動片10-2用の回路として、増幅回路61-2、同期検波回路81-2、フィルター部90-2、A/D変換器ADCYが設けられる。また振動片10-3用の回路として、増幅回路61-3、同期検波回路81-3、フィルター部90-3、A/D変換器ADCZが設けられている。
検出回路60のA/D変換回路100(ADCX〜ADCZ)は、クロック信号生成回路150からのクロック信号を分周したサンプリング周波数fsm=fos/i1のサンプリングクロック信号に基づいて、入力信号のサンプリング動作を行う。具体的には、A/D変換回路100(ADCX、ADCY)は、振動片10-1からの第1の検出信号に対応する第1の入力信号と、振動片10-2からの第2の検出信号に対応する第2の入力信号のサンプリング動作を、動作用信号であるサンプリングクロック信号に基づいて行う。またA/D変換回路100(ADCZ)は、振動片10-3からの第3の検出信号に対応する第3の入力信号のサンプリング動作を、サンプリングクロック信号に基づいて行う。
検出回路60のDSP部110は、クロック信号を分周したクロック周波数fdsp=fos/i2の動作クロック信号に基づいて、A/D変換回路100(ADCX〜ADCZ)からのデジタル信号に対するデジタル信号処理を行う。
なお図9では駆動回路の構成については図示を省略しているが、実際には、振動片10-1用、振動片10-2用、振動片10-3用の駆動回路が設けられている。この場合に、駆動回路は、振動片10-1(第1の物理量トランスデューサー)からの第1のフィードバック信号を受けて、振動片10-1を駆動し、振動片10-2(第2の物理量トランスデューサー)からの第2のフィードバック信号を受けて、振動片10-2を駆動する。また駆動回路は、振動片10-3(第3の物理量トランスデューサー)からの第3のフィードバック信号を受けて、振動片10-3を駆動する。
また増幅回路61-1〜61-3、同期検波回路81-1〜81-3、フィルター部90-1〜90-3、A/D変換器ADCX〜ADCZの構成・動作については、図4、図5の増幅回路61、同期検波回路81、A/D変換回路100、フィルター部90、DSP部110と同様であるため、詳細な説明は省略する。また図9のA/D変換回路110では、振動片10-1〜振動片10-3用に別個にA/D変換器ADCX〜ADCZが設けられているが、1つのA/D変換器による時分割処理で、振動片10-1〜振動片10-3の検出信号についてのA/D変換を行ってもよい。また図9では、多軸ジャイロセンサーが3軸のジャイロセンサーである場合について示したが、多軸ジャイロセンサーは2軸のジャイロセンサーであってもよい。この場合には例えば振動片10-1、10-2に対応する検出回路60の各回路や駆動回路を設ければよい。
多軸ジャイロセンサーでは、いわゆる軸間干渉が問題になる。図9では、この軸間干渉の影響を低減するために振動片10-1、10-2、10-3の駆動周波数を異ならせている。具体的には、不図示の駆動回路により、X軸用の振動片10-1については駆動周波数fdr1で駆動する。Y軸用の振動片10-2についてはfdr1と異なる駆動周波数fdr2で駆動する。Z軸用の振動片10-3についてはfdr1及びfdr2の両方と異なる駆動周波数fdr3で駆動する。このように各軸の駆動周波数を異ならせることで、軸間干渉の影響を低減して、検出性能の低下を低減できるようになる。
そして本実施形態では、このように振動片10-1(第1の物理量トランスデューサー)の駆動周波数を第1の駆動周波数fdr1とし、振動片10-2(第2の物理量トランスデューサー)の駆動周波数を第2の駆動周波数fdr2とした場合に、j×fdr1≠fos/i、且つ、m×fdr2≠fos/iとなるように発振周波数fosを調整する。ここで、i、j、mは1以上の整数である。具体的には本実施形態では、記憶部130は、j×fdr1≠fos/i、且つ、m×fdr2≠fos/iとなるように発振周波数fosを調整する周波数調整値を記憶する。更に望ましくは、k、nを1以上の整数とした場合に、j×fdr1≠k×fos/i、且つ、m×fdr2≠n×fos/iとなるように発振周波数fosを調整して、記憶部130に記憶する。この記憶部130への記憶処理は図4の制御部140により行われる。
また本実施形態では、振動片10-3(第3の物理量トランスデューサー)の駆動周波数を第3の駆動周波数fdr3とした場合に、j×fdr1≠fos/i、m×fdr2≠fos/i、且つ、p×fdr3≠fos/iとなるように発振周波数fosを調整する。ここで、pは1以上の整数である。具体的には本実施形態では、記憶部130は、j×fdr1≠fos/i、m×fdr2≠fos/i、且つ、p×fdr3≠fos/iとなるように発振周波数fosを調整する周波数調整値を記憶する。更に望ましくは、k、n、qを1以上の整数とした場合に、j×fdr1≠k×fos/i、m×fdr2≠n×fos/i、且つ、p×fdr3≠q×fos/iとなるように発振周波数fosを調整して、記憶部130に記憶する。
図10は、多軸ジャイロセンサーにおける干渉周波数を説明する図である。図10の横軸は発振周波数であり、縦軸は角速度コードばらつきを示したものである。図7の1軸のジャイロセンサーの場合に比べて、図10の多軸ジャイロセンサーでは、駆動周波数成分とサンプリング周波数成分(動作用信号の周波数成分)が一致する干渉周波数が多く発生する。即ち、多くの干渉周波数において角速度コードばらつきが発生している。これは、図9に示すように、多軸ジャイロセンサーでは、軸間干渉の低減のために、各振動片10-1、10-2、10-3の駆動周波数fdr1、fdr2、fdr3を異ならせているからである。
例えば図11は多軸ジャイロセンサーにおける発振周波数の調整手法の説明図である。図11において横軸は駆動周波数であり、縦軸は発振周波数である。
図11においてIM1、IM2、IM3は、図10の干渉周波数のラインである。RSXは、X軸用である振動片10-1において、干渉周波数を避けることができる周波数範囲である。RSYは、Y軸用である振動片10-2において、干渉周波数を避けることができる周波数範囲である。RSZは、Z軸用である振動片10-3において、干渉周波数を避けることができる周波数範囲である。X軸、Y軸、Z軸の駆動周波数fdr1、fdr2、fdr3が異なるため、干渉周波数を避けることができる周波数範囲RSX、RSY、RSZも異なった周波数範囲になる。従って、X軸、Y軸、Z軸の全てについての干渉周波数を避けるためには、これらの周波数範囲RSX、RSY、RSZの重複範囲である周波数範囲RSXYZに、発振周波数を設定する必要がある。即ち、図7、図8の1軸のジャイロセンサーの場合に比べて、干渉周波数を避けた発振周波数の設定は、厳しい条件となる。
図11において、X軸用の振動片10-1の駆動周波数をfdr1とした場合に、j×fdr1≠fos/iとなるように発振周波数fosを調整することで、X軸用の周波数範囲RSX内に入るように発振周波数を設定できる。またY軸用の振動片10-2の駆動周波数をfdr2とした場合に、m×fdr2≠fos/iとなるように発振周波数fosを調整することで、Y軸用の周波数範囲RSY内に入るように発振周波数を設定できる。またZ軸用の振動片10-3の駆動周波数をfdr3とした場合に、p×fdr3≠fos/iとなるように発振周波数fosを調整することで、Z軸用の周波数範囲RSZ内に入るように発振周波数を設定できる。
従って、X軸、Y軸、Z軸の全てについての干渉周波数を避けるためには、j×fdr1≠fos/i、m×fdr2≠fos/i、且つ、p×fdr3≠fos/iとなるように発振周波数fosが調整すればよい。このようにすれば、周波数範囲RSX、RSY、RSZの重複範囲である周波数範囲RSXYZ内に入るように、発振周波数を設定できる。これにより、X軸、Y軸、Z軸の全てについての干渉周波数を避けた周波数に発振周波数を設定することが可能になる。この結果、多軸ジャイロセンサーにおいて、角速度コードばらつきが発生して検出性能が劣化してしまう事態を、効果的に抑制できるようになる。
さて、図11の周波数範囲RSXYZに示すように、多軸ジャイロセンサーにおいて干渉周波数を避けた発振周波数の設定は、1軸のジャイロセンサーに比べて厳しい条件となる。そこで本実施形態では図12に示す発振周波数設定手法で、多軸ジャイロセンサーにおける発振周波数の調整を実現している。
図12の発振周波数設定手法では、まず、X軸用、Y軸用、Z軸用の振動片10-1、10-2、10-3の駆動周波数を測定する(ステップS11)。具体的には、振動片10-1、10-2、10-3と回路装置が接続されて、物理検出装置としてモジュール化された状態で、振動片10-1、10-2、10-3の駆動周波数を測定する。即ち、振動片10-1、10-2、10-3の駆動周波数には、振動片の個体差によるばらつきがある。例えば図11のRSX、RSY、RSZの周波数範囲で、振動片10-1、10-2、10-3の駆動周波数はばらつく。そこで、この駆動周波数のばらつきの影響を無くすために、図12のステップS11に示すように、物理検出装置のモジュールの状態で、X軸、Y軸、Z軸用の振動片10-1、10-2、10-3の駆動周波数を実測する。
例えば図13において、縦軸は駆動周波数であり、横軸は発振周波数であり、IM1〜IM3は干渉周波数のラインである。そして図13では、X軸、Y軸、Z軸の駆動周波数fdr1、fdr2、fdr3が測定されている。
次に、干渉周波数を数式化した干渉式を用いて、X軸、Y軸、Z軸の各々について、干渉する発振周波数を算出する(ステップS12)。これは図13において、X軸の駆動周波数fdr1のラインLFX、Y軸の駆動周波数fdr2のラインLFY、Z軸の駆動周波数fdr3のラインLFZの各々と、干渉式を表す干渉周波数のラインIM1〜IM3との交点を算出することに相当する。なお、干渉式を表す干渉周波数のラインIM1〜IM3は、多数の物理検出装置のサンプルを測定することで、予め求めておく。
次に、干渉する発振周波数のヒストグラムを作成する(ステップS13)。即ち、ステップS12で算出された発振周波数のヒストグラムを作成する。図14は、このようにして作成されたヒストグラムの例である。図14の横軸は発振周波数であり、算出された発振周波数の頻度である。
次に、ステップS13で作成されたヒストグラムを用いて、隣合う干渉周波数の間の周波数範囲のうち、最も広い周波数範囲の中央値になるように、発振周波数を調整する(ステップS14)。具体的には図3の可変容量回路197により発振周波数を調整する。
例えば図14のヒストグラムにおいて、隣合う干渉周波数fina、finbの間の周波数範囲はFG1であり、隣合う干渉周波数finb、fincの間の周波数範囲はFG2であり、隣合う干渉周波数finc、findの間の周波数範囲はFG3である。そして、これらの周波数範囲FG1、FG2、FG3のうち、最も広い周波数範囲はFG2である。従って、この場合には周波数範囲FG2の中央値になるように、発振周波数が設定される。そして、この発振周波数に設定するための周波数調整値が、不揮発性メモリーである記憶部130に記憶される。即ち、この発振周波数に設定するための可変容量回路197の容量調整値が、記憶部130に記憶される。そして物理検出装置の動作時には、この容量調整値が記憶部130から読み出され、読み出された容量調整に基づいて可変容量回路197の容量値が調整される。こうすることで、図14の周波数範囲FG2の中央値の発振周波数で、CR発振回路170を発振させることが可能になる。
以上のような周波数設定手法を採用することで、図11のRSXYZに示すように、干渉周波数を回避できる周波数範囲が狭くなる多軸ジャイロセンサーにおいても、角速度コードばらつき等の不具合の発生を抑制できる周波数に、発振周波数を調整することが可能になる。特に本実施形態では、図14に示すように、隣合う干渉周波数の間の周波数範囲が最も広い周波数範囲FG2の中央値に発振周波数を設定している。従って、後述する図17に示すように温度変化に伴い発振周波数が変動した場合にも、発振周波数が干渉周波数に一致して角速度コードばらつき等の不具合が発生してしまう事態を、効果的に抑制することが可能になる。
5.クロック信号生成回路の詳細な構成
次に図15を用いてクロック信号生成回路150の詳細な構成例を説明する。図15には、電圧生成回路160や、CR発振回路170を構成する増幅回路180、可変抵抗回路196及び可変容量回路197の詳細な構成例が示されている。
電圧生成回路160は演算増幅器OPA、抵抗素子RB1、RB2、RB3、スイッチ素子SB1、SB2を有する。抵抗素子RB1、RB2、RB3は、電源電圧VDOSの出力ノードとVSSのノードの間に直列接続される。演算増幅器OPAの反転入力端子(第1の端子)は、演算増幅器OPAの出力ノードに接続される。演算増幅器OPAの非反転入力端子(第2の端子)は、スイッチ素子SB1を介して抵抗素子RB1とRB2の接続ノードに接続されると共に、スイッチ素子SB2を介して抵抗素子RB2とRB3の接続ノードに接続される。演算増幅器OPAの反転入力端子と非反転入力端子の間には、仕事関数差に基づく電圧が発生している。
図8で説明した電源電圧に基づく粗調整(RCA)は、スイッチ素子SB1、SB2のオン・オフ制御により実現される。例えば回路装置に振動片Aが接続される場合には、スイッチ素子SB2をオンにして、スイッチ素子SB1をオフにする。こうすること、電源電圧VDOSが低い第1の電圧に設定されて、CR発振回路170の発振周波数は低くなる。これにより図8の調整ラインVLAでの発振周波数の調整が可能になる。
一方、回路装置に振動片Bが接続される場合には、スイッチ素子SB1をオンにして、スイッチ素子SB2をオフにする。こうすることで、電源電圧VDOSが高い第2の電圧に設定されて、CR発振回路170の発振周波数は高くなる。これにより調整ラインVLBでの発振周波数の調整が可能になる。
増幅回路180は、NAND回路NA、インバーター回路IV1、IV2を有する。インバーター回路IV1の出力は、キャパシターCを介して、増幅回路180の入力ノードNIに帰還される。インバーター回路IV2の出力は、可変抵抗回路196を介して、増幅回路180の入力ノードNIに帰還される。NAND回路NAの第1の入力が、増幅回路180の入力になり、NAND回路NAの第2の入力にはイネーブル信号ENが入力される。イネーブル信号ENがHレベルになるとCR発振回路170が動作イネーブル状態に設定され、イネーブル信号ENがLレベルになると動作ディスエーブル状態に設定される。
可変抵抗回路196は、直列接続される複数の抵抗素子R1〜R6と、複数の抵抗素子R1〜R6の各抵抗素子に対して各ヒューズ素子が並列に接続される複数のヒューズ素子FU1〜FU6(広義にはスイッチ素子)を有する。例えばヒューズ素子FU1は抵抗素子R1と並列に接続され、ヒューズ素子FU2は抵抗素子R2と並列に接続される。ヒューズ素子FU3〜FU6と抵抗素子R3〜R6の接続構成も同様である。また可変抵抗回路196は、複数の抵抗素子R1〜R6に直列接続される基準抵抗素子R7を有する。即ち、複数の抵抗素子R1〜R6及び基準抵抗素子R7は、増幅回路180の出力ノードNQと入力ノードNIとの間に直列接続される。
可変容量回路197は、可変容量素子CV1〜CV4と容量制御電圧出力回路BC1〜BC4を有する。可変容量素子CV1〜CV4の一端は、増幅回路180の出力ノードNQに接続され、他端は容量制御電圧出力回路BC1〜BC4の出力に接続されている。可変容量素子CV1〜CV4は、容量制御電圧出力回路BC1〜BC4が出力した容量制御電圧により容量が変化する素子である。可変容量素子CV1〜CV4は例えばバリキャップ(バラクター)などにより実現できる。可変容量回路197は、例えばバイナリーに重みづけられた可変容量素子のアレイにより実現することができ、この場合には容量制御電圧による制御はハイレベルとローレベルの2値制御になる。この可変容量回路197によれば例えば30KHz/ステップでの発振周波数の微調整が可能になる。
電圧生成回路160は、トランジスターの仕事関数差に基づいて、例えば負の温度特性(第1の温度特性)を有する電源電圧VDOSを生成して、CR発振回路170の増幅回路180の電源として供給する。例えば電圧生成回路160(レギュレーター回路)には高電位側の電源電圧VDDLと低電位側の電源電圧VSS(GND)が供給される。そして電圧生成回路160は、第1のトランジスターと、第1のトランジスターとはゲート電極の導電性が異なる第2のトランジスターを有する。例えば第1のトランジスターのゲート電極がN型である場合には、第2のトランジスターのゲート電極はP型となっている。そして電圧生成回路160は、第1、第2のトランジスターの仕事関数差に対応する電圧を、電源電圧VDOSとして供給する。即ち、異種ゲートの仕事関数差に基づく電源電圧VDOSを供給する。仕事関数差に基づく電源電圧VDOSは、例えば負の温度特性を有しており、温度が上昇すると電源電圧VDOSは低くなる。
一方、CR発振回路170の発振周波数は、電源電圧VDOSが固定電圧(一定)の場合には正の温度特性を有する。即ち、電源電圧VDOSが固定となる条件では、温度が上昇すると発振周波数は高くなる。
例えばNAND回路NAやインバーター回路IV1、IV2の各回路の信号遅延の影響を除外した場合のCR発振回路170の発振周波数をf0とする。するとCR発振回路170の発振周波数f0は、一般的には下式(1)のように表される。
f0=1/(2.2×C×R) (1)
本実施形態では、抵抗R(R1〜R7)として負の温度特性の抵抗を使用している。例えば抵抗R(R1〜R7)としてポリシリコン抵抗等を使用する。ポリシリコン抵抗は負の温度特性を有するため、温度が上昇すると抵抗Rの抵抗値は低くなる。従って、温度が上昇すると、発振周波数f0=1/(2.2×C×R)は高くなる。即ち、NAND回路等の各回路の信号遅延の影響を除外した発振周波数f0は正の温度特性を有する。
またNAND回路NA、インバーター回路IV1、IV2の各回路を構成するMOSのトランジスターのしきい値電圧は負の温度特性を有しており、温度が上昇するとしきい値電圧は低下する。しきい値電圧が低下すると、NAND回路等の各回路での信号の遅延時間は短くなり、CR発振回路170の発振周波数は上昇する。例えば各回路の負荷容量をCLとし、ドレイン電流をIDとし、電源電圧をVDOSとし、所定係数をkとすると、各回路での遅延時間は下式(2)のように表すことができる。
td=k{(CL×VDOS)/ID} (2)
上式(2)より、温度が上昇して、しきい値電圧が低下すると、ドレイン電流IDが増加することで、遅延時間tdは短くなり、電源電圧VDOSが固定の場合の発振周波数は上昇する。
図16(A)は、電源電圧VDOSが固定の場合の発振周波数の温度特性(シミュレーション結果)を示す図である。上述したように、温度が上昇すると、抵抗R(R1〜R7)の抵抗値が低くなってf0=1/(2.2×C×R)が高くなると共に、NAND回路等の各回路の遅延時間tdが短くなる。従って、図16(A)に示すように、電源電圧VDOSが固定の場合のCR発振回路170の発振周波数は、温度が上昇すると高くなり、正の温度特性を有する。
図16(B)は、電源電圧VDOSの温度特性(シミュレーション結果)を示す図である。上述したように本実施形態では、電圧生成回路160が、トランジスターの仕事関数差に基づいて負の温度特性の電源電圧VDOSを生成する。従って、図16(B)に示すように、電源電圧VDOSは温度が上昇すると減少し、負の温度特性を有する。
図17は、CR発振回路170の発振周波数の変動率(実機測定結果)を示す図である。本実施形態では、図16(A)のように電源電圧VDOSが固定の場合に発振周波数が正の温度特性を有するCR発振回路170に対して、図16(B)に示すように負の温度特性の電源電圧VDOSを供給する。このようにすれば、CR発振回路170の単体での発振周波数が持つ正の温度特性(図16(A))を、電源電圧VDOSの負の温度特性(図16(B))で打ち消すことが可能になる。これにより図17に示すように、温度変動に対する発振周波数の変動率を低く抑えることができる。このように本実施形態によれば、発振周波数の適正な温度補償が可能になり、温度変動に対する周波数の変動率が低いクロック信号を供給できるようになる。
次に可変抵抗回路196を用いた発振周波数の調整手法について説明する。発振周波数の調整については、半導体ウェハープロセスによるトランジスターや抵抗などの素子ばらつきに対して、可変抵抗回路196を用いて所望の発振周波数に調整することを目的としている。
図15の可変抵抗回路196の抵抗素子R1〜R6の抵抗値は例えばバイナリーで重み付けされている。例えばR1〜R6の各抵抗素子は、1又は複数のユニット抵抗により構成されている。例えばR1は20=1個の抵抗ユニットで構成され、R2は直列接続された21=2個の抵抗ユニットにより構成され、R3は直列接続された22個の抵抗ユニットにより構成される。同様に、R4、R5、R6は、各々、直列接続された23個、24個、25個の抵抗ユニットにより構成される。従って、ユニット抵抗の抵抗値をRUとすると、R1の抵抗値は20×RU(=RU)、R2の抵抗値は21×RU(=2×RU)、R3の抵抗値は22×RU、R4の抵抗値は23×RU、R5の抵抗値は24×RU、R6の抵抗値は25×RUに設定される。
一方、R7は、基準となる発振周波数を設定するための基準抵抗素子であり、R7の抵抗値である基準抵抗値をRBとすると、RBは例えばR6と同程度の抵抗値に設定できる。このように設定することで、可変抵抗回路196の抵抗値を所定範囲内(例えばRB〜RB+RU×(26−1)の範囲)で可変に設定できるようになる。
図15に示すように、FU1〜FU6の各ヒューズ素子は、R1〜R6の各抵抗素子と並列に設けられている。そしてヒューズカット前においては、全てのヒューズ素子FU1〜FU6が非カット状態となっている。従って、可変抵抗回路196の抵抗値は、R7の基準抵抗値RB(正確には、RB+ヒューズ素子等の寄生抵抗値)に設定される。そして、この状態でCR発振回路170の発振周波数が計測される。計測された発振周波数をfrとすると、例えば下式(3)に示すようにfrの一次式で表されるトリミング式によりヒューズ値が計算される。なおa、bは定数である。
ヒューズ値=a×fr+b (3)
計算されたヒューズ値に基づいて、ヒューズ素子FU1〜FU6のいずれをカット(トリミング)するかが決定される。例えばトリミング式で計算されたヒューズ値に基づいて、ヒューズFU1、FU3、FU4、FU5がカットされたとする。この場合には、可変抵抗回路196の抵抗値は、RB+R1+R3+R4+R5(+寄生抵抗値)になる。
具体的にはヒューズ値(整数に変換した後のヒューズ値)をバイナリー表現のデータに変換することで、カットするヒューズ素子を決定できる。例えばヒューズ値=1=20であれば、ヒューズ素子FU1をカットし、ヒューズ値=2=21であれば、ヒューズ素子FU2をカットする。また、ヒューズ値=3=20+21であれば、ヒューズ素子FU1及びFU2をカットし、ヒューズ値=4=22であれば、ヒューズ素子FU3をカットし、ヒューズ値=5=20+22であれば、ヒューズ素子FU1及びFU3をカットする。即ち、ヒューズFU1がバイナリー表現のヒューズ値のLSBに相当し、ヒューズFU2がLSBの次のビットに相当し、ヒューズFU3がその次のビットに相当する。同様にヒューズFU6はバイナリー表現のヒューズ値のMSBに相当する。そしてヒューズ値のLSBが1であれば、ヒューズFU1をカットし、0であればカットしない。LSBの次のビットが1であれば、ヒューズFU2をカットし、0であればカットしない。
6.物理量検出装置の製造方法
次に物理量トランスデューサーと回路装置を有する物理量検出装置の製造方法(発振周波数の調整方法)について図18のフロー図を用いて説明する。
まず、半導体ウェハー(回路装置)を製造する(ステップS1)。即ち、公知の製造方法により、半導体ウェハーの基板(シリコン基板)に、回路装置(半導体チップ)を構成するトランジスターや抵抗素子や容量素子等の回路素子や、配線を形成する。即ち、成膜、現像、露光、レジスト塗布、エッチング、レジスト剥離、不純物注入等の製造工程により回路素子や配線を形成し、これにより複数の回路装置が形成された半導体ウェハーが製造される。
次に半導体ウェハーの状態での検査を行う(ステップS2)。具体的には、各回路装置の発振回路190の発振周波数を測定する(ステップS3)。例えば半導体ウェハーの回路装置へのプロービングを行って、発振周波数を測定する。そして発振周波数をターゲット発振周波数に設定する周波数調整値を求める(ステップS4)。例えば周波数調整値としてヒューズ値を求める。そして求められた周波数調整値(ヒューズ値)に基づいて、ヒューズをカットする(ステップS5)。即ち、ヒューズ値で特定されるヒューズ素子をカットする。このようにして半導体ウェハーでの検査が行われた後、半導体ウェハーのダイシングが行われて、回路装置のチップが製造される。
次に、振動片10(物理量トランスデューサー)と回路装置(IC)のパッケージング後の検査を行う(ステップS6)。即ち、振動片10と回路装置を接続してパッケージに収納することで構成される物理量検出装置のモジュール検査を行う。具体的には、まず駆動周波数を測定する(ステップS7)。つまり、回路装置と接続された振動片10の駆動周波数の実測値を測定する。そして、干渉周波数を避けた発振周波数に設定する周波数調整値を求める(ステップS8)。
即ち図8で説明したように、測定された駆動周波数(fd1、fd2、fd3)を用いて、干渉周波数を避けることができるターゲット発振周波数(ft1、ft2、ft3)を求める。そして、求められたターゲット発振周波数に設定するための周波数調整値を求める。具体的には、ターゲット発振周波数に設定するための周波数調整値として、可変容量回路197の容量調整値を求める。そして、求められた周波数調整値(容量調整値)を記憶部130に記憶する(ステップS9)。例えば記憶部130は不揮発性メモリーであり、この不揮発性メモリーに周波数調整値を書き込む。こうすることで、回路装置の電源投入時等に、記憶部130である不揮発性メモリーから周波数調整値が読み出され、この周波数調整値により発振回路190の発振周波数の調整が行われるようになる。具体的には、周波数調整値である容量調整値に基づいて、可変容量回路197の容量値が調整されることで、干渉周波数を避けた周波数に発振周波数が設定される。
以上のように本実施形態の製造方法では、駆動回路30、検出回路60、記憶部130、クロック信号生成回路150等を有する回路装置が製造される(図18のステップS1)。そして、発振回路190の発振周波数をfosとし、サンプリングクロック信号等の動作用信号の周波数をfos/iとした場合に、j×fdr≠fos/iとなるように発振周波数fosを調整する(ステップS7、S8)。更に望ましくは、j×fdr≠k×fos/iとなるように周波数調整が行われる。なお図9で説明した多軸ジャイロセンサーでは、j×fdr1≠fos/i、m×fdr2≠fos/i、且つ、p×fdr3≠fos/iとなるように発振周波数fosが調整される。更に望ましくは、j×fdr1≠k×fos/i、m×fdr2≠n×fos/i、且つ、p×fdr3≠q×fos/iとなるように発振周波数fosが調整される。
より具体的には本実施形態の製造方法では、振動片10(物理量トランスデューサー)と回路装置とが接続される前において、発振回路190の発振周波数を調整する第1の周波数調整が行われる(ステップS3、S4、S5)。この第1の周波数調整は可変抵抗回路196(第1の周波数調整部)により行われる。例えば図19に、第1の周波数調整での周波数調整値(ヒューズ値)と発振周波数の関係を示す。図19に示すように、第1の周波数調整では、発振周波数の調整範囲は広いが、発振周波数の調整ステップは粗く、発振周波数の粗調整を実現できる。
次に、振動片10と回路装置とが接続された状態において、発振回路190の発振周波数を調整する第2の周波数調整が行われる(ステップS7、S8)。この第2の周波数調整は可変容量回路197(第2の周波数調整部)により行われる。例えば図20に、第2の周波数調整での周波数調整値(容量調整値)と発振周波数の関係を示す。図20に示すように、第2の周波数調整では、発振周波数の調整範囲は狭いが、発振周波数の調整ステップは細かく、発振周波数の微調整を実現できる。
以上のようにすることで、本実施形態によれば、振動片の駆動周波数成分が、クロック信号に基づく信号により動作する回路に対して影響を及ぼすことによって発生する検出性能の劣化を、低減できる物理量検出装置の製造が可能になる。
7.検出回路
図21に検出回路60の詳細な構成例を示す。図21は全差動スイッチングミキサー方式の検出回路60の例である。
Q/V変換回路62、64(電荷−電圧変換回路)には振動片10からの差動の第1、第2の検出信号IQ1、IQ2が入力される。そしてQ/V変換回路62、64は振動片10で発生した電荷(電流)を電圧に変換する。これらのQ/V変換回路62、64は帰還抵抗を有する連続型の電荷−電圧変換回路である。
ゲイン調整アンプ72、74は、Q/V変換回路62、64の出力信号QA1、QA2をゲイン調整して増幅する。ゲイン調整アンプ72、74は、いわゆるプログラマブルゲインアンプであり、設定されたゲインで信号QA1、QA2を増幅する。例えばA/D変換回路100の電圧変換範囲に適合する振幅の信号に増幅する。
スイッチングミキサー80は、駆動回路30からの同期信号SYCに基づいて差動の同期検波を行うミキサーである。具体的にはスイッチングミキサー80では、ゲイン調整アンプ72の出力信号QB1が第1の入力ノードNI1に入力され、ゲイン調整アンプ74の出力信号QB2が第2の入力ノードNI2に入力される。そして駆動回路30からの同期信号SYCにより差動の同期検波を行って、差動の第1、第2の出力信号QC1、QC2を第1、第2の出力ノードNQ1、NQ2に出力する。このスイッチングミキサー80により、前段の回路(Q/V変換回路、ゲイン調整アンプ)が発生したノイズ(1/fノイズ)などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。
フィルター92には、スイッチングミキサー80の第1の出力ノードNQ1からの第1の出力信号QC1が入力される。フィルター94には、スイッチングミキサー80の第2の出力ノードNQ2からの第2の出力信号QC2が入力される。これらのフィルター92、94は、例えば不要信号を除去(減衰)して所望信号を通過させる周波数特性を有するローパスフィルターである。例えばスイッチングミキサー80により高周波帯域に周波数変換された1/fノイズ等の不要信号は、フィルター92、94により除去される。またフィルター92、94は、例えばパッシブ素子(抵抗素子、キャパシター等)で構成されるパッシブフィルターである。
A/D変換回路100は、フィルター92からの出力信号QD1とフィルター94からの出力信号QD2を受けて、差動のA/D変換を行う。具体的には、A/D変換回路100は、フィルター92、94をアンチエイリアシング用のフィルター(前置きフィルター)として、出力信号QD1、QD2のサンプリングを行ってA/D変換を行う。そして本実施形態では、フィルター92からの出力信号QD1及びフィルター94からの出力信号QD2は、アクティブ素子を介さずにA/D変換回路100に入力される。
A/D変換回路100としては、例えばデルタシグマ型や逐次比較型などの種々の方式のA/D変換回路を採用できる。デルタシグマ型を採用する場合には、例えば1/fノイズ低減のためのCDS(Correlated double sampling)やチョッパーの機能などを有し、例えば2次のデルタシグマ変調器などにより構成されるA/D変換回路を用いることができる。また逐次比較型を採用する場合には、例えばDACの素子ばらつきよるS/N比の劣化を低減するDEM(Dynamic Element Matching)の機能などを有し、容量DAC及び逐次比較制御ロジックにより構成されるA/D変換回路を用いることができる。
DSP部110は、各種のデジタル信号処理を行う。例えばDSP部110は、所望信号のアプリケーションに応じた帯域制限のデジタルフィルター処理や、A/D変換回路100等により発生したノイズを除去するデジタルフィルター処理を行う。また、ゲイン補正(感度調整)、オフセット補正などのデジタル補正処理を行う。
なお本実施形態の回路装置20は全差動スイッチングミキサー方式の構成には限定されない。例えば離散型Q/V変換回路と当該離散型Q/V変換回路にダイレクトに接続されるA/D変換回路からなるダイレクトサンプリング方式の構成など、種々の構成を採用できる。
図22に本実施形態の回路装置20を含む移動体の例を示す。本実施形態の回路装置20は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図22は移動体の具体例としての自動車206を概略的に示している。自動車206には、振動片10と回路装置20を有するジャイロセンサー510(センサー)が組み込まれている。ジャイロセンサー510は車体207の姿勢を検出することができる。ジャイロセンサー510の検出信号は車体姿勢制御装置208に供給されることができる。車体姿勢制御装置208は例えば車体207の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪209のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー510は組み込まれることができる。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(物理量検出装置、物理量トランスデューサー等)と共に記載された用語(ジャイロセンサー、振動片等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、回路装置や物理量検出装置や電子機器や移動体の構成、振動片の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。