JP5862313B2 - 基準電圧生成回路,それを有する発振回路および発振回路の発振周波数の校正方法 - Google Patents
基準電圧生成回路,それを有する発振回路および発振回路の発振周波数の校正方法 Download PDFInfo
- Publication number
- JP5862313B2 JP5862313B2 JP2012003115A JP2012003115A JP5862313B2 JP 5862313 B2 JP5862313 B2 JP 5862313B2 JP 2012003115 A JP2012003115 A JP 2012003115A JP 2012003115 A JP2012003115 A JP 2012003115A JP 5862313 B2 JP5862313 B2 JP 5862313B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- input
- temperature
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 title claims description 54
- 238000000034 method Methods 0.000 title claims description 11
- 239000003990 capacitor Substances 0.000 claims description 17
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 20
- 230000007423 decrease Effects 0.000 description 6
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 4
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 4
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 108700012361 REG2 Proteins 0.000 description 3
- 101150108637 REG2 gene Proteins 0.000 description 3
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 3
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Logic Circuits (AREA)
Description
前記第1のPN接合素子と電流密度が異なり,前記第1の順方向電圧より高い第2の順方向電圧が印加される第2のPN接合素子と,
前記第1のPN接合素子のアノードが第1の入力に接続され,出力と第1の電位との間に直列に設けられた第1および第2の抵抗の第1の接続ノードが第2の入力に接続され,前記出力に第1の出力電圧を生成する第1の差動増幅器と,
前記第2のPN接合素子のアノードが第1の入力に接続され,出力と前記第1の差動増幅器の出力との間に直列に設けられた第4および第3の抵抗の第2の接続ノードが第2の入力に接続され,前記出力に基準電圧を生成する第2の差動増幅器とを有し,
前記第3および第4の抵抗の抵抗比(R4/R3)が可変である。
fout∝1/CR=1/R0(C1+C2)
である。
fout=1/{2*R0*(C1+C2)*LN(2)+Tpd} (1)
LN(2)は,logナチュラルである。
fout=1/{2*R0*(C1+C2)*LN(2)}
したがって,電源電圧VDDに依存しない周波数である。
図4は,本実施の形態における発振回路の構成図である。発振回路は,第1の電源EVDDを供給され所望の温度特性を有する基準電圧Vrefを生成する基準電圧生成回路10と,第1の電源EVDDに接続され基準電圧Vrefに基づいて所定の電圧を有する第2の電源VDDを生成する電源レギュレータ12と,第2の電源VDDが供給される発振器OSCとを有する。
図6は,第1の実施の形態における基準電圧生成回路の回路図である。さらに,図7は,基準電圧生成回路の特性を示す図である。図6の基準電圧生成回路であるバンドギャップレファレンス回路10は,第1,第2のPN接合素子D1,D2と,第1の差動増幅器A1と,第2の差動増幅器A2とを有する。
V11={(R1+R2)/R2}*VBE1 (2)
この出力電圧V11は,図7(1)の第1の順方向電圧VBE1のレベルを(R1+R2)/R2倍に高くした電圧であり,図7(2)に示されるように,第2の順方向電圧VBE2と所定の温度T1で交差する温度特性を有する。どの温度T1で交差するかは,抵抗R1,R2の抵抗値に依存する。一例としては,温度T1は室温になるように抵抗R1,R2の抵抗値が選択されることが望ましい。
Vref=VBE2+(R4/R3)*[V12-V11] (3)
そして,V12=VBE2と式(2)の電圧V11とから,基準電圧Vrefは次の通りである。
Vref= VBE2+(R4/R3)*[VBE2-{(R1+R2)/R2}*VBE1] (4)
この式(3)(4)において,V12-V11=VBE2-V11は,図7(3)に示されるように,温度T1で負から正になる正の傾きの温度特性を有する。そして,(R4/R3)*[V12-V11]は,抵抗R4とR3の抵抗比R4/R3に応じて,その正の傾きが変動する温度特性を有する。
図11は,第2の実施の形態における基準電圧生成回路の図である。図6の第1の実施の形態の基準電圧生成回路と同様に,図11の基準電圧生成回路は,NMOSトランジスタQ10,PMOSトランジスタQ11,Q12,Q13,PNダイオードD1,D2,抵抗R3,R4,及び差動増幅器A2とを有する。一方,図11の基準電圧生成回路は,図6と異なり,第1の順方向電圧VBE1は,差動増幅器A1を介して電圧V11として抵抗R3を介して差動増幅器A2の負極入力に入力され,第2の順方向電圧VBE2は,差動増幅器A3を介して抵抗R5,R6の抵抗比R6/(R5+R6)倍に低下して,電圧V13(={R6/(R5+R6)}VBE2)として,差動増幅器A2の正極入力に入力される。
図13は,第3の実施の形態における基準電圧生成回路の図である。図6の第1の実施の形態の基準電圧生成回路と同様に,図13の基準電圧生成回路は,NMOSトランジスタQ10,PMOSトランジスタQ11,Q12,Q13,PNダイオードD1,D2,抵抗R3,R4,及び差動増幅器A2とを有する。さらに,図13の基準電圧生成回路は,第1の順方向電圧VBE1を,差動増幅器A1と抵抗R1,R2とにより抵抗比(R1+R2)/R2倍に高くして,抵抗R3を介して差動増幅器A2の負極入力に入力している。
第1の順方向電圧が印加される第1のPN接合素子と,
前記第1のPN接合素子と電流密度が異なり,前記第1の順方向電圧より高い第2の順方向電圧が印加される第2のPN接合素子と,
前記第1のPN接合素子のアノードが第1の入力に接続され,出力と第1の電位との間に直列に設けられた第1および第2の抵抗の第1の接続ノードが第2の入力に接続され,前記出力に第1の出力電圧を生成する第1の差動増幅器と,
前記第2のPN接合素子のアノードが第1の入力に接続され,出力と前記第1の差動増幅器の出力との間に直列に設けられた第4および第3の抵抗の第2の接続ノードが第2の入力に接続され,前記出力に基準電圧を生成する第2の差動増幅器とを有し,
前記第3および第4の抵抗の抵抗比が可変である基準電圧生成回路。
付記1において,
前記第1の出力電圧は,前記第2の順方向電圧と温度依存特性が異なり,
前記第1の出力電圧は,前記第1および第2の抵抗の抵抗比に応じて,第1の温度で,前記第2の順方向電圧と同じ電圧になる基準電圧生成回路。
第1の順方向電圧を有する第1のPN接合素子と,
前記第1のPN接合素子と電流密度が異なり,前記第1の順方向電圧より高い第2の順方向電圧を有する第2のPN接合素子と,
前記第1の順方向電圧が第1の入力に入力され,出力が第2の入力に入力され,前記出力に前記第1の順方向電圧を生成する第1の差動増幅器と,
前記第2の順方向電圧が第1の入力に入力され,出力が第2の入力に入力され,前記出力と基準電圧との間に第5および第6の抵抗(R5,R6)が設けられ,前記第5および第6の抵抗の第3の接続ノードに第2の出力電圧を生成する第3の差動増幅器と,
前記第2の出力電圧が第1の入力に入力され,出力と前記第1の差動増幅器の出力との間に直列に設けられた第4および第3の抵抗の第2の接続ノードが第2の入力に入力され,前記出力に基準電圧を生成する第2の差動増幅器とを有し,
前記第3および第4の抵抗の抵抗比が可変である基準電圧生成回路。
付記3において,
前記第2の出力電圧は,前記第1の順方向電圧と温度依存特性が異なり,
前記第2の出力電圧は,前記第5および第6の抵抗の抵抗比に応じて,第1の温度で,前記第1の順方向電圧と同じ電圧になる基準電圧生成回路。
第1の順方向電圧を有する第1のPN接合素子と,
前記第1のPN接合素子と電流密度が異なり,前記第1の順方向電圧より高い第2の順方向電圧を有する第2のPN接合素子と,
前記第1の順方向電圧が第1の入力に入力され,出力と第1の電位との間に直列に設けられた第1および第2の抵抗の第1の接続ノードが第2の入力に入力され,前記出力に第1の出力電圧を生成する第1の差動増幅器と,
前記第2の順方向電圧が第1の入力に入力され,出力が第2の入力に入力され,前記出力と前記第1の電位との間に第5および第6の抵抗が設けられ,前記第5および第6の抵抗の第3の接続ノードに第2の出力電圧を生成する第3の差動増幅器と,
前記第2の出力電圧が第1の入力に入力され,出力と前記第1の差動増幅器の出力との間に直列に設けられた第4および第3の抵抗の第2の接続ノードが第2の入力に入力され,前記出力に基準電圧を生成する第2の差動増幅器とを有し,
前記第3および第4の抵抗の抵抗比が可変である基準電圧生成回路。
付記5において,
前記第1の出力電圧は,前記第2の出力電圧と温度依存特性が異なり,
前記第1の出力電圧は,前記第1および第2の抵抗の抵抗比および第5および第6の抵抗の抵抗比に応じて,第1の温度で,前記第2の出力電圧と同じ電圧になる基準電圧生成回路。
付記2,4,6のいずれかにおいて,
前記可変調節される前記第3および第4の抵抗の抵抗比に応じて,前記第1の温度のおける前記基準電圧を一定電圧に保ちながら且つ前記基準電圧の温度依存特性の傾きが変化する基準電圧生成回路。
付記1乃至7のいずれかにおいて,
前記第4の抵抗は,直列に接続された複数の第4抵抗素子を有し,
前記第2の差動増幅器は,差動増幅回路と,前記差動増幅回路の出力がゲートに供給され並列に設けられた複数の出力トランジスタとを有し,
前記複数の出力トランジスタは,前記複数の第4抵抗素子の各端子にそれぞれ設けられ,
前記複数の出力トランジスタは,前記第4の抵抗の調節信号により選択的に活性化され,
前記第4の抵抗の抵抗値が前記調節信号により可変調節される基準電圧生成回路。
付記1乃至7のいずれかにおいて,
前記第4の抵抗は,直列に接続された複数の第4抵抗素子を有し,
前記第4の抵抗の調整信号に応じて,前記複数の第4の抵抗素子の数を可変切り換えするスイッチを有する基準電圧生成回路。
付記1乃至9のいずれかに記載の基準電圧生成回路と,
第1の電源電圧が供給され,前記基準電圧に基づいて第2の電源電圧を生成する電源生成部と,
リング状に接続され前記第2の電源電圧が供給される複数のインバータを有する発振器とを有する発振回路。
付記10において,
前記発振器は,さらに、いずれかの前記インバータの出力ノードに第7の抵抗と容量とを有し,
前記発振器の調整信号に応じて前記第7の抵抗の抵抗値または前記容量の容量値のいずれか一方または両方が調整可能に構成されている発振回路。
付記2,4,6,7のいずれかに記載の基準電圧生成回路と,
第1の電源電圧が供給され,前記基準電圧に基づいて第2の電源電圧を生成する電源生成部と,
リング状に接続され前記第2の電源電圧が供給される複数のインバータを有する発振器と、
いずれかの前記インバータの出力ノードに第7の抵抗と容量とを有し,
前記発振器の調整信号に応じて前記第7の抵抗の抵抗値または前記容量の容量値のいずれか一方または両方が調整可能に構成されている発振回路の発振周波数の校正方法において,
前記第1の温度で,前記発振周波数が第1の所望の周波数になるように前記発振器の調整信号を設定する第1の工程と,
前記第1の温度と異なる第2の温度で,前記発振周波数が第2の所望の周波数になるように前記第3および第4の抵抗の抵抗比の調整信号を設定する第2の工程とを有する発振回路の発振周波数の校正方法。
D2:第2のPN接合素子
VBE1: 第1の順方向電圧
VBE2: 第2の順方向電圧
R1,R2:第1および第2の抵抗
V10:第1の接続ノード
V11:第1の出力電圧
A1:第1の差動増幅器
R4,R3:第4および第3の抵抗
V12:第2の接続ノード
Vref:基準電圧
A2:第2の差動増幅器
Claims (9)
- 第1の順方向電圧が印加される第1のPN接合素子と,
前記第1のPN接合素子と電流密度が異なり,前記第1の順方向電圧より高い第2の順方向電圧が印加される第2のPN接合素子と,
前記第1のPN接合素子のアノードが第1の入力に接続され,出力と第1の電位との間に直列に設けられた第1および第2の抵抗の第1の接続ノードが第2の入力に接続され,前記出力に第1の出力電圧を生成する第1の差動増幅器と,
前記第2のPN接合素子のアノードが第1の入力に接続され,出力と前記第1の差動増幅器の出力との間に直列に設けられた第4および第3の抵抗の第2の接続ノードが第2の入力に接続され,前記出力に基準電圧を生成する第2の差動増幅器とを有し,
前記第1の出力電圧は,前記第2の順方向電圧と温度依存特性が異なり,
前記第1の出力電圧は,前記第1および第2の抵抗の抵抗比に応じて,第1の温度で,前記第2の順方向電圧と同じ電圧になり,
前記第3および第4の抵抗の抵抗比が可変である基準電圧生成回路。 - 第1の順方向電圧を有する第1のPN接合素子と,
前記第1のPN接合素子と電流密度が異なり,前記第1の順方向電圧より高い第2の順方向電圧を有する第2のPN接合素子と,
前記第1の順方向電圧が第1の入力に入力され,出力が第2の入力に入力され,前記出力に前記第1の順方向電圧を生成する第1の差動増幅器と,
前記第2の順方向電圧が第1の入力に入力され,出力が第2の入力に入力され,前記出力と第1の電位との間に第5および第6の抵抗が設けられ,前記第5および第6の抵抗の第3の接続ノードに第3の出力電圧を生成する第3の差動増幅器と,
前記第3の出力電圧が第1の入力に入力され,出力と前記第1の差動増幅器の出力との間に直列に設けられた第4および第3の抵抗の第2の接続ノードが第2の入力に入力され,前記出力に基準電圧を生成する第2の差動増幅器とを有し,
前記第3の出力電圧は,前記第1の順方向電圧と温度依存特性が異なり,
前記第3の出力電圧は,前記第5および第6の抵抗の抵抗比に応じて,第1の温度で,前記第1の順方向電圧と同じ電圧になり,
前記第3および第4の抵抗の抵抗比が可変である基準電圧生成回路。 - 第1の順方向電圧を有する第1のPN接合素子と,
前記第1のPN接合素子と電流密度が異なり,前記第1の順方向電圧より高い第2の順方向電圧を有する第2のPN接合素子と,
前記第1の順方向電圧が第1の入力に入力され,出力と第1の電位との間に直列に設けられた第1および第2の抵抗の第1の接続ノードが第2の入力に入力され,前記出力に第1の出力電圧を生成する第1の差動増幅器と,
前記第2の順方向電圧が第1の入力に入力され,出力が第2の入力に入力され,前記出力と前記第1の電位との間に第5および第6の抵抗が設けられ,前記第5および第6の抵抗の第3の接続ノードに第3の出力電圧を生成する第3の差動増幅器と,
前記第3の出力電圧が第1の入力に入力され,出力と前記第1の差動増幅器の出力との間に直列に設けられた第4および第3の抵抗の第2の接続ノードが第2の入力に入力され,前記出力に基準電圧を生成する第2の差動増幅器とを有し,
前記第1の出力電圧は,前記第3の出力電圧と温度依存特性が異なり,
前記第1の出力電圧は,前記第1および第2の抵抗の抵抗比および第5および第6の抵抗の抵抗比に応じて,第1の温度で,前記第3の出力電圧と同じ電圧になり,
前記第3および第4の抵抗の抵抗比が可変である基準電圧生成回路。 - 請求項1、2、3のいずれかにおいて,
前記可変調節される前記第3および第4の抵抗の抵抗比に応じて,前記第1の温度のおける前記基準電圧を一定電圧に保ちながら且つ前記基準電圧の温度依存特性の傾きが変化する基準電圧生成回路。 - 請求項1、2、3、4のいずれかにおいて,
前記第1の温度は、室温である基準電圧生成回路。 - 請求項1乃至5のいずれかにおいて,
前記第4の抵抗は,直列に接続された複数の第4抵抗素子を有し,
前記第2の差動増幅器は,差動増幅回路と,前記差動増幅回路の出力がゲートに供給され並列に設けられた複数の出力トランジスタとを有し,
前記複数の出力トランジスタは,前記複数の第4抵抗素子の各端子にそれぞれ設けられ,
前記複数の出力トランジスタは,前記第4の抵抗の調節信号により選択的に活性化され,
前記第4の抵抗の抵抗値が前記調節信号により可変調節される基準電圧生成回路。 - 請求項1乃至6のいずれかに記載の基準電圧生成回路と,
第1の電源電圧が供給され,前記基準電圧に基づいて第2の電源電圧を生成する電源生成部と,
リング状に接続され前記第2の電源電圧が供給される複数のインバータを有する発振器とを有する発振回路。 - 請求項7において,
前記発振器は,さらに、いずれかの前記インバータの出力ノードに第7の抵抗と容量とを有し,
前記発振器の調整信号に応じて前記第7の抵抗の抵抗値または前記容量の容量値のいずれか一方または両方が調整可能に構成されている発振回路。 - 請求項1乃至6のいずれかに記載の基準電圧生成回路と,
第1の電源電圧が供給され,前記基準電圧に基づいて第2の電源電圧を生成する電源生成部と,
リング状に接続され前記第2の電源電圧が供給される複数のインバータを有する発振器と、いずれかの前記インバータの出力ノードに第7の抵抗と容量とを有し,
前記発振器の調整信号に応じて前記第7の抵抗の抵抗値または前記容量の容量値のいずれか一方または両方が調整可能に構成されている発振回路の発振周波数の校正方法において,
前記第1の温度で,前記発振周波数が第1の所望の周波数になるように前記発振器の調整信号を設定する第1の工程と,
前記第1の温度と異なる第2の温度で,前記発振周波数が第2の所望の周波数になるように前記第3および第4の抵抗の抵抗比の調整信号を設定する第2の工程とを有する発振回路の発振周波数の校正方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012003115A JP5862313B2 (ja) | 2012-01-11 | 2012-01-11 | 基準電圧生成回路,それを有する発振回路および発振回路の発振周波数の校正方法 |
US13/691,441 US9112510B2 (en) | 2012-01-11 | 2012-11-30 | Reference voltage generation circuit, oscillation circuit including the same and method for calibrating oscillation frequency of oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012003115A JP5862313B2 (ja) | 2012-01-11 | 2012-01-11 | 基準電圧生成回路,それを有する発振回路および発振回路の発振周波数の校正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013143018A JP2013143018A (ja) | 2013-07-22 |
JP5862313B2 true JP5862313B2 (ja) | 2016-02-16 |
Family
ID=48743499
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012003115A Active JP5862313B2 (ja) | 2012-01-11 | 2012-01-11 | 基準電圧生成回路,それを有する発振回路および発振回路の発振周波数の校正方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9112510B2 (ja) |
JP (1) | JP5862313B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8929163B2 (en) * | 2013-03-15 | 2015-01-06 | Micron Technology, Inc. | Input buffer apparatuses and methods |
US9300247B2 (en) * | 2013-05-06 | 2016-03-29 | Texas Instruments Incorporated | RC oscillator with additional inverter in series with capacitor |
JP6277689B2 (ja) * | 2013-11-27 | 2018-02-14 | セイコーエプソン株式会社 | 検出装置、センサー、電子機器及び移動体 |
US9461623B2 (en) * | 2014-05-15 | 2016-10-04 | Macronix International Co., Ltd. | Method and circuit for temperature dependence reduction of a RC clock circuit |
KR20160029593A (ko) * | 2014-09-05 | 2016-03-15 | 삼성전자주식회사 | 오실레이터 및 상기 오실레이터를 포함하는 디스플레이 구동 회로 |
CN104639108B (zh) * | 2014-11-28 | 2017-10-31 | 绍兴芯谷科技有限公司 | 带反插保护的可调频方波发生器 |
JP6455174B2 (ja) * | 2015-01-22 | 2019-01-23 | セイコーエプソン株式会社 | 回路装置、電子機器、移動体及び物理量検出装置の製造方法 |
US10128794B2 (en) | 2016-09-29 | 2018-11-13 | Macronix International Co., Ltd. | Feedback compensated oscillator |
JP2022039806A (ja) * | 2020-08-28 | 2022-03-10 | 株式会社村田製作所 | 増幅装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5518152A (en) | 1978-07-25 | 1980-02-08 | Mitsubishi Electric Corp | Osciliation circuit device |
JPH05251954A (ja) | 1992-03-04 | 1993-09-28 | Asahi Kasei Micro Syst Kk | 基準電圧発生回路 |
JPH05327376A (ja) * | 1992-05-20 | 1993-12-10 | Fujitsu Ltd | ディジタル制御可変利得回路 |
JP2787639B2 (ja) * | 1992-08-07 | 1998-08-20 | 三菱電機株式会社 | パルス信号発生回路および半導体記憶装置 |
JP3106078B2 (ja) * | 1994-12-28 | 2000-11-06 | シャープ株式会社 | 液晶駆動用電源 |
JPH08185236A (ja) | 1994-12-29 | 1996-07-16 | Fujitsu Ltd | 基準電圧生成回路 |
JP3579980B2 (ja) | 1995-09-14 | 2004-10-20 | 株式会社デンソー | 温度補償型リング発振器 |
JP3414320B2 (ja) | 1999-05-12 | 2003-06-09 | 日本電気株式会社 | 基準電圧回路 |
JP2001068976A (ja) | 1999-08-30 | 2001-03-16 | Nec Kansai Ltd | 発振器 |
KR100347349B1 (ko) * | 2000-05-23 | 2002-12-26 | 삼성전자 주식회사 | 마이크로파워 저항-캐패시터 발진기 |
JP2003283306A (ja) * | 2002-03-25 | 2003-10-03 | Rohm Co Ltd | 発振器 |
CN101641656B (zh) * | 2007-03-29 | 2011-11-16 | 富士通株式会社 | 基准电压生成电路 |
JP4985035B2 (ja) | 2007-03-30 | 2012-07-25 | 富士通セミコンダクター株式会社 | 発振回路 |
JP2010224594A (ja) * | 2009-03-19 | 2010-10-07 | Oki Semiconductor Co Ltd | 電圧発生回路 |
-
2012
- 2012-01-11 JP JP2012003115A patent/JP5862313B2/ja active Active
- 2012-11-30 US US13/691,441 patent/US9112510B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9112510B2 (en) | 2015-08-18 |
US20130176082A1 (en) | 2013-07-11 |
JP2013143018A (ja) | 2013-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5862313B2 (ja) | 基準電圧生成回路,それを有する発振回路および発振回路の発振周波数の校正方法 | |
US8061895B2 (en) | Semiconductor device | |
US9325323B2 (en) | CMOS oscillator having stable frequency with process, temperature, and voltage variation | |
US8963621B2 (en) | Methods and apparatus for tuning a current source and selecting a reference voltage to maintain a transconductance and transition frequencies of transistors of an inverter | |
US8274331B2 (en) | Differential receiver | |
US8791685B2 (en) | Bandgap reference voltage generator | |
US8988154B2 (en) | Voltage-to-current converter and voltage controlled oscillator having voltage-to-current converter | |
JP2010063086A (ja) | 温度補償回路および方法 | |
WO2015191251A1 (en) | Low power low cost temperature sensor | |
CN107017844B (zh) | 一种rc振荡器 | |
JP2015203945A (ja) | 電流生成回路、それを備えたバンドギャップリファレンス回路及び半導体装置 | |
US9473148B2 (en) | Method for compensating local oscillator frequency | |
CN210839475U (zh) | 电子设备 | |
CN106656111B (zh) | 环形振荡器 | |
US20140266308A1 (en) | Clock amplitude detection | |
KR102166653B1 (ko) | 재구성 가능한 지연 회로, 및 그 지연 회로를 사용한 지연 모니터 회로, 편차 보정 회로, 편차 측정 방법 및 편차 보정 방법 | |
CN110011644B (zh) | 一种环形振荡器 | |
CN111446949B (zh) | 上电复位电路和集成电路 | |
CN108123682B (zh) | 振荡装置 | |
JP2013214915A (ja) | 発振装置、半導体装置、及び発振装置の動作方法 | |
JP2004304632A (ja) | パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路 | |
KR101415702B1 (ko) | 지연 회로 | |
US20130328621A1 (en) | Semiconductor integrated circuit | |
US7567071B1 (en) | Current and voltage source that is unaffected by temperature, power supply, and device process | |
TWI830582B (zh) | 振盪器以及用於調諧振盪器的方法及溫度補償電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140929 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5862313 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |