JP2007043339A

JP2007043339A - 水晶発振器

Info

Publication number: JP2007043339A
Application number: JP2005223465A
Authority: JP
Inventors: Souyo Yamamoto; 壮洋山本
Original assignee: Miyazaki Epson Corp
Current assignee: Miyazaki Epson Corp
Priority date: 2005-08-01
Filing date: 2005-08-01
Publication date: 2007-02-15
Also published as: CN1909362A; US7348859B2; US20070024386A1

Abstract

【課題】用途に応じて出力波形を変更することができる水晶発振器を提供する。
【解決手段】水晶振動子２と発振回路とを備えた水晶発振器８において、複数の異なる波形を出力する複数の波形出力回路１０〜１２と、発振回路８の出力回路として、複数の波形出力回路１０〜１２からの何れか一つを選択するスイッチＳＷ１ａ、ＳＷ１ａ〜ＳＷ３ａ、ＳＷ３ｂと、スイッチＳＷ１ａ、ＳＷ１ａ〜ＳＷ３ａ、ＳＷ３ｂを選択するためのデータを記憶する内部メモリ回路６とを備えるようにした。
【選択図】図１

Description

本発明は、水晶発振器に関わり、特に水晶振動子以外の回路を１チップ化した水晶発振器に好適なものである。

従来、携帯電話等の移動体通信機器においては温度補償水晶発振器（ＴＣＸＯ：Temperature Compensated Crystal Oscillator）が広く用いられている。
図１０は従来の温度補償水晶発振器の概略構成を示した図である。
この図１０に示すＴＣＸＯ１００は、水晶振動子１０１と、１チップＩＣ１０２により構成される。１チップＩＣ１０２には水晶振動子１０１を除くＴＣＸＯ回路部１０３、及び内部メモリ回路１０４が集積化されている。ＴＣＸＯ回路部１０３は温度補償電圧発生回路１０５と、電圧制御発振回路１０６とから構成されている。温度補償電圧発生回路１０５は、内部メモリ回路１０４からのデータに基づいて温度補償電圧を生成して電圧制御発振回路１０６に出力する。
電圧制御発振回路１０６は、電圧可変容量素子１０７を備えた電圧制御型の発振回路であり、前記温度補償電圧発生回路１０５からの温度補償電圧により発振周波数の可変制御が可能とされる。
内部メモリ回路１０４には、例えば３次曲線により表される水晶振動子１０１の周波数温度特性を補償するために、温度補償電圧発生回路１０５において生成する電圧の温度に対する３次係数や１次係数のパラメータを個々に調整する為のデータが保存されている。
なお、上記したようなＴＣＸＯの先行文献としては特許文献１などがある。
特開２００４−３５６８７２公報

近年、携帯電話用のＴＣＸＯ等においても、高機能化の要求が高まり、低位相雑音特性や高調波スペクトルノイズ除去といった性能要求も一部で厳しくなってきている。例えば、位相雑音はオフセット周波数１ｋＨｚにおいて−１３５ｄＢｃ以下、高調波については−１５ｄＢｃ以下といった要求がある。
上記低位相雑音特性の向上と高調波スペクトルノイズの除去とを両立させるには、水晶発振器１００の出力波形をサイン波出力に調整すれば可能であるが、その場合、水晶発振器１００はサイン波出力を必要とする用途に対して専用機種となるので、水晶発振器として使用できる範囲が非常に限定されてしまうという不具合があった。
即ち、従来の水晶発振器は、用途によって要求される性能が異なる場合、夫々の要求を満足する波形出力回路を備えた水晶発振器を作製する必要があり、故に水晶発振器の低価格化が十分に達成されず、汎用的でなかった。
そこで、本発明は、上記したような実情を鑑みてなされたものであり、使用用途に応じて発振信号の波形出力を変更することができる水晶発振器を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明は、水晶振動子を振動源として発振する発振回路の発振出力信号を、バッファ回路を介して出力する水晶発振器において、前記バッファ回路に設けられ、前記発振出力信号を入力したときに、それぞれ異なる波形に変換して出力する複数の波形出力回路と、前記複数の波形出力回路のうち、何れか一つを前記バッファ回路の波形出力回路として選択する回路選択手段と、前記回路選択手段が前記波形出力回路の何れか一つを選択するためのデータを記憶するメモリ回路と、を備えていることを特徴とする。
請求項２に記載の発明は、請求項１に記載の水晶発振器において、前記発振回路は、電圧可変容量素子を備えた電圧制御発振回路と、前記電圧可変容量素子を利用して温度補償を行うための温度補償電圧発生回路と、を備え、前記メモリ回路には、前記水晶振動子の温度特性を補償するための温度補償データが記憶されていることを特徴とする。
請求項３に記載の発明は、請求項１に記載の水晶発振器において、少なくとも前記発振回路、前記バッファ回路、前記回路選択手段、及び前記メモリ回路が１チップにより構成されていることを特徴とする。

本発明によれば、バッファ回路に、発振回路の発振出力信号を入力したときに、それぞれ異なる波形に変換して出力する複数の波形出力回路と、これら複数の波形出力回路のうち、何れか一つをバッファ回路の波形出力回路として選択する回路選択手段と、この回路選択手段が波形出力回路の何れか一つを選択するためのデータを記憶するメモリ回路を設けたことにより、使用用途に応じて波形出力回路から出力される発振信号の波形出力を変更することが可能になる。
これにより、１つの水晶発振器により複数の用途に対応した水晶発振器を実現することができ、水晶発振器の付加価値を高めることができるようになる。
特に、本発明によれば、小型化を図るために水晶振動子以外の回路素子全てを１チップＩＣ内に集積化した水晶発振器においても、発振信号の出力波形を用途に応じて変更できるという利点がある。

以下、本発明の実施形態について説明する。なお、本実施の形態では本発明の水晶発振器の一例として温度補償水晶発振器（ＴＣＸＯ）を例に挙げて説明する。
図１は本発明の実施形態としてのＴＣＸＯの概略構成を示した図である。
この図１に示すＴＣＸＯ１は、水晶振動子２と１チップＩＣ３により構成される。１チップＩＣ３には、水晶振動子２を除くＴＣＸＯ回路部４、バッファ回路部５、及び内部メモリ回路６が集積化されている。ＴＣＸＯ回路部４は、温度補償電圧発生回路７と、電圧可変容量素子９を備え、電圧により発振周波数の制御が可能な電圧制御発振回路８とにより構成される。
内部メモリ回路６には、水晶振動子２の周波数温度特性を補償するための温度補償電圧を出力する温度補償電圧発生回路７の設定パラメータが保存されている。
バッファ回路部５は、ＴＣＸＯ回路部４からの発振出力信号を、インピーダンス変換等して発振信号として出力する。このバッファ回路部５とＴＣＸＯ回路部４との間には、ＴＣＸＯ回路部４の電圧制御発振回路８の出力とバッファ回路部５の入力とを結合するための結合コンデンサＣｂが設けられている。
バッファ回路部５には、ＴＣＸＯ回路部４からの発振出力信号をインピーダンス変換して外部に出力するための波形出力回路として、サイン波出力回路１０、クリップド・サイン波出力回路１１、及びＣＭＯＳレベル出力回路１２が設けられている。
サイン波出力回路１０の入出力ラインには、回路選択手段として、それぞれスイッチＳＷ１ａ、ＳＷ１ｂが挿入されている。同様にクリップド・サイン波出力回路１１の入出力ラインには、回路選択手段としてスイッチＳＷ２ａ、ＳＷ２ｂが、ＣＭＯＳレベル出力回路１２の入出力ラインには回路選択手段としてスイッチＳＷ３ａ、ＳＷ３ｂが挿入されている。

これらのスイッチＳＷ１ａ、ＳＷ１ｂ〜ＳＷ３ａ、ＳＷ３ｂの何れかをスイッチをオンにすることにより、いずれか１つの波形出力回路を選択する。
例えば、図２に示すようなサイン波信号を出力したい場合は、一対のスイッチＳＷ１ａ、ＳＷ１ｂのみをオンにして、他のスイッチＳＷ２ａ、ＳＷ２ｂ、スイッチＳＷ３ａ、ＳＷ３ｂを全てオフにすることで、バッファ回路としてサイン波出力回路１０を選択する。
尚、各波形出力回路の機能を選択するのみであれば、本来、波形出力回路の入力側スイッチＳＷ１ａ、ＳＷ２ａ、ＳＷ３ａのみで足りるが、スイッチＳＷ１ｂ、ＳＷ２ｂ、ＳＷ３ｂを加えたことによりＴＣＸＯ１の出力端ＯＵＴに不要な負荷が発生することを防ぐことができるのでＴＣＸＯ１の出力信号レベルの安定度を向上させることができる。
即ち、サイン波出力を必要とする場合は、スイッチＳＷ１ａとＳＷ１ｂ以外のスイッチをオフすることにより、ＴＣＸＯ１の出力端ＯＵＴにはサイン波出力回路１０のみが接続した構造となるため、例えば環境温度の変化に伴う出力波形回路１１、１２による規制容量が変動した場合であってこれらがＴＣＸＯ１の発振機能へ影響を与えることが無い。
また、各出力波形回路の電源とＴＣＸＯ１の電源端子との間にそれぞれスイッチを設けた構成を加えてもよく、この場合、例えば、サイン波出力を必要とする場合は、スイッチＳＷ１ａとＳＷ１ｂおよびサイン波出力回路１０の電源とＴＣＸＯ１の電源端子間に設けたスイッチとをオンすると共に、スイッチＳＷ２ａとＳＷ２ｂとＳＷ３ａ及びＳＷ３ｂと更に、波形出力回路１１の出力とＴＣＸＯ１の電源端子との間のスイッチと波形出力回路１２の出力とＴＣＸＯ１の電源端子との間のスイッチとをオフすることにより不要な電力を消費することが無いのでＴＣＸＯの低消費電力化を維持することができる。

また、図３に示すような振幅を制限した振幅制限信号（クリップド・サイン波）を出力したい場合は、一対のスイッチＳＷ２ａ、ＳＷ２ｂのみをオンにして、他のスイッチＳＷ１ａ、ＳＷ１ｂ、スイッチＳＷ３ａ、ＳＷ３ｂを全てオフにすることで、バッファ回路としてクリップド・サイン波出力回路１１を選択する。
また、図示は省略するがＣＭＯＳレベル信号を出力したい場合は、一対のスイッチＳＷ３ａ、ＳＷ３ｂのみをオンにして、他のスイッチＳＷ１ａ、ＳＷ１ｂ、スイッチＳＷ２ａ、ＳＷ２ｂを全てオフにすることで、バッファ回路としてＣＭＯＳレベル出力回路１２を選択する。
本実施形態のＴＣＸＯ１においては、これらの波形出力回路１０〜１２のうち、どの波形出力回路を選択するかの情報は、内部メモリ回路６内に保存出来るようになっており、保存したメモリ情報に基づいて、スイッチＳＷ１ａ、ＳＷ１ｂ、スイッチＳＷ２ａ、ＳＷ２ｂ、スイッチＳＷ３ａ、ＳＷ３のうち、何れかの組のスイッチだけをオンすることができる。
なお、実際にはＴＣＸＯ１が出荷される時点では、内部メモリ回路６内の波形出力回路を選択するためのメモリ情報は既に決定された状態であり、出荷後に波形出力回路を任意に選択することはできないようになっている。

以下、本実施形態のＴＣＸＯ１の出力波形をバッファ回路部の波形出力回路ごとに説明する。
まず、バッファ回路としてサイン波出力回路が選択された時の出力波形について説明する。なお、この場合は内部メモリ回路６にスイッチＳＷ１ａ、ＳＷ１ｂのみをオンするためのデータが書き込まれることになる。
図４はサイン波出力回路の回路構成を示した図である。
この図４に示すサイン波出力回路１０は、ＰｃｈトランジスタＭ１とＮｃｈトランジスタＭ２とからなるインバータ増幅回路の入出力間に帰還抵抗Ｒｆを接続したアナログ増幅器により構成され、この場合は、入力される発振信号に対してリニアな出力特性を示すことになる。
図５は、サイン波出力回路が選択されている時の高調波スペクトルを示した図であり、この図５に示すように、高調波スペクトルは基本波に対する２次の高調波成分でみて−２２ｄＢｃ以下、３次高調波レベルでは−３４ｄＢｃ以下を実現していることが見てとれる。さらに図６に示す位相雑音特性では、−１５０ｄＢｃ／Ｈｚ以下のノイズフロア、オフセット周波数１ｋＨｚにおいては−１３８ｄＢｃ／Ｈｚを実現していることが見てとれる。従って、バッファ回路としてサイン波出力回路１０を選択したときは低Ｃ／Ｎでかつ高調波ノイズ除去比が良好であることが分かる。

次に、バッファ回路としてクリップド・サイン波出力回路を選択した時の出力波形について説明する。なお、この場合は内部メモリ回路６にスイッチＳＷ２ａ、ＳＷ２ｂのみをオンするためのデータが書き込まれることになる。
図７は、クリップド・サイン波出力回路の回路構成を示した図である。
この図７に示すようにクリップド・サイン波出力回路１１は、前段にＰｃｈトランジスタＭ１とＮｃｈトランジスタＭ２からなるインバータ増幅器２１、及びＰｃｈトランジスタＭ３とＮｃｈトランジスタＭ４からなるインバータ増幅器２２を有し、最終段には低インピーダンスで出力するためにＮｃｈトランジスタＭ８とＰｃｈトランジスタＭ９からなるＣＭＯＳプッシュプル増幅器２４を備える。Ｍ５はデプレッション型のＭＯＳトランジスタであり、これによりＰｃｈトランジスタＭ６とＮｃｈトランジスタＭ７からなる３段目のインバータ増幅器２３の出力振幅は（ＶＲＥＧ−ＶＧＳ_M5）となるが、基準定電圧ＶＲＥＧ＝２．１Ｖとすれば、Ｍ５はデプレッション型のＭＯＳトランジスタなので振幅が１．９Ｖｐ−ｐ程度になる。
３段目のインバータ増幅器２３の出力信号はコンデンサＣＢ１及びコンデンサＣＢ２によりＤＣカットされ、ＮｃｈトランジスタＭ８のゲート及びＰｃｈトランジスタＭ９ゲートへそれぞれ入力されるが、抵抗Ｒ１、Ｒ２の分圧によってＮｃｈトランジスタＭ８のゲート電圧はＶＧ_M8になっているので、ＮｃｈトランジスタＭ８がＯＮするときＰｃｈトランジスタＭ９はＶＧＳがほぼなくなるので遮断状態になる。したがって、最終の出力電圧振幅は電源電圧に依存することなくほほ（ＶＧ_M8−ＶＧＳ_M8）の関係でほぼ一定に保たれる。
例えば、ＶＲＥＧ＝２．１Ｖ、ＶＧ_M8＝１．８Ｖ程度とすれば、最終出力信号としてはＮｃｈトランジスタＭ８の駆動能力にもよるがおよそ１．０Ｖｐ−ｐ程度の一定振幅が得られる。
ただし、電源電圧ＶＤＤが低くなってくると、基準定電圧を生成する電源回路のトランジスタが飽和領域に入ってきてしまうが、（ＶＤＤ−ＶＲＥＧ≧０．２Ｖ）であれば、特に問題はなく、広い電源電圧範囲で安定した出力信号を得ることができる。一般的に、（ＶＤＤ−ＶＲＥＧ≧０．２Ｖ）であれば特に問題はなく、ＶＲＥＧ＝２．１Ｖとすれば、ＶＤＤ＝２．３Ｖまでは安定して動作する。

このような構成にしたのは、ＣＭＯＳプッシュプル増幅器２４が出力負荷へ流す電流や、３段目のインバータ増幅器２３がコンデンサＣＢ１、ＣＢ２へ電荷をチャージするための電流を直流電源側（ＶＤＤ）から供給できるようにするためであり、例えば、基準の定電圧ＶＲＥＧを３段目のインバータ増幅器の電源とした場合と比較して基準の定電圧を生成する電源回路の負荷が軽減して高周波動作に対して基準電圧ＶＲＥＧが安定になる。こうすることで、基準の定電圧ＶＲＥＧ発生用の増幅器の駆動能力を低く抑えることができるので、低ノイズ特性である基準の定電圧ＶＲＥＧを得ることができ、出力信号からは不要なスペクトル成分を除去できるほか、ＶＲＥＧに含まれるノイズによる位相変調の感度を抑えられるので、位相ノイズフロア改善に効果がある。
即ち、基準の定電圧ＶＲＥＧを発生する電源回路の負荷が軽くなると基準の定電圧ＶＲＥＧ発生用の増幅器の駆動能力を低く抑えることができるので、低ノイズ特性である基準の定電圧ＶＲＥＧを得ることができ、このような低ノイズ特性を有する定電圧ＶＲＥＧを電源として第１、第２段目のインバータ増幅器を駆動し、更に、第３段目のインバータ増幅器が定電圧ＶＲＥＧに基づくゲート・ソース間電位にて駆動制御されるものであるから水晶発振器の出力側の出力端ＯＵＴからはＣ／Ｎ特性に優れ、出力信号の振幅レベル変動特性が安定した信号を得ることができる。

図８は、クリップド・サイン波出力回路が選択されている時の高調波スペクトルを示した図であり、この図８に示すクリップド・サイン波出力回路選択時の高調波スペクトルは、上記図５に示したサイン波出力回路選択時ほど良好でなく、基本波に対して２次の高調波成分では−２６ｄＢｃ以下であるものの、３次高調波レベルが−１５ｄＢｃ以下を満足できない。基本的に奇数次の高調波のノイズ成分を抑えるのが難しいことが見てとれる。
また図６に示した位相雑音特性についても、サイン波出力回路選択時に比べると、ノイズフロアでおよそ−１４８ｄＢｃ／Ｈｚ程度、オフセット周波数１ｋＨｚにおいては−１３４ｄＢｃ／Ｈｚ程度である。
従って、バッファ回路としてクリップド・サイン波出力回路１１を選択したときは、低Ｃ／Ｎでかつ高調波ノイズ除去比が良好とは言えないが、出力回路の最終段は低インピーダンス出力であるので、出力負荷の変動に対しては強いというメリットがある。

次に、バッファ回路としてＣＭＯＳレベル出力回路を選択した時の出力波形について説明する。なお、この場合は内部メモリ回路６にスイッチＳＷ３ａ、ＳＷ３ｂのみをオンするためのデータが書き込まれることになる。
図９はＣＭＯＳレベル出力回路の回路構成を示した図である。
この図９に示すようにＣＭＯＳレベル出力回路１２は、ＰｃｈトランジスタＭ１とＮｃｈトランジスタＭ２とからなるインバータ増幅回路の入出力間に帰還抵抗Ｒｆを接続したアナログ増幅器３１、ＰｃｈトランジスタＭ３とＮｃｈトランジスタＭ４からなるインバータ増幅器３２、ＰｃｈトランジスタＭ５とＮｃｈトランジスタＭ６からなるインバータ増幅器３３、及びＰｃｈトランジスタＭ７とＮｃｈトランジスタＭ８からなるインバータ増幅器３４により構成され、インバータ増幅器３３とインバータ増幅器３４が並列に接続されている。
このように構成されるＣＭＯＳレベル出力回路１２をバッファ回路として選択したときは、伝送用途向けに適したＴＣＸＯを実現することができる。
このように本実施形態のＴＣＸＯは、バッファ回路部５に波形出力回路としてサイン波出力回路１０、クリップド・サイン波出力回路１１、及びＣＭＯＳレベル出力回路１２を設け、出荷時において、何れかの波形出力回路を選択できるようにしている。従って、このように構成すれば１つのＴＣＸＯによって複数用途に対応した水晶発振器を実現することができ、それだけＴＣＸＯの付加価値を高めることが出来る。
例えば、波形出力回路としてサイン波出力回路１０を選択すれば、低Ｃ／Ｎかつ高調波ノイズ除去比が良好なＴＣＸＯを構成することができる。また波形出力回路としてクリップド・サイン波出力回路１１を選択すれば、Ｃ／Ｎや高調波ノイズをそれほど悪化させることなく、出力負荷の変動に強いＴＣＸＯを構成することができる。また波形出力回路としてＣＭＯＳレベル出力回路１２を選択すれば、伝送用途向けのＴＣＸＯを構成することができるようになる。

特に、本実施形態のＴＣＸＯによれば、従来、出力波形の変更が困難であった、水晶振動子２以外の回路素子全てが１チップＩＣ３内に集積化されているＴＣＸＯにおいても発振回路の発振信号の出力波形を変更することができるようになる。
なお、本実施の形態では、波形出力回路として、サイン波出力回路１０、クリップド・サイン波出力回路１１、及びＣＭＯＳレベル出力回路１２を設ける場合を例に挙げたが、これはあくまでも一例であり、水晶発振器の用途に応じた波形出力が得られる波形出力回路であれば何れの回路を設けるようにしても良い。
また本実施の形態では、バッファ回路５に３つの波形出力回路を備えている場合を例に挙げたが、バッファ回路５に設ける波形出力回路の数は任意である。
また、本実施の形態では本発明の水晶発振器の一例として温度補償水晶発振器（ＴＣＸＯ）を例に挙げたが、本発明はＴＣＸＯ以外の水晶発振器にも適用可能であることはいうまでもない。

本発明の実施形態としてのＴＣＸＯの概略構成を示した図である。サイン波信号の出力波形を示した図である。クリップド・サイン波信号の出力波形を示した図である。サイン波出力回路の構成を示した図である。サイン波出力回路を選択した時の高調波スペクトルを示した図である。本実施形態としてのＴＣＸＯのＣ／Ｎ特性を示した図である。クリップド・サイン波出力回路の構成を示した図である。クリップド・サイン波出力回路を選択した時の高調波スペクトルを示した図である。ＣＭＯＳレベル出力回路の構成を示した図である。従来のＴＣＸＯの概略構成を示した図である。

符号の説明

１…ＴＣＸＯ、２…水晶振動子、３…１チップＩＣ、４…ＴＣＸＯ回路部、５…バッファ回路部、６…内部メモリ回路、７…温度補償電圧発生回路、８…電圧制御発振回路、９…電圧可変容量素子、１０…サイン波出力回路、１１…クリップド・サイン波出力回路、１２…ＣＭＯＳレベル出力回路

Claims

水晶振動子を振動源として発振する発振回路の発振出力信号を、バッファ回路を介して出力する水晶発振器において、
前記バッファ回路に設けられ、前記発振出力信号を入力したときに、それぞれ異なる波形に変換して出力する複数の波形出力回路と、
前記複数の波形出力回路のうち、何れか一つを前記バッファ回路の波形出力回路として選択する回路選択手段と、
前記回路選択手段が前記波形出力回路の何れか一つを選択するためのデータを記憶するメモリ回路と、
を備えていることを特徴とする水晶発振器。
請求項１に記載の水晶発振器において、
前記発振回路は、電圧可変容量素子を備えた電圧制御発振回路と、前記電圧可変容量素子を利用して温度補償を行うための温度補償電圧発生回路と、を備え、
前記メモリ回路には前記水晶振動子の温度特性を補償するための温度補償データが記憶されていることを特徴とする水晶発振器。
請求項１に記載の水晶発振器において、少なくとも前記発振回路、前記バッファ回路、前記回路選択手段、及び前記メモリ回路が１チップにより構成されていることを特徴とする水晶発振器。