以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
(第1の実施形態)
1. 駆動装置
図1に、本実施形態における駆動装置としての発振駆動回路の構成例のブロック図を示す。本実施形態における駆動装置としての発振駆動回路は、振動子に励振される駆動振動及び測定すべき物理量に基づいて振動子から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに用いられる。
発振駆動回路10には、第1及び第2の接続端子TM1、TM2(電極、パッド)が設けられ、発振駆動回路10の外部において、第1及び第2の接続端子の間に振動子12が挿入されている。振動子12には、励振手段14が取り付けられており、励振手段14が発振駆動回路10に対して接続されており、発振ループを構成している。まず、発振駆動回路10内の駆動器の利得(ゲイン)が大きい状態(ゲインが1より大きい状態)で発振スタートする。この時点では、駆動器への入力は雑音のみである。この雑音は、目的とする駆動振動の固有共振周波数を含む幅広い周波数の波動を含む。この雑音を、振動子12に入力する。
振動子12は、例えば後述するような圧電性単結晶からなる。振動子12の周波数フィルタ作用によって、目的とする固有共振周波数の波動を多く含む信号が出力され、この信号が駆動器に入力される。発振ループ内でこうした操作が繰り返されることによって、目的とする固有共振周波数の信号の割合が高くなり、駆動器への入力信号の振幅が大きくなる。
発振定常状態においては、例えば、振動子12からの出力電流を電流電圧変換器30により電圧値に変換し、この電圧値に基づいてAGC(Auto Gain Control)回路(広義にはゲイン制御回路)40によって発振ループ内の発振振幅を制御する。これによって、発振ループを信号が一周する間の利得(ループゲイン)が1となり、この状態で振動子12が安定発振する。
振動子の安定発振は、物理量の測定に必要不可欠である。なぜなら、振動子において発振している駆動信号の振幅が一定でないと、振動子から出力されるべき出力信号の値も一定とならず、正確な測定を行うことができないからである。
また、振動子及び発振駆動回路を含むシステムの低消費電力化には、振動子の発振起動の高速化が必要不可欠である。なぜなら、迅速に安定発振を得ることで、必要なときにのみ発振を起動させることができるようになり、無駄に電力を消費する動作期間を短くできるからである。
本実施形態では、発振駆動回路10において、発振定常状態には駆動器としてゲインコントロールアンプ(Gain Control Amplifier:以下、GCA)20を用いる一方、発振起動時には、振動子12を含む発振ループ内に設けられた変調回路90で変調した信号により振動子12の発振起動を行う。
より具体的には、発振駆動回路10は、発振ループ内に設けられたGCA20と変調回路90とを含む。発振駆動回路10は、更に、信号生成回路としてのインパルス発生制御回路48を含み、インパルス発生制御回路48が所与の周波数の信号を生成し、該信号を変調回路90に供給する。変調回路90は、インパルス発生制御回路48によって生成された信号を、振動子12の共振周波数に変調する。発振駆動回路10は、変調回路90によって変調された信号を用いて振動子12に駆動振動を励振した後に、振動子12とゲインコントロールアンプとにより形成される発振ループ内の発振振幅を制御して振動子12に駆動振動を励振する。こうすることで、発振起動時には変調回路90からの変調信号により振動子12にエネルギーが注入され、振動子12の発振起動時間を短縮できる。しかも、変調回路90からの変調信号が振動子12の共振周波数に変調されているため、発振ループの定常発振条件から大きく離れることがない。そのため、振動子の発振の妨げになることなく発振ループ内にエネルギーを注入できるため、効率的に発振起動を行うことができるようになる。
一般的に、発振ループ内では、発振ループ内のホワイトノイズのうち振動子12がその共振周波数のみを通す。その結果、共振周波数の信号成分のみが増幅されて発振が開始される。即ち、一般的な発振回路では、発振ループ内の真性雑音(特にホワイトノイズ)から振動子12の共振周波数成分のみを増幅させて発振を開始させる。ところが、真性雑音は、温度条件、電源条件、プロセス条件の変動によって大きく変化する。従って、発振を開始して、発振が定常状態になるまでの時間もまた、温度条件、電源条件、プロセス条件の変動に大きく変化することになる。しかしながら、本実施形態によれば、上記の変調回路により、温度条件、電源条件、プロセス条件の変動によらず、確実に振動子12の発振を開始させることができる上に、発振を開始して発振が定常状態になるまでの時間を確実に短縮させることができるようになる。
発振駆動回路10では、このような変調回路90が発振ループ内においてGCA20の出力側に設けられ、振動子12の一端と電気的に接続されるように設けられることが望ましい。こうすることで、変調回路90によって変調された信号が、発振ループ内の他のアナログ回路に供給されることなく振動子12にのみ供給されることになる。変調回路90からの信号は他のアナログ回路にとってはノイズ成分であるため、上記のような構成とすることでアナログ回路の誤動作や無駄な電力消費を抑えることができるようになる。
1.0 変調回路による変調の具体例およびその効果の一例
図17(A),図17(B)は、図1の変調回路による変調の具体例およびその効果の一例を説明するための図である。
発振起動時において、まず重要なのは、発振ループ内に電流を流して、定常発振を実現させるための動作を確実に開始することである。すなわち、電源を投入して駆動回路(発振駆動回路)10を起動すれば、必ず上述の動作が開始されるというものではなく、電源を投入しても、発振ループに何ら電流が流れず、時間が経過しても定常発振が生じない場合があり得る。
このような不都合が生じる原因の一例が図17(A)に示される。図17(A)では、電流電圧変換器(I/V)30と、ゲインコントロールアンプ(GCA)20との間に、コンデンサCpと抵抗Rpで形成されるハイパスフィルタが設けられている。例えば、電源が投入された時点で、何からの理由で、コンデンサCpに電荷Qが蓄積されており、これによって、ゲインコントロールアンプ(GCA)20の非反転端子がグランド(GND)よりも高い電位になっていると、ゲインコントロールアンプ(GCA)20の出力レベルはLレベルに固定され、時間が経過しても、発振ループには電流が流れない場合があり得る。また、例えば、ゲインコントロールアンプ(GCA)20の内部回路の製造ばらつきによって、非反転端子と反転端子の電位に不要なDCオフセットが生じている場合にも同様に、ゲインコントロールアンプ(GCA)20の出力レベルはH/Lのいずれかのレベルに固定され、発振ループには電流が流れないという事態が生じ得る。このような事態が生じると、振動子12を励振することができず、物理量の測定ができない。
(インパルス注入)
そこで、図1に示される回路では、インパルス発生制御回路48によって、インパルス(実際には擬似的なインパルス)を生成し、このインパルスによって、発振ループに設けられている、変調回路90の構成要素であるスイッチSW1およびスイッチSW2の少なくとも一方を駆動する。スイッチSW1(またはスイッチSW2)は、瞬時的なオン/オフを繰り返す。これによって意図的にノイズが注入され、発振ループ内に強制的に電流(充放電電流)が流れる。
ずなわち、図17(A)において、スイッチ制御信号(すなわち、インパルス駆動信号IPLd)によってスイッチSW1が駆動されると、発振ループ内において電荷が移動して充放電電流が流れ、これによって、スイッチSW1のオン/オフ周波数と同一の周波数の信号(混入信号)が発振ループ内に生じる。すなわち、発振ループにインパルスIPLrが注入される。図17(B)の右上側に示すように、理想的なインパルスは、周波数帯域内のすべての周波数成分(周波数成分fs,fq,fr・・・)を一様に含んでいる。従って、インパルスの注入(混入)は、ホワイトノイズを発振ループ内に意図的に注入(混入)したのと同じ効果をもつ。インパルスには、振動子の共振周波数frに合致する周波数成分(図17では、単にfrと記載されている)が必ず含まれている。
すなわち、注入されたインパルスIPLrは、発振ループ内の起動の種となる周波数成分を必ず有している。従って、インパルスを発振ループ内に与えると、振動子12の共振周波数に一致する成分によりエネルギーが確実に注入される。図17(B)に示されるように、振動子12は一つのメカニカルフィルタ130として機能し、周波数選択特性を有する(この点は、振動子の種類を問わない)。すべての周波数成分をもつインパルス(ノイズ)が注入されたとしても、振動子12がもつ周波数選択特性によって周波数が選択され、振動子12からは共振周波数frの信号成分のみが出力される。よって、時間経過と共に共振周波数成分のパルスの振幅が増大していき、やがて、定常発振に至る。振動子12の共振周波数成分を含むノイズ成分(インパルス)は、発振ループの、振動子12と駆動素子(ゲインコントロールアンプまたはコンパレータ)とを接続し、かつ他の回路が接続されない経路に混入するのが好ましい。この場合、混入するノイズが他の回路に悪影響を与えない。
(実際の回路動作の解析)
インパルスは全ての周波数成分を一様に含む理想的なパルスであるが、実際は、インパルスに近い状態の、ホワイトノイズを含む矩形波(すなわち、擬似インパルス)が、発振ループ内に混入される。この点について、図18(A)〜図18(C)を用いて説明する。
図18(A)〜図18(C)は、発振ループ内への擬似インパルスの混入(注入)動作を説明するための図である。
図18(A)において、スイッチ制御信号SWCTLによってスイッチSW1がオン/オフされると(オン/オフの周波数はfy)、電荷が移動して充放電電流が流れる。つまり、電流I(ON/OFF)が流れる。なお、スイッチ制御信号SWCTLが最初に投入されたときに、電荷の供給源となるのは、例えば、寄生容量CLPに蓄積された電荷Qである。電流I(ON/OFF)はスイッチSWCTL(=IPLd)に同期して流れるため、結果的に、矩形波信号IPLrが発振ループ内に生じる。矩形波信号IPLrの立ち上りエッジPEDおよび立ち下がりエッジNEDには、ホワイトノイズ成分が多く含まれる。よって、スイッチ制御信号SWCTLの周波数fy(例えば、200kHz〜1MHz)が、振動子12の共振周波数(例えば20kHz)よりも十分に高ければ、単位時間に含まれる、矩形波信号IPLrの立ち上りエッジPEDおよび立ち下がりエッジNEDの数が増大する。よって、大量のホワイトノイズが効率的に発振ループに注入される。この場合、矩形波信号IPLrは、理想的なインパルスに近い状態のパルス、つまり、一様なホワイトノイズを含む擬似インパルスとみなすことができる。
振動子12は、周波数選択性をもつため、擬似インパルスIPLrに含まれるホワイトノイズのうち、振動子12の共振周波数frに一致する電流信号成分のみを通過させる。振動子12の共振周波数は、上述のとおり、例えば、20kHz程度の低周波数の正弦波の電流信号I-Wrである。“I-Wr”は、振動子12の共振周波数に一致する周波数をもち、かつ電流信号である信号Wrを意味する。
次に、図18(B)に示すように、振動子12の共振周波数(fr)に一致する周波数をもつ正弦波の電流信号I-Wrは、電流電圧変換回路(I/V)30によってレベル反転された形態で電流電圧変換される。電流電圧変換器(I/V)30から出力される電圧信号は、ゲインコントロールアンプ(GCA)20によって発振ループ内のゲインが1以上になるように反転増幅される。これによって、ゲインコントロールアンプ(GCA)20から、振動子の発振条件(すなわち、位相が360度の倍数であり、かつ、発振ループ内のゲインが1以上であること)を満たす電圧信号V-Wrが出力される。“V-Wr”は、振動子12の共振周波数に一致する周波数をもち、かつ電圧信号である信号Wrを意味する。スイッチSW1がオン状態(閉じた状態)となると、GCA20から出力された電圧信号V-Wrは、振動子12に供給される。
ゲインコントロールアンプ(GCA)20の出力端は振動子12に接続される。振動子12は、例えば単一の共振周波数のみを通過させる特性を持っているので、振動子12に入力される電圧信号は、正弦波であってもよく、また、振動子12の共振周波数成分と高次の周波数成分を併せ持つ矩形波信号であってもよい。すなわち、振動子12の周波数選択性によって、高次の周波数は取り除かれるので、入力信号は、どちらの信号形態でも構わない。
このような動作が繰り返される。図18(C)に示すように、時間経過と共に、GCA20から出力された正弦波(あるいは矩形波)V-Wrの振幅は増大し、やがて定常発振状態となる。
図19は、図18に示される、変調回路の構成要素としてのスイッチの機能について説明するための図である。スイッチSW1は、2種類の加算機能をもつ。
一つは、図19(A)に示すように、スイッチ制御信号SWCTL(=IPLd)に基づく擬似インパルスIPLrを、発振ループ内に加算する機能である。他の一つは、図19(B)に示すように、GCA20の出力信号V-Wrを、振動子12の入力端に接続される経路RT1に加算する機能である。
スイッチSW1は、図19(A),図19(B)の双方に示される加算機能を同時に実行する。したがって、回路構成がきわめて簡素化される。
ただし、この構成に限定されるものではなく、例えば、外部から供給される矩形波信号(SWCTL,IPLd)を、加算器を用いて直接的に発振ループ内に注入してもよい。この場合は、外部から供給される矩形波信号(SWCTL,IPLd)が擬似インパルス(IPLr)となる。
(変調回路による変調動作について)
図20は、変調回路による変調動作を、より具体的に説明するための図である。図20に示されるように、発振ループ内の、振動子12の入力端子に接続される経路RT1には、スイッチのオン/オフの周波数fyに一致した周波数をもつ擬似インパルスIPLrが混入(注入)される。一方、GCA20の出力端に接続される経路RT2には、GCA20から、正弦波(あるいは矩形波)の、振動子12の共振周波数frに一致した周波数の出力信号V-Wrが出力される。上述のとおり、GCA20の出力信号V-Wrの振幅は、時間経過と共に増大する。
また、スイッチSW1がオンすると、GCA20の出力信号V-Wrは、経路RT1に加算される。よって、結果的に、擬似インパルスIPLrは、GCA20の出力信号V-WrによってAM変調される。図20に示されるように、擬似インパルスIPLrは搬送波として機能する。GCA20の出力信号V-Wrは変調信号として機能する。変調された信号は、振動子12の入力端に供給される。
図21は、変調回路が有する機能を、上位概念化して説明するための図である。図21に示されるように、信号生成回路49(図1では、参照符号48の回路に相当する)から周波数fy(fy>振動子の共振周波数fr)の矩形波信号IPLdが生成され、出力される。矩形波信号IPLdに基づいて発振ループ内に、周波数fyの搬送波として機能する信号が混入(注入)される。この信号の混入は、例えば、スイッチSW1のオン/オフによる電荷移動によって生じさせることができる。また、例えば、矩形波信号IPLdを、別の加算器を用いて、発振ループ内に直接的に混入してもよい。
変調回路90は、混入(注入)された信号(混入信号)IPLrを、変調信号として機能するGCA20の出力信号V-Wr(周波数は振動子12の共振周波数frに一致する)によって、AM変調する。
見方を変えれば、信号生成回路49によって生成された信号IPLdが、変調回路90によって、振動子12の共振周波数frの信号Wrに変換されたと見ることもできる。この場合、信号生成回路49によって生成された信号IPLdの周波数fyは、変調回路90によって、振動子12の共振周波数frに変調されたことになる。すなわち、変調回路90は、信号生成回路49によって生成された信号IPLdを、振動子12の共振周波数frに変調する。
上述の変調回路の構成は一例であり、図21に示されるような動作が実質的に実現されるのであれば、どのような構成であってもよく、変形例や応用的な回路構成は、すべて本発明の技術的範囲に含まれる。
図22は、発振起動開始時点から発振起動過程を経て発振定常状態に至るまでの、発振ループ内の状態の概要を示す図である。図示されるように、時刻t1に発振起動が開始され、変調回路90の変調動作によって、インパルスIPLrが発振ループに注入される。共振周波数の発振信号の振幅は徐々に増大していき、時刻t3には、所定の振幅レベルに達する。時刻t4には、変調回路90による変調動作(インパルスIPLrの注入動作)が停止される。変調回路90による変調動作の終了タイミングは、例えば、所望の周波数の発振信号の振幅が所定値に達したことを検出できた時点とすることができる。また、変調開始タイミングを起点として、所定数の基準クロックをカウントし、所定数がカウントされるタイミングで変調を終了してもよい。この場合、発振信号の振幅を検出する必要がないため、その分、低消費電力化が可能である。そして、時刻t5において、発振定常状態が開始される。
このように、本実施形態の駆動回路10によれば、電源投入と共に、必ず発振ループに電流が流れ、定常発振のための動作が開始される。よって、発振不良が生じない。また、変調回路の出力信号によって、振動子12にはエネルギーが効率的に供給されるため、発振を速やかに成長させることができる。
変調回路90による変調方式として、インパルス駆動(擬似インパルス駆動を含む)による変調方式を用いて説明したが、本発明はこれに限定されるものではない。発振ループ内に、振動子12の共振周波数に一致する周波数成分を含むノイズを混入(注入)することができる変調方式であれば、どのような変調方式であってもよい。
また、図1では、インパルス発生制御回路48が、スイッチSW1,SW2の双方をオン/オフ駆動しているが、これに限定されるものではなく、いずれか一方のスイッチを駆動する場合もあり得る。但し、ゲインコントロールアンプ20の動作特性と、コンパレータ50の動作特性は異なるのが一般的である。よって、スイッチSW1とスイッチSW2の双方を駆動すれば、異なる条件でノイズを注入することができ、所望周波数の発振を効率的に生じさせることができる。
1.1 変調回路
次に、変調回路90について説明する。
本実施形態では、変調回路90が、発振起動時に発振ループ内に挿入可能に構成されたコンパレータ50を含むことができる。コンパレータ50は、発振駆動回路10においてGCA20と並列に設けられている。このコンパレータ50は、電流制限機能を有することが望ましい。コンパレータ50が、高電位側電源及び低電位側電源に接続される場合に、コンパレータ50の電流制限機能とは、高電位側電源及び低電位側電源の少なくとも1つへの電流経路の電流を制限する機能ということができる。このような変調回路90を含む発振駆動回路10は、変調回路90のコンパレータ50の出力を、同期検波の参照信号としての同期検波用クロックとして出力することができる。
変調回路90は、GCA20の出力と第2の接続端子TM2との間に挿入される第1のスイッチ素子SW1を含み、第1のスイッチ素子SW1は、スイッチ制御信号SWCTLによりオンオフ制御される。更に変調回路90は、コンパレータ50の出力と第2の接続端子TM2との間に挿入される第2のスイッチ素子SW2を含み、第2のスイッチ素子SW2は、スイッチ制御信号SWCTL#によりオンオフ制御される。スイッチ制御信号SWCTL#は、スイッチ制御信号SWCTLの反転信号である。スイッチ制御信号SWCTLは、インパルス発生制御回路48によって生成される。
このような構成により、変調回路90は、発振起動時において、スイッチ制御信号SWCTLに基づいて、GCA20の出力とコンパレータ50の出力とを切り替えながら振動子12に駆動振動を励振することができる。その後、変調回路90では、スイッチ制御信号SWCTL、SWCTL#により、振動子12とGCA20とにより発振ループが形成され、GCA20により発振ループ内の発振振幅が制御されて振動子12に駆動振動を励振することが行われる。即ち、第1及び第2のスイッチ素子SW1、SW2の切り替え制御によって、スイッチ制御信号SWCTLと発振ループ内の発振信号との加算演算を実現し、変調回路90が加算器として機能する。この加算器としての機能により、スイッチ制御信号SWCTLの周波数を、振動子12の共振周波数に変調することができる。
ここで、インパルス発生制御回路48が生成するスイッチ制御信号SWCTLによる第1及び第2のスイッチ素子SW1、SW2のスイッチ制御は、発振ループ内に高い周波数の信号を与える。このため、振動子12には、高い周波数の信号が起動信号として供給されることになる。
理想的なインパルス信号は、すべての周波数成分を有する信号であるため、発振ループ内の起動の種となる周波数成分を必ず有している。従って、インパルス信号を発振ループ内に与えると振動子12の共振周波数に一致する成分によりエネルギーが確実に注入されるが、理想的なインパルス信号を生成することは困難である。そこで本実施形態では、上述のようなスイッチ制御を行うことで生成される高い周波数の信号を擬似的なインパルス信号として発生させ、振動子12の起動を確実且つスムーズに行い、発振起動時間を短縮させる。
1.2 スリープモード
本実施形態における発振駆動回路10には、低消費電力化を図るために、動作モードとして通常動作を行うための通常モード(広義には第1の動作モード)とスリープ動作を行うためのスリープモード(広義には第2の動作モード)とが設けられている。そのため、発振駆動回路10の内部又は外部に、スリープモード設定レジスタ80が設けられる。スリープモード設定レジスタ80には、発振駆動回路10を制御する図示しない制御回路により、制御データが設定される。発振駆動回路10は、スリープモード設定レジスタ80に設定される制御データに対応した動作モードで動作する。例えばスリープモード設定レジスタ80に「0」が設定されているとき、発振駆動回路10は、通常モードで動作する。また、例えばスリープモード設定レジスタ80に「1」が設定されているとき、発振駆動回路10は、スリープモードで動作する。
スリープモード設定レジスタ80に設定された制御データに対応したスリープ制御信号SLEEPは、GCA20、AGC回路40及びインパルス発生制御回路48に供給される。そして、スリープモードで動作するとき、GCA20及びAGC回路40の動作が停止されるようになっている。なお、本実施形態では、スリープモードで動作するとき、電流電圧変換器30及びコンパレータ50は、ディセーブル状態に設定されることなく動作する(イネーブル状態が維持される)。
AGC回路40は、全波整流器42と、発振検出器44と、積分器46とを含む。全波整流器42は、電流電圧変換器30によって変換された電圧値を直流信号としての電圧値に変換する。発振検出器44は、全波整流器42によって変換された電圧値に基づいて、振動子12を含む発振ループが発振状態か否かを検出し、その検出結果を用いてインパルス発生制御回路48がスイッチ制御信号SWCTLを生成する。例えば発振検出器44は、全波整流器42によって変換された電圧値と所与の基準電圧値とを比較し、インパルス発生制御回路48が、発振検出器44の比較結果に基づいてスイッチ制御信号SWCTLを生成する。また、積分器46は、全波整流器42によって変換された電圧値の積分結果に基づいて、GCA20による発振ループ内の発振制御を行うための制御信号VCTLを生成する。例えば、積分器46は、全波整流器42によって変換された電圧値を積分して直流成分のレベルを求め、該レベルと所与の基準信号レベルとを比較し、その比較結果に基づいて制御信号VCTLを生成する。例えばGCA20の出力段(最終段)の回路(出力回路)の高電位側電源電圧は、制御信号VCTLに基づいて制御されるようになっている。
より具体的には、全波整流器42、発振検出器44及び積分器46には、スリープ制御信号SLEEPが供給される。そして、スリープ制御信号SLEEPによりスリープモードが指定されているとき、全波整流器42、発振検出器44及び積分器46の動作が停止するようになっている。スリープ制御信号SLEEPにより通常モードが指定されているとき、全波整流器42、発振検出器44及び積分器46が動作するようになっている。
本実施形態では、スリープモード設定レジスタ80により通常モードに設定されている状態では、発振起動時には第1及び第2のスイッチ素子SW1、SW2を制御することで振動子12の起動が行われ、発振定常状態においては第1のスイッチ素子SW1をオン状態、第2のスイッチ素子SW2をオフ状態にして、振動子12とGCA20とを含む発振ループにおいて発振振幅制御が行われる。更に、本実施形態では、スリープモード設定レジスタ80によりスリープモードに設定されている状態では、振動子12とコンパレータ50とを含む発振ループ内で発振が継続される。このとき、AGC回路40は、発振状態の監視と、GCA20の発振振幅制御とを行う。
図2(A)、図2(B)に、スリープ制御信号SLEEP、スイッチ制御信号SWCTL、SWCTL#のタイミング波形図を示す。
図2(A)は、通常モードで動作時のタイミング波形図を示し、図2(B)は、スリープモードで動作時のタイミング波形図を示す。
図2(A)において、スリープ制御信号SLEEPがLレベルのとき、発振駆動回路10は、通常モードで動作する。このとき、電源投入直後等の発振起動過程においては、AGC回路40の発振検出器44では振動子12からの電流信号を変換した電圧値が所与の基準電圧値より低いことが検出されている。このような状態の発振検出器44からの検出結果信号ODETを受けたインパルス発生制御回路48は、所定期間だけ1又は複数のパルスを有するスイッチ制御信号SWCTLを生成する。これにより、上記の所定期間では、第1及び第2のスイッチ素子SW1、SW2の各スイッチ素子が交互にオン状態となる。この際、振動子12に、擬似的なインパルス信号によりエネルギーを注入し、且つ発振ループ内のゲインを1より大きくすることができる。この結果、発振起動過程では、発振ループ内のゲインが1より大きく、且つ発振ループ内の位相が360×n(nは整数)となるように振動子12に駆動振動を励振する。
ここで、インパルス発生制御回路48がスイッチ制御信号SWCTLをパルス状に変化させる所定期間の開始タイミングは、発振駆動回路10のパワーオンリセットの開始タイミングとすることができる。
その後、定常発振状態に近づくと、発振検出器44では振動子12からの電流信号を変換した電圧値が所与の基準電圧値より高いことが検出される。このような状態の発振検出器44からの検出結果信号ODETを受けたインパルス発生制御回路48は、第1のスイッチ素子SW1がオン状態、第2のスイッチ素子SW2がオフ状態となるようにスイッチ制御信号SWCTLを生成する。即ち、インパルス発生制御回路48がスイッチ制御信号SWCTLをパルス状に変化させる所定期間の終了タイミングは、発振ループ内の信号が所定の閾値レベルを超えたことが検出されたタイミングとすることができる。
これにより、発振起動過程から発振定常状態に移り、AGC回路40からの制御信号VCTLに基づき、GCA20により発振ループ内の発振振幅が制御され、発振ループ内のゲインが1となるように制御される。この発振定常状態では、振動子12及びGCA20を含む発振ループにおいて、発振ループ内のゲインが1であり、且つ発振ループ内の位相が360×nとなるように振動子12に駆動振動を励振する。
このように、発振検出器44において、振動子12に流れる電流を変換した直流電圧が所与の閾値電圧に達したことを条件に上記の切り替え制御を行う。こうすることで、一般的に発振ループの発振制御を行うために用いられる振動子12からの信号検出結果を流用してスイッチ素子の切り替え制御を行うことができるので、回路規模をそれほど増大させることなく、高速な発振起動を実現させることができるようになる。
図2(B)において、スリープ制御信号SLEEPがHレベルのとき、発振駆動回路10は、スリープモードで動作する。このとき、電源投入直後等の発振起動過程か発振定常状態かにかかわらず、発振検出器44は、Lレベルのスイッチ制御信号SWCTLを生成する。これにより、第1のスイッチ素子SW1がオフ状態、第2のスイッチ素子SW2がオン状態に設定される。即ち、図2(A)に示す通常モード時の発振起動過程の同じ状態に設定される。このとき、コンパレータ50の動作特性として、コンパレータ50の入力信号のレベルが所与の閾値を超えると、非常に大きなゲインで該入力信号を増幅し、発振ループ内のゲインを1より大きくすることができる。この結果、直ぐに発振定常状態に移行させることができる。こうすることで、スリープモードでは、AGC回路40の動作を停止させて、低消費電力化を図ることができる。また、スリープモードでは、通常モードの発振起動過程で用いる発振ループ内で発振状態が継続されるため、スリープモードから通常モードに移行したときに、高速な発振起動を実現させることができる。従って、いわゆるスリープモードで動作可能な場合に、回路規模を増大させることなく発振起動時間を短縮できる駆動装置を提供できる。
なお、スリープモードから通常モードに移行するときも、インパルス発生制御回路48からのスイッチ制御信号SWCTLを用いて、確実且つより一層高速な発振起動を行うようにしてもよい。
図3に、スリープ制御信号SLEEP、スイッチ制御信号SWCTL、SWCTL#の他のタイミング波形図を示す。
この場合、インパルス発生制御回路48がスイッチ制御信号SWCTLをパルス状に変化させる所定期間の開始タイミングは、スリープモードから通常モードへの切り替えタイミングとなり、該切り替えタイミングを基準に開始される所定期間だけ、パルス状のスイッチ制御信号SWCTLが生成される。こうすることで、スリープモードからの復帰時においても、確実に発振起動時間を短縮できるようになる。このとき、スイッチ制御信号SWCTLを用いるため、振動子12の共振周波数に変調されており、発振ループの定常発振条件から大きく離れることがない。そのため、振動子の発振の妨げになることなく、発振ループ内にエネルギーを注入できる。従って、効率的に発振起動を行うことができる。
1.3 電流制限機能
ところで、本実施形態のように発振ループ内の発振振幅を制御する場合、振動子12に流れる電流が変動することになる。振動子12に流れる電流が過剰になると(該電流が所与の閾値を超える等)、振動子12が破壊される場合もある。特に、本実施形態のようにスリープモードにおいてAGC回路40の動作をディセーブル状態に設定した場合には、発振ループ内の発振信号の振幅が制御されず、振動子12に流れる電流が過剰になってしまう可能性がある。
そこで、本実施形態において、コンパレータ50が電流制限機能を備える。この電流制限機能とは、例えば振動子12に流れる電流が所与の値以上にならないように制御するリミッタ機能ということができる。
ここで、比較例として、例えばAGC回路を動作させずに、発振ループ内に保護抵抗を挿入する等の方法が考えられる。しかしながら、この方法では、まず発振定常状態において発振ループ内のゲインが低下してしまい、消費電力を増大させてしまうという問題がある。更に、保護抵抗の抵抗値の精度が低く、発振余裕度を大きくすることができなくなるという問題がある。
これに対して、上述の電流制限機能を設けることで、スリープモードでの動作時においても、発振ループ内の発振信号の振幅が所与の振幅内に収まるようになるので、AGC回路40の動作をイネーブル状態に設定することなく低消費電力化を図ると共に振動子12に過剰な電流が流れ込む事態を回避できるようになる。
また、発振駆動回路10は、発振ループ内の発振信号に基づいてGCA20のゲインを制御するAGC回路40を含む場合に、スリープモードに設定された状態では、コンパレータ50の動作をディセーブル状態に設定することなく(イネーブル状態に設定した状態で)、GCA20及びAGC回路40の動作をディセーブル状態に設定することができる。このとき、AGC回路40の動作をイネーブル状態に設定されないため、低消費電力化を図ると共に振動子12に過剰な電流が流れ込む事態を回避できる。
更に、本実施形態では、通常モードの発振定常状態において、コンパレータ50の出力が、同期検波用のクロックとして出力される。こうすることで、振動子12に励振される駆動振動及び測定すべき物理量に基づいて振動子12から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに際して、回路規模を増大させることなく、同期検波処理と発振起動の高速化とを実現させることができる。
なお、コンパレータ50のゲインをできる限り大きくすることが好ましい。こうすることで、発振起動過程において形成される発振ループ内のループゲインを大きくでき、発振起動時間を短縮できるようになる。また、発振定常状態において出力される同期検波用クロックのクロック精度を向上できるようになる。
また、GCA20を構成するオペアンプの極性(反転、非反転)と、コンパレータ50を構成するオペアンプの極性とを同一にすることが好ましい。こうすることで、第1及び第2のスイッチ素子SW1、SW2により発振ループを切り替えたとしても、極性を反転させる回路を付加する必要が無くなり、回路規模の増大を抑えることができる。
1.4 具体的な構成例
図4に、図1の発振駆動回路10の構成例の回路図を示す。
図4において、図1と同一部分には同一符号を付し、適宜説明を省略する。
電流電圧変換器30は、オペアンプOP1、帰還キャパシタC1及び帰還抵抗R1を含む。オペアンプOP1の非反転入力端子(+)には、所与の基準電圧VR0が供給され、反転入力端子(−)には第1の接続端子TM1が電気的に接続される。
全波整流器42は、オペアンプOP2、OP3、抵抗R2、R3を含む。オペアンプOP2、抵抗R2、R3は、反転回路として機能する。またオペアンプOP3は、電流電圧変換器30の出力電圧と基準電圧VR0とを比較するコンパレータとして機能する。全波整流器42は、オペアンプOP2の出力側に設けられるスイッチ素子と、全波整流器42の入力と出力とをバイパスするスイッチ素子とを含む。両スイッチ素子は、オペアンプOP3の出力信号に基づいて排他的にオンオフ制御される。スリープ制御信号SLEEPがHレベルのとき、オペアンプOP2、OP3の各オペアンプの動作電流を停止又は制限することにより、各オペアンプの動作が停止される。一方、スリープ制御信号SLEEPがLレベルのとき、オペアンプOP2、OP3の各オペアンプの動作電流を発生させることにより、各オペアンプを動作させる。
発振検出器44は、ローパスフィルタ(Low Pass Filter:以下、LPF)と、オペアンプOP4を含む。LPFは、抵抗R4、キャパシタC2を含む。抵抗R4は、LPFの入力と出力との間に直列に挿入される。キャパシタC2の一端は、LPFの出力ノードに電気的に接続される。キャパシタC2の他端には、基準電圧VR1が供給される。このLPFのカットオフ周波数は1/(2π×C2×R4)である。オペアンプOP4の反転入力端子に、LPFの出力ノードが接続される。オペアンプOP4の出力と非反転入力端子との間に、抵抗R5が帰還抵抗として挿入される。オペアンプOP4の非反転入力端子には、抵抗R6を介して基準電圧VR1が供給される。オペアンプOP4の出力信号が、検出結果信号ODETとして出力される。スリープ制御信号SLEEPがHレベルのとき、オペアンプOP4の動作電流を停止又は制限することにより、オペアンプOP4の動作が停止される。スリープ制御信号SLEEPがLレベルのとき、オペアンプOP4の動作電流を発生させることにより、オペアンプOP4を動作させる。
積分器46は、オペアンプOP5、抵抗R7、R8、キャパシタC3を含む。キャパシタC3は、オペアンプOP5の帰還キャパシタとして接続される。抵抗R8は、オペアンプOP5の帰還抵抗として挿入される。抵抗R7は、オペアンプOP5の反転入力端子と全波整流器42の出力ノードとの間に挿入される。積分器46では、抵抗R7、R8により入力電圧オフセットや入力電流オフセットの影響を低減し、ゲイン調整が行われる。オペアンプOP5の非反転入力端子には、基準電圧VR2が供給されている。積分器46のキャパシタC3、抵抗R8によりLPFの機能を備え、カットオフ周波数は1/(2π×C3×R8)である。オペアンプOP5の出力信号が、制御信号VCTLとしてGCA20に供給される。スリープ制御信号SLEEPがHレベルのとき、オペアンプOP5の動作電流を停止又は制限することにより、オペアンプOP5の動作が停止される。スリープ制御信号SLEEPがLレベルのとき、オペアンプOP5の動作電流を発生させることにより、オペアンプOP5を動作させる。
ここで、発振起動過程において振動子12に流れる電流をId、発振定常状態において振動子12に流れる電流をId´とする。電流電圧変換器30によって平滑化されることを考慮すると、基準電圧VR2は、次式のように表すことができる。
VR2=(Id×R1×2/π)+VR0 ・・・(1)
ここで、R1は、電流電圧変換器30の帰還抵抗の抵抗値を意味する。同様に、基準電圧VR1は、次式のように表すことができる。
VR1=(Id´×R1×2/π)+VR0 ・・・(2)
Id´<Idであるため、VR2>VR1である。また、基準電圧VR0との関係で、以下の関係を有することが好ましい。
VR0<VR1<VR2 ・・・(3)
また、スリープ制御信号SLEEPがHレベルのとき、GCA20の動作電流を停止又は制限することにより、GCA20の動作が停止される。スリープ制御信号SLEEPがLレベルのとき、GCA20の動作電流を発生させることにより、GCA20を動作させる。
図5(A)、図5(B)に、図4のGCA20の構成例の回路図を示す。
図5(A)は、GCA20を、P型差動増幅器を用いて構成した場合の構成例を示し、図5(B)は、GCA20を、N型差動増幅器を用いて構成した場合の構成例を示す。図5(A)、図5(B)において、スリープ制御信号SLEEP#は、スリープ制御信号SLEEPの反転信号である。
図5(A)では、電流源で発生した電流I0が、2つのカレントミラー回路によってP型差動増幅器の動作電流I0´として供給されている。P型差動増幅器のP型差動トランジスタ対の一方のゲートには、入力信号INとして電流電圧変換器30の出力ノードの電圧が供給される。P型差動増幅器のP型差動トランジスタ対の他方のゲートには、基準電圧VR0が供給される。P型差動増幅器の出力電圧は、出力バッファに供給される。出力バッファの出力信号は、第1のスイッチ素子SW1の一端に供給される。
ここで、上記の2つのカレントミラー回路及びP型差動増幅器は、高電位側電源電圧が電圧VDDであり、低電位側電源電圧が電圧AGNDである。一方、出力バッファは、P型出力トランジスタ及びN型出力トランジスタにより構成されるインバータ回路である。この出力バッファのN型トランジスタのソースには電圧AGNDが供給され、P型トランジスタのソースに、AGC回路40からの制御信号VCTLが供給される。従って、制御信号VCTLを変化させることで、出力バッファの出力電圧を変化させることができる。
また図5(B)では、電流源で発生した電流I1が、2つのカレントミラー回路によってN型差動増幅器の動作電流I1´として供給されている。N型差動増幅器のN型差動トランジスタ対の一方のゲートには、入力信号INとして電流電圧変換器30の出力ノードの電圧が供給される。N型差動増幅器のN型差動トランジスタ対の他方のゲートには、基準電圧VR0が供給される。N型差動増幅器の出力電圧は、出力バッファに供給される。出力バッファの出力信号は、第1のスイッチ素子SW1の一端に供給される。
ここで、上記の2つのカレントミラー回路及びN型差動増幅器は、高電位側電源電圧が電圧VDDであり、低電位側電源電圧が電圧AGNDである。一方、出力バッファは、P型出力トランジスタ及びN型出力トランジスタにより構成されるインバータ回路である。この出力バッファのN型トランジスタのソースには電圧AGNDが供給され、P型トランジスタのソースに、AGC回路40からの制御信号VCTLが供給される。従って、制御信号VCTLを変化させることで、出力バッファの出力電圧を変化させることができる。
図5(A)、図5(B)において出力バッファのP型出力トランジスタの基板電位として制御信号VCTLを与えることで基板バイアス効果を防止することができる。
また、図5(A)、図5(B)には、電流源と直列に電流制御用トランジスタが設けられている。図5(A)では、電流源トランジスタがP型トランジスタにより構成され、該トランジスタのゲートにスリープ制御信号SLEEPが供給される。また、図5(B)では、電流源トランジスタがN型トランジスタにより構成され、該トランジスタのゲートにスリープ制御信号SLEEP#が供給される。図5(A)、図5(B)の構成では、スリープ制御信号SLEEPがHレベルになったとき、電流制御トランジスタのソース・ドレイン間が電気的に遮断され、電流源の電流がカレントミラー回路に供給されない。従って、スリープ制御信号SLEEPに基づいて、GCA20の動作をディセーブル状態に設定する(停止させる)ことができる。
次に、コンパレータ50の電流制限機能を実現する構成について説明する。コンパレータ50には、高電位側電源として電源電圧VDDが供給され、低電位側電源としてアナログ電源電圧AGNDが供給される。このとき、コンパレータ50の電流制限機能は、高電位側電源及び低電位側電源の少なくとも1つへの電流経路の電流を制限する機能である。
図6に、図4のコンパレータ50の構成例の回路図を示す。
図6では、電流源で発生した電流I2が、2つのカレントミラー回路によってP型差動増幅器の動作電流として供給されると共に、P型の出力駆動トランジスタのドレイン電流I2´として供給される。P型差動増幅器のP型差動トランジスタ対の一方のゲートには、入力信号INとして電流電圧変換器30の出力ノードの電圧が供給される。P型差動増幅器のP型差動トランジスタ対の他方のゲートには、基準電圧VR0が供給される。P型差動増幅器の出力電圧は、N型の出力駆動トランジスタのゲート電圧として供給される。
P型の出力駆動トランジスタとN型の出力駆動トランジスタとが、電源電圧VDDとアナログ電源電圧AGNDとの間に直列に接続され、その接続ノード(P型の出力駆動トランジスタのドレイン)の電圧が出力電圧として第2のスイッチ素子SW2の一端に供給される。
このような構成により、図6のコンパレータ50では、電流I2´により出力電圧OUTの高電位側の電流駆動能力が制限される。例えば図5(A)、図5(B)に示す出力バッファを構成するP型出力トランジスタ及びN型出力トランジスタのゲートに同じ信号が供給される構成と比較すると、図6では高電位側の電流駆動能力が制限されることがわかる。
なお、コンパレータ50の構成は、図6に示す構成に限定されるものではない。
図7に、図4のコンパレータ50の他の構成例の回路図を示す。
図7では、電流源で発生した電流I3が、2つのカレントミラー回路によってN型差動増幅器の動作電流として供給されると共に、N型の出力駆動トランジスタのドレイン電流I3´として供給される。N型差動増幅器のN型差動トランジスタ対の一方のゲートには、入力信号INとして電流電圧変換器30の出力ノードの電圧が供給される。N型差動増幅器のN型差動トランジスタ対の他方のゲートには、基準電圧VR0が供給される。N型差動増幅器の出力電圧は、P型の出力駆動トランジスタのゲート電圧として供給される。
P型の出力駆動トランジスタとN型の出力駆動トランジスタとが、電源電圧VDDとアナログ電源電圧AGNDとの間に直列に接続され、その接続ノード(N型の出力駆動トランジスタのドレイン)の電圧が出力電圧として第2のスイッチ素子SW2の一端に供給される。
このような構成により、図7のコンパレータ50では、電流I3´により出力電圧OUTの高電位側の電流駆動能力が制限される。例えば図5(A)、図5(B)に示す出力バッファを構成するP型出力トランジスタ及びN型出力トランジスタのゲートに同じ信号が供給される構成と比較すると、図7では高電位側の電流駆動能力が制限されることがわかる。
図6及び図7では、高電位側電源及び低電位側電源のいずれか一方への電流経路の電流を制限していたが、高電位側電源及び低電位側電源の両方への電流経路の電流を制限するようにしてもよい。
図8に、図4のコンパレータ50の更に別の構成例の回路図を示す。
図8において、コンパレータ50は、オペアンプOP10と、アナログ制御ロジック部120と、出力回路部122とを含むことができる。オペアンプOP10は、コンパレータとして機能し、電流電圧変換器30の出力信号を入力信号とし、基準電圧VR0とを比較した比較結果信号CRESを出力する。アナログ制御ロジック部120は、オペアンプOP10によって生成された比較結果信号CRESに基づいて、出力回路部122を制御する制御信号S、XS、XH、Hを生成する。出力回路部122は、アナログ制御ロジック部120からの制御信号S、XS、XH、Hに基づいて、高電位側電源からの電流又は低電位側電源への電流を制限しながら、出力信号を生成する。
図9(A)に、図8のアナログ制御ロジック部120の構成例の回路図を示す。図9(B)に、図9(A)のアナログ制御ロジック部120の動作例のタイミング図を示す。
アナログ制御ロジック部120は、比較結果信号CRESに基づいて、互いの変化タイミングが同一とならないように制御信号S、Hを生成する。制御信号XSは、制御信号Sの反転信号である。制御信号XHは、制御信号Hの反転信号である。図9(A)では、比較結果信号CRESとその反転信号が、それぞれ2入力1出力NOR回路の一方の入力信号となる。第1のNOR回路の他方の入力信号は、第2のNOR回路の出力信号を遅延させた信号であり、第2のNOR回路の他方の入力信号は、第1のNOR回路の出力信号を遅延させた信号である。このように構成することで、制御信号Sの立ち下がりに起因して制御信号Hが立ち上がるようにすると共に、制御信号Hの立ち下がりに起因して制御信号Sが立ち上がるようにしている。
この結果、制御信号S、Hは、それぞれHレベルとなる期間が非重複となるように生成される。同様に制御信号XS、XHは、それぞれLレベルとなる期間が非重複となるように生成される。
図10に、図8の出力回路部122の構成例を示す。
出力回路部122は、第1及び第2のトランスファゲートと、一端に電源電圧VDDが供給され他端に第1のトランスファゲートが接続される第1の電流源と、一端に第2のトランスファゲートが接続され他端にアナログ電源電圧AGNDが供給される第2の電流源とを含む。第1の電流源は、電流I4を発生する。第2の電流源は、電流I5を発生する。第1及び第2のトランスファゲートは直列に接続され、その接続ノードの電圧がコンパレータ50の出力電圧OUTとして出力される。
第1の電流源に接続されるトランスファゲートを構成するP型トランジスタのゲートに制御信号XS、N型トランジスタのゲートに制御信号Sが供給される。第2の電流源に接続されるトランスファゲートを構成するP型トランジスタのゲートに制御信号XH、N型トランジスタのゲートに制御信号Hが供給される。
このような構成により、第1及び第2のトランスファゲートが同時にオンとならないように制御される。そして、第1のトランスファゲートがオンのときには第2のトランスファゲートがオフとなり、出力電圧OUTは、第1の電流源の電流I4で電流制限された状態で変化する。同様に、第2のトランスファゲートがオンのときには第1のトランスファゲートがオフとなり、出力電圧OUTは、第2の電流源の電流I5で電流制限された状態で変化する。
図11に、図1又は図4のインパルス発生制御回路48の構成例のブロック図を示す。
インパルス発生制御回路48は、パワーオンリセット回路400、パルス発生回路410、スイッチ制御回路420を含む。
パワーオンリセット回路400は、図12に示すようなパワーオンリセット信号PORを生成する。即ち、パワーオンリセット回路400は、電源投入直後から電源電圧の高電位側が電圧VDDに達するまでの過程において、該電源電圧が所与の閾値レベルに達したときにアクティブとなるようにパワーオンリセット信号PORを生成する。このようなパワーオンリセット回路400の構成としては、公知の回路を採用できる。
パルス発生回路410は、所定の期間内に、パワーオンリセット回路400からのパワーオンリセット信号PORに基づいて1又は複数のパルスを有するパルス信号PLSAを生成する。このとき、パルス発生回路410は、上記の期間だけHレベルとなるディレイ信号DLYを出力できる。
図13(A)〜図13(D)に、図11のパルス発生回路410の説明図を示す。図13(A)は、図11のパルス発生回路410の構成例のブロック図である。図13(B)は、図13(A)のディレイユニットの構成例の回路図とタイミング図である。図13(C)は、図13(B)のディレイユニットのタイミングの一例である。図13(D)は、図13(A)のパルス発生回路410の動作例のタイミング図である。
図13(A)に示すように、パルス発生回路410は、複数のディレイユニットを有する。各ディレイユニットは、入力信号に基づいて1つのパルスを発生させる。初段のディレイユニットには、パワーオンリセット信号PORが入力される。最終段のディレイユニットの出力が、ディレイ信号DLYとして出力される。各ディレイユニットにおいて生成されたパルス同士は論理和演算されて、パルス信号PLSAとして出力される。
図13(B)、図13(C)に示すように、ディレイユニットは、入力信号INをインバータ列で遅延させて、次段のディレイユニットの入力となる出力信号OUTを生成する。各ディレイユニットが出力するパルス信号PLSは、インバータ列のうち初段のインバータ回路の入力と出力とにより生成され、例えば入力信号INの立ち下がりエッジ検出パルスとして出力される。このような各ディレイユニットのパルス信号PLS同士を論理和演算することで、パルス信号PLSAが生成される。出力信号OUTは、入力信号INの立ち下がりエッジを基準に、インバータ列による遅延時間だけ遅れて立ち下がる。
図13(B)、図13(C)に示すようなディレイユニットの論理和演算をすることで、図13(D)に示すようにパワーオンリセット信号PORの立ち下がりエッジを基準に開始される所定期間内に、ディレイユニット数のパルスを有するパルス信号PLSAが生成される。
図11に戻って説明を続ける。図11のスイッチ制御回路420には、スリープ制御信号SLEEP、発振検出器44からの検出結果信号ODET、パワーオンリセット回路400からのパワーオンリセット信号POR、パルス発生回路410からのディレイ信号DLY及びパルス信号PLSAが入力される。スイッチ制御回路420は、検出結果信号ODET、パワーオンリセット信号POR、ディレイ信号DLY及びパルス信号PLSAに基づいて、所定期間内に1又は複数のパルスを有するスイッチ制御信号SWCTLを生成する。また、スイッチ制御回路420は、スリープ制御信号SLEEPに基づいて、スイッチ制御信号SWCTLの論理レベルを固定できるようになっている。
図14(A)に、図11のスイッチ制御回路420の構成例の回路図を示す。図14(B)に、図14(A)のスイッチ制御回路420の動作例のタイミング図を示す。
スイッチ制御回路420は、RSフリップフロップ422と、該RSフリップフロップ422の出力信号に基づいて選択制御されるセレクタ424と、マスク制御回路426とを含む。RSフリップフロップ422のセット入力としてパワーオンリセット信号PORが入力され、RSフリップフロップ422のリセット入力としてディレイ信号DLYが入力される。セレクタ424には、発振検出器44からの検出結果信号ODETとパルス発生回路410からのパルス信号PLSAとが入力され、RSフリップフロップ422の出力信号により検出結果信号ODET又はパルス信号PLSAが選択出力される。マスク制御回路426は、セレクタ424の出力信号をスリープ制御信号SLEEPでマスク制御したスイッチ制御信号SWCTLを出力する。スリープ制御信号SLEEPがHレベルのとき、Hレベルのスイッチ制御信号SWCTLが出力される。スリープ制御信号SLEEPがLレベルのとき、セレクタ424の出力信号がスイッチ制御信号SWCTLとして出力される。
従って、パワーオンリセット信号PORが立ち下がると、RSフリップフロップ422の出力信号がセットされて、セレクタ424はパルス信号PLSAを選択出力する。スリープ制御信号SLEEPがLレベルとすると、スイッチ制御信号SWCTLとしてパルス信号PLSAが出力される。やがて、ディレイ信号DLYが立ち下がると、RSフリップフロップ422の出力信号がリセットされて、セレクタ424は検出結果信号ODETを選択出力する。このときも、スリープ制御信号SLEEPがLレベルとすると、スイッチ制御信号SWCTLとして検出結果信号ODETが出力される。
以上のような構成により、インパルス発生制御回路48は、パワーオンリセット信号PORの立ち下がりエッジ(変化タイミング)を基準に、発振ループ内の信号が所定の閾値レベルを超えたことを示す検出結果信号ODETの立ち下がりエッジ(変化タイミング)までの期間に、1又は複数のパルスを有するスイッチ制御信号SWCTL(所与の周波数の信号)を出力することができる。
なお、発振駆動回路10は、図4に示す構成に限定されるものではない。
例えば、図1又は図4では、発振起動過程において、変調回路90がGCA20の出力とコンパレータ50の出力とを切り替えていたが、変調回路がGCA20の出力と所与の電圧とを切り替えて出力するようにしてもよい。こうすることでも、発振起動時には変調回路からの変調信号として振動子12にエネルギーを注入でき、振動子12の発振起動時間を短縮できる。しかも、変調回路からの変調信号が、振動子12の共振周波数に変調されているため、発振ループの定常発振条件から大きく離れることがない。そのため、振動子の発振の妨げとならずに発振ループ内にエネルギーを注入でき、効率的に発振起動を行うことができるようになる。
また、本実施形態のように開始タイミングを明確にすることで、ユーザの使い勝手を向上させることが可能となる。更に、例えば開始タイミングを基準に所与の基準クロックをカウントすることで所定期間の長さを定めることができる。すなわち、変調終了タイミングを簡単に決定することができる。よって、例えば発振振幅を検出する発振検出器44を省略でき、回路規模を縮小させることもできるようになる。
なお、図11〜図14(A)、図14(B)では、ディレイユニット数のパルスを固定的に発生させるものとして説明したが、本発明はこれに限定されるものではない。パワーオンリセット信号PORの変化タイミングを基準に、発振回路の出力のクロック数をカウントし、所定のカウント値になるまでの期間に、発振回路の出力をスイッチ制御信号SWCTLとして出力させるようにしてもよい。この場合、インパルス発生制御回路48がパルス状のスイッチ制御信号SWCTLを出力する所定期間の終了タイミングが、該所定期間の開始タイミングを基準に所定のカウント数をカウントしたことが検出されたタイミングとなる。
図15に、本実施形態の変形例における発振駆動回路の回路図を示す。
図15において、図1と同一部分には同一符号を付し、適宜説明を省略する。図15の発振駆動回路が図1の発振駆動回路10と異なる点は、図1の変調回路90に代えて変調回路150が設けられている点である。
変調回路150は、第3のスイッチ素子SW3を含む。第3のスイッチ素子SW3は、GCA20の出力信号又は所与の電圧(図15では電圧AGND)のいずれかを第2の接続端子TM2を介して振動子12に供給する。第3のスイッチ素子SW3は、スイッチ制御信号SWCTLがHレベルのとき例えばGCA20の出力信号を振動子12に出力し、スイッチ制御信号SWCTLがLレベルのとき例えば電圧AGNDを振動子12に出力する。
このような構成により、発振起動過程においては、GCA20の出力と電圧AGNDとが交互に振動子12に与えられる。
1.5 発振起動時および安定発振時の発振条件
図1に示される発振駆動回路(駆動装置)10は、発振ループによって物理量トランスデューサ12を駆動する。本実施形態の発振駆動回路10では、高速な起動を可能とするため、発振起動時においてループゲインを1より大きく設定する。すなわち、発振起動時における発振条件は、ループゲイン>1、かつ、ループ内の位相=360度・n(nは整数)を満足することである。安定発振時の発振条件は、ループゲイン=1、かつ、ループ内の位相=360度・n(nは整数)を満足することである。
1.6 発振駆動回路の電源電圧について
図1の発振駆動回路10は、VDD(高電位電源電圧)とAGND(低電位電源電圧)との間で動作する。AGNDは例えば接地電位である。但し、接地電位の代わりに他の基準電位を用いることもあり得る。具体的には、振動子12の種類に応じて、使用できる電源電位が異なる。
振動子12が容量結合型のトランスデジューサ(内部等価回路において、信号経路に直流阻止コンデンサが介在する構成)である場合には、直流がカットされていることから、発振ループの直流レベル(バイアス点)は回路動作に関係なく、発振ループの駆動信号の電圧振幅を調整できればよいことになる。よって、例えば、低電位電源として、基本的には任意の電位を使用することができる。
振動子12が可変抵抗型トランスデューサである場合、発振ループのバイアス電圧を所望レベルに設定する必要があることから、このために所望レベルの基準電圧を使用するのが一般的である。
また、電源方式としては、片電源方式(正電源のみを用いる方式)と、両電源方式(正および負の双方の電源を用いる方式)とがある。後者の方式は、特に精度を重視する場合に使用される。
本発明では、上述の電源の形態のいずれも採用が可能である。図1(以降の図でも同じ)では、振動子12は、図23(A),図23(B)に示す等価回路から明らかなように、容量結合型トランスデューサである。また、上述の説明では、片電源方式を採用し、発振駆動回路200は、VDD(例えば5V)とGND(接地電位)間で動作するものとして説明している。
1.7 矩形波駆動と正弦波駆動ならびに容量結合型の振動子について
図1の本実施形態の駆動装置では、矩形波駆動および正弦波駆動のいずれも採用することができる。
図23(A),図23(B)は、矩形波駆動と正弦波駆動、ならびに容量結合型の振動子について説明するための回路図である。図23(A)は、矩形波駆動を実行する駆動装置の要部を示す。図示されるように、振動子12は、矩形波の駆動信号(PL)によって駆動される。発振ループの利得制御は、駆動信号(PL)のハイレベル電圧またはローレベル電圧を調整することによって、簡単に行うことができる。
矩形波による駆動方式は駆動信号(PL)のばらつきが少ないという利点がある。また、駆動信号の電圧振幅の制御が容易であるため、回路構成を簡素化でき、回路規模を縮小できるという利点がある。
図23(B)は、正弦波駆動を実行する駆動装置の要部を示す。図示されるように、振動子12は、正弦波の駆動信号(PQ)によって駆動される。ゲインコントロールアンプ(GCA)20は、可変抵抗R100の抵抗値を可変に制御することによって、発振ループのゲインを調整する。
また、図23(A),図23(B)では、振動子12として、容量結合型の振動子を用いている。但し、これに限定されるものではなく、可変抵抗型等の、種々の振動子を用いることができる。
容量結合型の振動子(容量性の振動子)は、内部等価回路において、信号経路に直流阻止コンデンサ(図23のC1,C2)が介在するタイプの振動子である。容量結合型の振動子(容量性の振動子)の例としては、圧電素子があげられる。
容量結合型の振動子を用いると、発振ループの直流電位として任意の電位を使用できる。よって、回路構成上の自由度が向上するという利点がある。
(振動子の種類)
上述のとおり、本実施形態では、振動子12として、容量結合型の振動子を用いている(但し、これに限定されるものではなく、可変抵抗型等の、種々の振動子を用いることができる)。
容量結合型の振動子(容量性の振動子)は、図23(A),図23(B)に記載されるとおり、内部等価回路において、信号経路に直流阻止コンデンサが介在するタイプの振動子である。容量結合型の振動子(容量性の振動子)の例としては、圧電素子があげられる。
容量結合型の振動子を用いると、発振ループの直流電位として任意の電位を使用できる。よって、直流電位を気にすることなく回路を構成することができ、回路構成上の自由度が向上するという利点がある。
(第2の実施形態)
2. 振動型ジャイロセンサの構成と動作
図16に、本実施形態又はその変形例における発振駆動回路が適用された振動型ジャイロセンサの構成例のブロック図を示す。
図16において、図1と同一部分には同一符号を付し、適宜説明を省略する。
振動型ジャイロセンサ(広義には物理量測定装置)100は、発振回路200と検出回路(広義には検出装置)300とを含む。発振回路200は、振動子12と発振駆動回路10とを含む。発振駆動回路10は、振動子12の駆動振動部12aを励振するためのものである。
通常モードにおける発振起動時には、発振駆動回路10に対してコンパレータ50の出力を雑音として入力する。この雑音は、振動子12の駆動振動部12aを通過して周波数選択を受け、次いで駆動振動部12aを通過した信号の一部を取り出し、全波整流器42に入力し、振幅に変換する。この振幅の信号を発振検出器44に入力し、発振検出器44からの検出結果信号ODETを受けたインパルス発生制御回路48が、スイッチ制御信号SWCTLを生成する。発振起動時には、振動子12aを通過して周波数選択を受けた信号の振幅が小さく、インパルス発生制御回路48は、図2(A)に示すようなスイッチ制御信号SWCTLを出力する。
通常モードにおける発振起動直後には、振動子12aを通過して周波数選択を受けた信号の振幅が大きくなり、インパルス発生制御回路48が生成するスイッチ制御信号SWCTLがHレベルとなる。これにより、振動子12aを通過して周波数選択を受けた信号は、GCA20により振幅制御されるように発振ループが切り替えられる。その後、駆動振動部12aにおいて雑音の大部分がカットされて全波整流器42からの出力が比較的小さい場合には、GCA20における利得を大きくし、発振ループを一周する間のループゲインが1になるようにする。時間が経過すると、全波整流器42からの出力が大きくなるので、GCA20における利得を小さくし、ループゲインが1になるようにする。
なお、スリープモードでは、通常モードにおける発振起動過程と同様に制御される。
駆動信号の発振状態が安定化すると、振動子12の駆動検出部12b、12cからの信号の検出を開始する。即ち、振動子の駆動検出部12b、12cからの検出信号(交流)を交流増幅回路310の交流増幅器312A、312Bを用いて増幅し、各増幅器312A、312Bからの出力を加算器314によって加算する。
加算器314の出力は移相器320に通し、移相信号を得る。移相信号の位相は、発振駆動回路10のコンパレータ50の出力である同期検波用クロックの位相に対して、所定角度、例えば90度ずれている。この移相信号と発振駆動回路10からの同期検波用クロックとを同期検波器330に入力し、振動子12からの出力信号を検波する。この結果、検波後の出力信号においては、不要な漏れ信号は消去されており、あるいは少なくとも低減されているはずである。このように検出回路300において同期検波用クロックと検出信号との位相調整を行うことで、微少信号の検出処理中の位相変化に応じて位相調整を行うことができるので、その結果として、高精度な位相調整と回路規模増大の防止とを両立させることができる。
この検波後の出力信号をローパスフィルタ340に入力し、平滑化し、次いで0点調整器350に入力する。この0点調整器350の出力を、測定すべき物理量(例えば角速度)に対応した出力信号として外部に取り出す。
図16の振動型ジャイロセンサ100は、電子機器として例えばビデオカメラやデジタルカメラや、カーナビゲーションシステム、航空機やロボット等に搭載されることが好ましい。
なお本発明は、本実施形態における振動子12に限定されるものではない。振動子12を構成する材質としては、エリンバー等の恒弾性合金、強誘電性単結晶(圧電性単結晶)を例示できる。こうした単結晶としては、水晶、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸リチウム−タンタル酸リチウム固溶体、ホウ酸リチウム、ランガサイトを例示できる。また、振動子12は、パッケージ内に気密封止されることが好ましい。パッケージ内の雰囲気は、乾燥窒素又は真空とするのが、好ましい。
また本発明において測定されるべき物理量は、本実施形態のような角速度に限定されるものではない。振動子に駆動振動を励振し、駆動振動中の振動子に対する物理量の影響によって振動子の振動状態に変化が生じたときに、この振動状態の変化から検出回路を通して検出可能な物理量を対象とする。こうした物理量としては、振動子に印加される角速度の他に、加速度、角加速度等が特に好ましい。また、検出装置としては慣性センサ等が好ましい。