JP6417432B2 - ショットキー・ダイオード - Google Patents

ショットキー・ダイオード Download PDF

Info

Publication number
JP6417432B2
JP6417432B2 JP2017017499A JP2017017499A JP6417432B2 JP 6417432 B2 JP6417432 B2 JP 6417432B2 JP 2017017499 A JP2017017499 A JP 2017017499A JP 2017017499 A JP2017017499 A JP 2017017499A JP 6417432 B2 JP6417432 B2 JP 6417432B2
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
schottky
drift layer
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017017499A
Other languages
English (en)
Other versions
JP2017118125A (ja
Inventor
ヘニング,ジェイソン・パトリック
ジャーン,チーンチュン
リュー,セイ−ヒュン
アガーワル,アナント・クマール
パルマー,ジョン・ウィリアムズ
アレン,スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2017118125A publication Critical patent/JP2017118125A/ja
Application granted granted Critical
Publication of JP6417432B2 publication Critical patent/JP6417432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05567Disposition the external layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

関連する出願の相互参照
[0001] 本願は、本願と同時に提出され「EDGE TERMINATION STRUCTURE EMPLOYING RECESSES FOR EDGE TERMINATION ELEMENT(エッジ終端エレメントのための凹部を用いるエッジ終端構造)」と題された米国ユーティリティー・パテント出願第 号と、本願と同時に提出され「SCHOTTKY DIODE EMPLOYING RECESSES FOR ELEMENTS OF JUNCTION BARRIER ARRAY(接合障壁・アレイのエレメントのための凹部を用いるショットキー・ダイオード)」と題された米国ユーティリティー・パテント出願第 号とに関連し、この参照により、これらの開示の全体をここに組み込む。
開示の分野
[0002] 本開示は、半導体デバイスに関連する。
背景
[0003] ショットキー・ダイオードは半導体金属接合を利用するが、これは、ショットキー障壁を提供するものであり、金属層とドープされた半導体層との間に生成される。N型半導体層を持つショットキー・ダイオードに関して、金属層はアノードとして働き、N型半導体層はカソードとして働く。一般に、ショットキー・ダイオードは、伝統的なp−nダイオードのように働き、順方向バイアスの方向において電流を容易に通過させ、逆方向バイアスの方向において電流を阻止する。半導体金属接合において提供されるショットキー障壁は、p−nダイオードに勝る2つの独特の利点を提供する。第1に、ショットキー障壁は、低い障壁高さと関連し、これは、低い順方向電圧低下と相関する。従って、デバイスのターン・オンに必要なのは小さい順方向電圧であり、電流が順方向バイアスの方向に流れることを可能にする。第2に、ショットキー障壁は、一般的に、同等のp−nダイオードよりもキャパシタンスが低い。キャパシタンスが低いことで、p−nダイオードよりも切り換え速度が速くなる。ショットキー・ダイオードは、多数キャリア・デバイスであり、切り換えにおける損失を生じさせる少数キャリアの挙動を示さない。
[0004] 残念なことに、ショットキー・ダイオードは、伝統的に、逆方向バイアス電圧定格が比較的低いことと、逆方向バイアス漏れ電流が高いこととが欠点である。近年、ノースカロライナ州ダラムのクリー社(Cree,Inc.)は、炭化けい素基板およびエピタキシャル層から形成される一連のショットキー・ダイオードを紹介した。それらのデバイスは、逆方向バイアス電圧定格を増加させ、逆方向バイアス漏れ電流を低下させ、順方向バイアス電流ハンドリングを増加させることにより、最高技術水準を有し、且つ最高技術水準を前進させ続けている。しかし、ショットキー・デバイスの性能を更に改善すること、およびそれらのデバイスの費用を低減することについての必要性が残っている。
概要
[0005] 本開示は、一般に、基板と、基板の上に設けられるドリフト層と、ドリフト層のアクティブ領域の上に設けられるショットキー層とを有するショットキー・ダイオードに関連する。ショットキー層のための金属と、ドリフト層のための半導体材料とは、ドリフト層とショットキー層との間に低い障壁高さのショットキー接合を提供するように、選択される。
[0006] 1つの実施形態では、ショットキー層はタンタル(Ta)で形成され、ドリフト層は炭化けい素で形成される。従って、ショットキー接合の障壁高さは、0.9電子ボルトよりも小さくすることができる。他の材料も、ショットキー層およびドリフト層の形成に適する。
[0007] 別の実施形態では、ドリフト層は、アクティブ領域と関連する第1の面を有し、エッジ終端領域を提供する。エッジ終端領域は、アクティブ領域の実質的に横に隣接し、特定の実施形態では、アクティブ領域を完全に又は実質的に囲む。ドリフト層は、第1の導電型のドープ用材料によりドープされ、エッジ終端領域は、第1の面からドリフト層へと延びるエッジ終端凹部を含むことができる。同心の幾つかのガード・リングなどのようなエッジ終端構造は、エッジ終端凹部の底面に形成することができる。ドープされたウェルを、ドリフト層においてエッジ終端凹部の底部に形成することができる。
[0008] 別の実施形態では、ドリフト層とショットキー層とを含む上側エピタキシャル構造が基板の上面に形成されるので、基板は比較的厚い。上側エピタキシャル構造の全て又は少なくとも一部が形成された後、基板の底部が除去されて、基板を事実上「薄く」する。従って、結果的に得られるショットキー・ダイオードは、薄くされた基板を有し、カソード接点は、薄くされた基板の底部に形成される。アノード接点は、ショットキー層の上に形成される。
[0009] 更に別の実施形態では、接合障壁を、ドリフト層において、ショットキー層のすぐ下のところに設けることができ、メサ・ガード・リングを、ドリフト層において、アクティブ領域の全て又は一部に対して設けることができる。接合障壁アレイのエレメント、ガード・リング、およびメサ・ガード・リングは、ドリフト層における一般にドープされた領域である。これらのドープされた領域の深さを増加させるために、個々の凹部をドリフト層の表面に形成することができ、ドリフト層の表面には、接合障壁アレイのエレメント、ガード・リング、およびメサ・ガード・リングが形成される。ドリフト層に凹部が形成されると、凹部のあたりおよび底部におけるそれらの範囲はドープされて、接合障壁アレイの個々のエレメント、ガード・リング、およびメサ・ガード・リングが形成される。
[0010] 当業者は、以下の詳細な説明を図面と関連させて読んだ後に、開示の範囲を理解し、追加の構成に気づくであろう。
[0011] この明細書に組み込まれ且つ一部を形成する添付の図面は、本開示の幾つかの構成を例示し、説明と共に本開示の原理を説明するために用いられる。
図1は、本開示の1つの実施形態に従ったショットキー・ダイオードの断面図である。 図2は、本開示の1つの実施形態に従った、ショットキー層およびアノード接点の無いショットキー・ダイオードの上面図である。 図3は、本開示の第2の実施形態に従った、ショットキー層およびアノード接点の無いショットキー・ダイオードの上面図である。 図4は、本開示の第3の実施形態に従った、ショットキー層およびアノード接点の無いショットキー・ダイオードの上面図である。 図5は、本開示の第4の実施形態に従った、ショットキー層およびアノード接点の無いショットキー・ダイオードの上面図である。 図6は、本開示の1つの実施形態に従った、均一なJBアレイを持つショットキー・ダイオードの部分断面図である。 図7は、本開示の別の実施形態に従った、非均一なJBアレイを持つショットキー・ダイオードの部分断面図である。 図8は、本開示の1つの実施形態に従った、JBエレメント、ガード・リング、およびメサ・ガード・リングのそれぞれに対してドリフト層において凹部を用いるショットキー・ダイオードの部分断面図である。 図9は、本開示の別の実施形態に従った、JBエレメント、ガード・リング、およびメサ・ガード・リングのそれぞれに対してドリフト層において凹部を用いるショットキー・ダイオードの部分断面図である。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。 図10ないし図25は、図1に示す実施形態に従ったショットキー・ダイオードを製造するための選択したプロセス・ステップを示す。
詳細な説明
[0022] 以下で説明する実施形態は、ここで開示されたものを当業者が実施できるようにするために必要な情報であり、開示されたものを実施する際の最適の実施形態を例示する。当業者であれば、添付の図面を参照して以下の説明を読むことにより、ここで開示するものの概念を理解し、それらの概念の、ここでは特定的に説明しない応用についても認識するであろう。それらの概念および応用は、ここでの開示および特許請求の範囲の範囲内にあることを理解すべきである。
[0023] 層、領域、基板などのエレメントに関して、「上」、「別のエレメントの『上』へ延び」などと記載されている場合、「直上」、「別のエレメントの『直上』へ延び」などを意味する場合もあれば、直接ではなくエレメント間に介在するエレメントが存在する場合もある。それに対して、エレメントに関して、「直上」、「別のエレメントの『直上』へ延び」などと記載されている場合、介在するエレメントは存在しない。また、エレメントに関して、別のエレメントへ「接続される」や「結合される」と記載されている場合、直接に接続または結合される場合もあれば、エレメント間に介在するエレメントが存在する場合もある。それに対して、エレメントに関して、別のエレメントへ「直接に接続される」や「直接に結合される」と記載されている場合、介在するエレメントは存在しない。
[0024] ここでは、「下」、「上」、「上側」、「下側」、「水平」、「垂直」などのような相対語は、図に示す1つのエレメントや層や領域と、別のエレメントや層や領域との関係を説明するために用いる。これらの用語や上記で説明したことは、図に示しているデバイスの方向に加えて、デバイスの別の方向に関しても適用されることを意図していることが、理解されるであろう。
[0025] 最初に、図1と関連して、例示のショットキー・ダイオード10の全体的構造の概観を提供する。ショットキー・ダイオード10の様々な構造的および機能的な特徴の詳細と、図1のショットキー・ダイオード10の製造の例示的なプロセスとは、この構造的概観の後に提供する。特に、ここで説明する実施形態は、その様々な半導体層またはエレメントを、N型またはP型のドープ用材料でドープされたものとして参照する。N型またはP型の材料でドープされているということは、層またはエレメントがそれぞれN型またはP型の導電性を有するということを示す。N型材料は、負荷電の電子の多数平衡濃度(majority equilibrium concentration)を有し、P型材料は、正荷電の正孔の多数平衡濃度を有する。様々な層またはエレメントに対してのドープ濃度は、低濃度のドープ、通常のドープ、または高濃度のドープとして定めることができる。これらの用語は相対語であり、1つの層またはエレメントに対するドープ濃度を別の層またはエレメントのものと関連させることを意図している。
[0026] 更に、以下の説明は、N型の基板およびドリフト層をショットキー・ダイオード10で用いることに焦点を合わせているが、ここで提供する概念は、P型の基板およびドリフト層を用いるショットキー・ダイオードに対して、同様に適用することができる。従って、開示される実施形態におけるそれぞれの層またはエレメントに対するドーピング電荷は、P型の基板およびドリフト層を用いるショットキー・ダイオードを作るために、逆にすることができる。更に、本開示の概観から必ずしも離れずに、ここで説明する層の何れのものも、任意の使用可能な技術を用いて1以上のエピタキシャル層から形成することができ、また、説明されていない追加の層を、ここで説明したものの間に付加することができる。
[0027] 示されているように、ショットキー・ダイオード10は、基板12の上に形成され、エッジ終端領域16内にあるアクティブ領域14を有し、エッジ終端領域16は、完全に又は実質的にアクティブ領域14を囲むことができるが、必ずしもそうである必要はない。基板12の底側に沿ってカソード接点18が形成され、カソード接点18は、アクティブ領域14とエッジ終端領域16との双方の下へと延びる。カソード・オーミック層20を基板12とカソード接点18との間に設け、それらの間での低インピーダンスの結合を容易にすることができる。ドリフト層22は、基板12の上側に沿って延びる。ドリフト層22と、カソード接点18と、カソード・オーミック層20とは、アクティブ領域14とエッジ終端領域16との双方に沿って延ばすことができる。
[0028] アクティブ領域14において、ショットキー層24はドリフト層22の上面の上にあり、アノード接点26はショットキー層24の上にある。示されているように、障壁層28を、ショットキー層24とアノード接点26との間に設け、ショットキー層24とアノード接点26とのうちの一方からの材料が他方へ拡散することを妨げることができる。特に、アクティブ領域14は、ショットキー・ダイオード10のショットキー層24がドリフト層22上にある領域に、実質的に対応する。単なる例示の目的のためであるが、基板12とドリフト層22とは炭化けい素(SiC)であると想定する。これらおよび他の層に対しての他の材料については後に説明する。
[0029] 示された実施形態では、N型材料により、基板12は高濃度にドープされ、ドリフト層22は比較的低濃度にドープされる。ドリフト層22は、実質的に均一にドープするか、または段階的様式でドープすることができる。例えば、ドリフト層22のドープ濃度は変化させることができ、基板12の近くでの比較的高濃度にドープされているところから、ショットキー層24のすぐ近くであるドリフト層22の上面の近くでの低濃度にドープされているところまで、変化する。ドーピングの詳細は後に説明する。
[0030] ショットキー層24の下には、ドリフト層22の上面に沿って、複数の接合障壁(JB)・エレメント30が設けられる。ドリフト層22の選択した領域をP型の材料でドープすることにより、これらのJBエレメント30を形成する。従って、各Bエレメント30は、ドリフト層22の上面からドリフト層22の中へ延びる。JBエレメント30は共になってJBアレイを形成する。図2から図5に示すように、JBエレメント30は、様々な形状にすることができる。図2の例示では、各JBエレメント30は1つの長く延びたストライプであり、これはアクティブ領域14を実質的にまたぐように延び、JBアレイは、複数の並列のJBエレメント30である。図3においては、各JBエレメント30は短く延びたダッシュであり、JBアレイは、線状に整列させられてアクティブ領域14をまたぐように延びる複数のダッシュを並列にして行にしたダッシュを有する。図4においては、JBエレメント30は、複数の延びたストライプ(30’)と、複数の島(30”)とを含む。更に説明するように、延びたストライプと島とは、実質的に同じ又は実質的に異なるドープ濃度を有することができる。図5においては、JBエレメント30は、小さい円形の島のアレイと、小さい円形の島のアレイと共に均等に分散させた複数の大きい矩形の島とを含む。JBエレメント30と、JBエレメント30から形成される最終的なJBアレイとの他の形状および構成も、ここでの開示を読んだ後には、当業者には理解できる。
[0031] 図2ないし図5と関連させて図1を続けて参照する。エッジ終端領域16は凹んだチャンネルを含み、この凹んだチャンネルは、ドリフト層22の上面に形成され、アクティブ領域14を実質的に囲む。この凹んだチャンネルは、エッジ終端凹部32と呼ばれる。エッジ終端凹部32が存在することによりメサが提供され、このメサは、ドリフト層22のエッジ終端凹部32により囲まれる。選択した実施形態では、エッジ終端凹部32の表面とメサの底面との間の距離は、約0.2ないし0.5ミクロンであり、おそらく約0.3ミクロンである。
[0032] 少なくとも1つの凹部ウェル34が、ドリフト層22においてのエッジ終端凹部32の底面の下にある部分に、形成される。凹部ウェル34は、ドリフト層22においてのエッジ終端凹部32の底面の下にある部分を、P型材料により低濃度にドーピングすることにより形成される。従って、凹部ウェル34は、ドリフト層22内の低濃度にドープされたP型領域である。エッジ終端凹部32の底面に沿い、且つ凹部ウェル34内で、複数の同心ガード・リング36が形成される。ガード・リング36は、凹部ウェル34の対応する部分を、P型ドープ材料を用いて高濃度にドープすることにより、形成される。選択した実施形態では、ガード・リングは互いに間隔がとられ、エッジ終端凹部32の底
面から凹部ウェル34内へ延びる。
[0033] エッジ終端凹部32内にあるガード・リング36に加えて、メサ・ガード・リング38を、エッジ終端凹部32により形成されるメサの外側周縁部の周りに提供することができる。メサ・ガード・リング38は、メサの上面の外側部分を、P型材料を用いて高濃度にドープすることにより形成され、メサ・ガード・リング38は、アクティブ領域14の周縁部に形成され、メサ内へ延びるようにされる。図2ないし図5では、実質的に矩形のものとして示されているが、エッジ終端凹部32、ガード・リング36、およびメサ・ガード・リング38は、任意の形状にすることができ、一般に、アクティブ領域14の周縁部の形状に対応し、ここで例示した実施形態ではアクティブ領域14の周縁部は矩形である。これら3つのエレメントのそれぞれは、アクティブ領域14に対して連続する又は途切れた(例えば、ダッシュ型、ドット型など)ループを提供することができる。
[0034] 第1の実施形態において、図6は、アクティブ領域14の一部の拡大図であり、ショットキー・ダイオード10が動作する間に働く様々なp−n接合を確認する手助けのために用いる。この実施形態に関して、JBエレメントは延びたストライプ(図2に示されるもの)であると想定する。JBエレメント30が存在する場合、アクティブ領域14について少なくとも2つのタイプの接合が存在する。第1のものは、ショットキー接合J1と呼ばれ、ショットキー層24と、ドリフト層22の上面におけるJBエレメント30を有さない部分との間の、任意の半導体金属(m−s)接合である。換言すると、ショットキー接合J1は、ショットキー層24と、ドリフト層の上面における、2つの隣接するJBエレメント30の間の部分またはJBエレメント30とメサ・ガード・リング38(示さず)との間の部分との間での、接合である。第2のものは、JB接合J2と呼ばれ、JBエレメント30とドリフト層22との間での任意のp−n接合である。
[0035] ショットキー・ダイオード10は順方向バイアスされるので、ショットキー接合J1は、JB接合J2がターン・オンする前にターン・オンする。低い順方向電圧では、ショットキー・ダイオード10における電流輸送は、ショットキー接合J1にわたって注入される多数キャリア(電子)により支配される。従って、ショットキー・ダイオード10は、伝統的なショットキー・ダイオードのように作動する。この構成では、少数キャリアの注入は少ないか又は全くないので、少数の電荷は無い。その結果として、ショットキー・ダイオード10は、通常の動作電圧において切り換え速度を高速にすることができる。
[0036] ショットキー・ダイオード10が逆方向バイアスにされると、JB接合J2の近くに形成される空乏層領域が拡張して、ショットキー・ダイオード10を通る逆方向電流を阻止する。その結果として、拡張した空乏層領域は、ショットキー接合J1の保護と、ショットキー・ダイオード10における逆方向の漏れ電流の制限との双方を行うように機能する。JBエレメント30を用いると、ショットキー・ダイオード10はPINダイオードのようにふるまう。
[0037] 別の実施形態において、図7は、アクティブ領域14の一部の拡大図であり、ショットキー・ダイオード10が動作する間に働く様々なp−n接合を確認する手助けのために用いる。この実施形態に関して、2つのタイプのJBエレメント30、ここではストライプ型の低濃度にドープされたJBエレメント30’と、島形状の高濃度にドープされたJBエレメント30”と(図4に示されるもの)があると想定する。ここでも、ショットキー接合J1は、ショットキー層24と、ドリフト層の上面における、2つの隣接するJBエレメント30の間の部分またはJBエレメント30とメサ・ガード・リング38(示さず)との間の部分との間での、任意の半導体金属接合である。第1のJB接合J2は、ストライプ型JBエレメント30’とドリフト層22との間での任意のp−n接合で
ある。第2のJB接合J3は、島型JBエレメント30”とドリフト層22との間での任意のp−n接合である。この実施形態では、ストライプ型JBエレメント30’は、P型材料により、島型JBエレメント30”と同じ又はそれより低い濃度にドープされると想定する。
[0038] ショットキー・ダイオード10のアクティブ領域14の全表面範囲に対しての、低濃度にドープされたJBエレメント30’および高濃度にドープされたJBエレメント30”に占有されるアクティブ領域14の表面範囲の比率は、逆方向漏れ電流とショットキー・ダイオード10の順方向電圧降下との双方に影響し得る。例えば、アクティブ領域14の全範囲に関して、低濃度にドープされたJBエレメント30’および高濃度にドープされたJBエレメント30”に占有される領域が増加した場合、逆方向漏れ電流を低減させることができるが、ショットキー・ダイオード10の順方向電圧降下は増加し得る。従って、低濃度にドープされたJBエレメント30’および高濃度にドープされたJBエレメント30”により占有されるアクティブ領域14の表面範囲の比率の選択は、逆方向漏れ電流と順方向電圧降下との間でのトレードオフを伴う。幾つかの実施形態では、
アクティブ領域14の全表面範囲に対しての、低濃度にドープされたJBエレメント30’および高濃度にドープされたJBエレメント30”に占有されるアクティブ領域14の表面範囲の比率は、約2%ないし40%である。
[0039] ショットキー・ダイオード10は、第1のスレッショルドを超えると順方向バイアスされるので、ショットキー接合J1は、第1のJB接合J2および第2のJB接合J3の前にターン・オンされ、ショットキー・ダイオード10は、低い順方向バイアス電圧において伝統的なショットキー・ダイオードの挙動を示す。低い順方向バイアス電圧において、ショットキー・ダイオード10の動作は、ショットキー接合J1にわたっての多数キャリアの注入により、支配される。通常の動作状態の下での少数キャリアの注入が無いので、ショットキー・ダイオード10は、切り換えを非常に速くする能力を有することができ、これは、一般的なショットキー・ダイオードの特徴である。
[0040] 示されるように、ショットキー接合J1に対するターン・オン電圧は、第1のJB接合J2および第2のJB接合J3に対するターン・オン電圧よりも低い。低濃度にドープされたJBエレメント30’および高濃度にドープされたJBエレメント30”は、順方向バイアス電圧が第2のスレッショルドを超えて増加を続けた場合に第2のJB接合J3が伝導を開始するように、設計することができる。ショットキー・ダイオード10を通しての電流サージの場合などのように、順方向バイアス電圧が第2のスレッショルドを超えて増加する場合、第2のJB接合J3が伝導を開始する。第2のJB接合J3が伝導を開始すると、ショットキー・ダイオード10の動作は、注入と、第2の接合J3にわたっての少数キャリアの再組換えとにより、支配される。この場合、ショットキー・ダイオード10のオン抵抗は減らされ、それにより、所与の電流レベルに関して、ショットキー・ダイオード10により放散されるパワーの量を低減することができ、また、熱暴走を妨げる手助けとなり得る。
[0041] 逆方向バイアス状態の下では、第1のJB接合J2および第2のJB接合J3により形成される空乏層領域は拡張して、ショットキー・ダイオード10を通る逆方向電流を阻止し、それにより、ショットキー接合J1を保護し、且つショットキー・ダイオード10における逆方向漏れ電流を制限する。ここでも、逆方向バイアスされたとき、ショットキー・ダイオード10は、実質的にPINダイオードのように機能することができる。
[0042] 特に、本発明の幾つかの実施形態に従ったショットキー・ダイオード10の電圧阻止能力は、低濃度にドープされたJBエレメント30’の厚さおよびドープにより決
定される。十分に大きい逆方向電圧がショットキー・ダイオード10へ印加されたとき、低濃度にドープされたJBエレメント30’の空乏層領域は、ドリフト層22と関連する空乏層領域へパンチスルーする。その結果として、大きい逆方向電流がショットキー・ダイオード10を通して流れることを可能とされる。低濃度にドープされたJBエレメント30’がアクティブ領域14にわたって分散されているので、この逆方向ブレークダウンは、ショットキー・ダイオード10を損傷させないように、均一に分散させること及び制御することができる。本質において、ショットキー・ダイオード10のブレークダウンは、低濃度にドープされたJBエレメント30’のパンチスルーに対して局所化され、それにより、ブレークダウン電流はアクティブ領域14にわたって均一に分散される。その結果、ショットキー・ダイオード10のブレークダウンの特徴は、ショットキー・ダイオード10を損傷または破壊することなく大きい逆方向電流が放散されるように、制御することができる。幾つかの実施形態では、低濃度にドープされたJBエレメント30’のドーピングは、パンチスルー電圧が、ショットキー・ダイオード10のエッジ終端によりサポートされ得る最大逆方向電圧よりも僅かに低くなるように、選択することができる。
[0043] 図1に示すエッジ終端領域16の設計は、ショットキー・ダイオード10の順方向および逆方向の電流および電圧の双方の特性を更に改善する。特に、電界は、特に逆方向電圧が増加したときに、ショットキー・ダイオード10の周縁部の周辺に構築される傾向がある。電界が増加すると、逆方向漏れ電流が増加し、逆方向ブレークダウン電圧が減少し、ブレークダウン電圧を超えたときのなだれ電流を制御する能力が低下する。これらの特徴のそれぞれは、低い逆方向漏れ電流と、高い逆方向ブレークダウン電圧と、制御されたなだれ電流とを有するショットキー・ダイオード10を提供するための必要性に反する。
[0044] 幸いにも、ショットキー層24またはアクティブ領域14の周りにガード・リング36を提供することは、一般に、ショットキー層24の周縁部の周辺の電界の蓄積を低減する傾向がある。図1に示されているような選択した実施形態において、エッジ終端凹部32の底部にあるドープされた凹部ウェル34にガード・リング36を提供することは、単にガード・リング36をドリフト層22の上面に及びJBエレメント30が設けられる面と同じ面に提供するよりも、それらの電界の蓄積をかなり多く低減することを、証明している。メサ・ガード・リング38を用いると、更にフィールドを抑制する。特定的に示していないが、メサ・ガード・リング38は、ドリフト層22に形成されたメサの縁部に巻きつけられるようにされ、エッジ終端凹部32内へ延びることができる。そのような実施形態では、メサ・ガード・リング38は、通常は互いに離れている別のガード・リング36と、組み合わせても、組み合わせなくてもよい。
[0045] 従って、エッジ終端領域16とJBエレメント30との設計は、ショットキー・ダイオード10の順方向および逆方向の電流および電圧の特性の決定における重要な役割を担う。後に更に説明するように、JBエレメント30、ガード・リング36、メサ・ガード・リング38、および凹部ウェル34は、イオン注入を用いて形成され、その場合、適切なドープ用材料のイオンが、ドリフト層22の露出した上面へ注入される。出願人は、より深いドーピング領域を用いてJBエレメント30、ガード・リング36、メサ・ガード・リング38、更には凹部ウェル34を形成することにより、ショットキー・ダイオード10についての優れた電界抑制が提供されることと、電流および電圧の特性が更に改善されることとが証明されることを、発見した。残念なことに、ドリフト層22が、イオン注入に対して幾らか耐性のある材料から形成される場合、比較的均一に且つ制御された様式でドープされる比較的深いドーピング領域を生成することは、挑戦である。
[0046] 図8を参照すると、代替の実施形態に従ったショットキー・ダイオード10のドリフト層22およびショットキー層24が示されている。示されているように、JBエ
レメント30、ガード・リング36、およびメサ・ガード・リング38は、ドリフト層22に形成され、ドリフト層22の上面にエッチングされた対応する凹部のところにある。アクティブ領域14において、複数のJBエレメント凹部40とメサ・ガード・リング38とは、ドリフト層22にエッチングされている。エッジ終端領域16では、エッジ終端凹部32がドリフト層22にエッチングされ、次に、ガード・リング凹部42が、エッジ終端凹部32の底面においてドリフト層22にエッチングされている。望まれる場合、凹部ウェル34は、エッジ終端凹部32を選択的にドープすることにより、形成することができる。JBエレメント凹部40、ガード・リング凹部42、メサ・ガード・リング凹部44、およびエッジ終端凹部32が形成されると、凹部の横側に沿った又は底部の範囲は選択的にドープされて、カップ型またはトラフ型のJBエレメント30、ガード・リング36、およびメサ・ガード・リング38が形成される。ドリフト層22に凹部をエッチングすることにより、JBエレメント30、ガード・リング36、およびメサ・ガード・リング38の個々のものを、より深いものとしてドリフト層22に形成することができる。述べたように、これはSiCデバイスには特に有益である。様々なJBエレメント凹部40、ガード・リング凹部42、およびメサ・ガード・リング凹部44の深さおよび幅は、同じである場合も異なる場合もある。特定の凹部の幅を説明するとき、幅とは、幅と長さと深さとを持つ凹部の狭い横方向の寸法を言う。1つの実施形態では、任意の凹部の深さが少なくとも0.1ミクロンであり、任意の凹部の幅が少なくとも0.5ミクロンである。別の実施形態では、凹部の深さが少なくとも1.0ミクロンであり、任意の凹部の幅が少なくとも3.0ミクロンである。
[0047] 図9を参照すると、別の実施形態が提供されており、その実施形態は、JBエレメント凹部40、ガード・リング凹部42、およびメサ・ガード・リング凹部44を用いる。しかし、この実施形態では、エッジ終端凹部32、メサ・ガード・リング凹部44、およびメサ・ガード・リング38がない。それに代えて、ガード・リング凹部42が、JBエレメント凹部40と同じ面に形成され、それらの凹部の横側に沿っておよび底部に、JBエレメント30およびガード・リング36が形成される。図7および図8の実施形態の何れにおいても、凹部ウェル34はオプションである。
[0048] 上記の実施形態はショットキー・ダイオード10に関するものであるが、凹部ウェル34、ガード・リング36、およびガード・リング凹部42の構造および設計を含むエッジ終端領域16の企図される構造および設計の全ては、アクティブ領域の周縁部の周辺の有害なフィールドの影響に苦しむ他の半導体デバイスに対して、同等に適用可能である。エッジ終端領域16の企図される構造および設計の恩恵を受け得るデバイスの例は、全てのタイプの電界効果トランジスター(FET)、絶縁ゲート・バイポーラ・トランジスタ(IGBT)、およびゲート・ターンオフ・サイリスター(GTO)を含む。
[0049] ショットキー・ダイオード10の順方向および逆方向の電流および電圧の双方の特性に影響を及ぼす別の特徴は、ショットキー接合J1(図6および図7)と関連する障壁高さであり、再び述べるが、ショットキー接合J1は、金属のショットキー層24と半導体のドリフト層22との間での半導体金属接合である。ショットキー層24などのような金属層が、ドリフト層22などのような半導体層と近接している場合、2つの層の間にネイティブ・ポテンシャル障壁が生じる。ショットキー接合J1と関連する障壁高さは、ネイティブ・ポテンシャル障壁に対応する。外部電圧の印加が無い場合、このネイティブ・ポテンシャル障壁は、電子であれホールであれ、殆どの電荷キャリアに関して或る層から別の層へ動くことを妨げる。外部電圧が印加されると、ネイティブ・ポテンシャル障壁は、半導体層から見ると、有効に増加または減少する。特に、ポテンシャル障壁は、金属層から見ると、外部電圧が印加されたときに変化しない。
[0050] N型ドリフト層22を持つショットキー・ダイオード10が順方向バイアスさ
れたとき、ショットキー層24においての正電圧の印加は、ネイティブ・ポテンシャル障壁を有効に低減し、電子が半導体から半導体金属接合を通って流れるようにする。ネイティブ・ポテンシャル障壁の大きさ、従って、障壁高さは、ネイティブ・ポテンシャル障壁を克服して電子が半導体層から金属層へ流れるようにするために必要な電圧の量と関連する。実際、ポテンシャル障壁は、ショットキー・ダイオードが順方向バイアスされたとしきに低減される。ショットキー・ダイオード10が逆方向バイアスされたとき、ポテンシャル障壁は大きく増加して、電子の流れを阻止するように働く。
[0051] ショットキー層24を形成するために用いられる材料は、ショットキー接合J1と関連する障壁高さを大幅に規定することになる。多くの応用では、障壁高さが低いことが望ましい。障壁高さが低いことにより、以下の1つを可能とする。第1に、小さいアクティブ領域14を持ち障壁高さが低いデバイスは、大きいアクティブ領域14と高い障壁高さとを有するデバイスと同じ順方向ターン・オン及び動作の電流および電圧の定格を有するように、開発することができる。換言すると、小さいアクティブ領域14を持ち障壁高さが低いデバイスは、所与の電流で、大きいアクティブ領域14と高い障壁高さとを有するデバイスと同じ順方向電圧をサポートできる。代替的には、障壁高さの低いデバイスと障壁高さの高いデバイスとが同じサイズのアクティブ領域14を有する場合、障壁高さの低いデバイスは、障壁高さの高いデバイスと同じ又は類似の電流を扱いつつ、低い順方向ターン・オンおよび動作の電圧を有することができる。また、低い障壁高さは、デバイスの順方向バイアスされたオン抵抗を低下させ、これは、デバイスをより効率的にするため、およびデバイスに危害を与え得る熱の発生を少なくするための手助けとなる。SiCドリフト層22を用いるショットキー応用における低い障壁高さと関連する金属(合金を含む)の例は、限定ではないが、タンタル(Ta)、チタニウム(Ti)、クロミウム(Cr)、アルミニウム(Al)を含み、このグループにおいて、タンタルが、最も低い障壁高さと関連する。金属は、低い障壁高さのケーブル金属として定められる。障壁高さは、ショットキー層24に用いられる金属と、ドリフト層22に用いられる金属と、おそらくは、ドリフト層22におけるドーピングの範囲との関数であるが、特定の実施形態を用いて達成できる例示的な障壁高さは、1.2電子ボルト(eV)未満、1.1eV未満、1.0eV未満、0.9eV未満、および約0.8eV未満である。
[0052] ここで図10ないし図24を参照すると、図1に示すようなショットキー・ダイオード10を製造するための例示的なプロセスが提供されている。この例では、JBエレメント30は、図2に示すもののような、延びたストライプであると想定する。プロセスの説明を通じて、例示の材料、ドーピングのタイプ、ドーピングのレベル、構造の寸法、および選択した代替例について概説する。これらの構成は単なる例であり、ここで開示する概念と特許請求の範囲とは、これらの構成により限定されない。
[0053] プロセスは、図10に示すように、N型にドープされた単結晶の4H SiC基板12を提供することから開始する。基板12は、様々な結晶質ポリタイプ、例えば、2H、4H、6H、3Cなどを有することができる。また、基板は、他の材料、例えば、窒化ガリウム(GaN)、シリコン(Si)、ゲルマニウム(Ge)、SiGeなどから、形成することもできる。N型にドープされたSiC基板12の固有抵抗は、1つの実施形態では、約10mΩ・cm(ミリオーム・センチメートル)ないし30mΩ・cmである。初期の基板12は、200ミクロンないし500ミクロンの厚さを有し得る。
[0054] 図11に示すように、基板12の上にドリフト層22を成長させ、原位置でドープする。ドリフト層22は、成長させてN型ドープ用材料でドープする。特に、ドリフト層22を形成する前に、1以上のバッファ層(示さず)を基板12に形成することができる。バッファ層は、核生成層(nucleation layer)として用いることができ、N型ドープ用材料で比較的高濃度にドープすることができる。バッファ層は、特定の実施形態では
、0.5ないし5ミクロンの範囲とすることができる。
[0055] ドリフト層22は、全体を比較的均一にドープするか、全体または一部を段階的にドープすることができる。均一にドープされたドリフト層22に関しては、ドーピング濃度は、約2×1015cm−3ないし1×1016cm−3の間とすることができる。段階的なドーピングでは、ドーピング濃度は、ドリフト層22における基板12に近い底部で最も高く、ドリフト層22におけるショットキー層24に近い上部で最も低い。ドーピング濃度は、一般に、ドリフト層22の底部の位置または底部の近くから、上部の位置または上部の近くへと、段階的に減少するか、または均一の様式である。段階的ドーピングを用いる1つの実施形態では、ドリフト層22の下部を約1×1015cm−3の濃度にドープし、ドリフト層22の上部を約5×1016cm−3の濃度にドープすることができる。段階的ドーピングを用いる別の実施形態では、ドリフト層22の下部を約5×1015cm−3の濃度にドープし、ドリフト層22の上部を約1×1016cm−3の濃度にドープすることができる。
[0056] ドリフト層22は、選択した実施形態では、望まれる逆方向ブレークダウン電圧に応じて、4ないし10ミクロンの厚さである。1つの実施形態では、ドリフト層22は、望まれる逆方向ブレークダウン電圧の100ボルトに対して約1ミクロンの厚さである。例えば、ブレークダウン電圧が600ボルトのショットキー・ダイオード10は、約6ミクロンの厚さのドリフト層22を有することができる。
[0057] ドリフト層22が形成されると、図12に示すように、上面がエッチングされてエッジ終端凹部32が作られる。エッジ終端凹部32は、望まれるデバイスの特性に応じて深さおよび幅が異なる。600ボルトの逆方向ブレークダウン電圧を有し、且つ50アンペアの持続的順方向電流を扱えるショットキー・ダイオード10の1つの実施形態では、エッジ終端凹部32は、約0.2ないし0.5ミクロンの間の深さと、約10ないし120の間の幅とを有するが、これは、最終的には、デバイスで用いるガード・リング36の数に応じたものである。
[0058] 次に、図13に示すように、ドリフト層22におけるエッジ終端凹部32の底の部分にP型材料を選択的に注入することにより、凹部ウェル34が形成される。例えば、600ボルトの逆方向ブレークダウン電圧を有し、且つ50アンペアの持続的順方向電流を扱えるショットキー・ダイオード10は、約5×1016cm−3ないし2×1017cm−3の間の濃度で、低濃度にドープされた凹部ウェル34を有することができる。凹部ウェル34は、約0.1ないし0.5ミクロンの間の深さとすることができ、エッジ終端凹部32の幅と実質的に対応する幅を有する。
[0059] 凹部ウェル34が形成されると、図14に示すように、JBエレメント30、メサ・ガード・リング38、およびガード・リング36を形成するが、これらは、エッジ終端凹部32の底面を含めてのドリフト層22の上面の対応する部分へ、P型材料を選択的に注入することにより、形成する。JBエレメント30、メサ・ガード・リング38、およびガード・リング36は、比較的高濃度にドープされるものであり、同じイオン注入プロセスを用いて同時に形成することができる。1つの実施形態では、600ボルトの逆方向ブレークダウン電圧を有し、且つ50アンペアの持続的順方向電流を扱えるショットキー・ダイオード10は、約5×1017cm−3ないし5×1019cm−3の間の濃度でドープされたJBエレメント30、メサ・ガード・リング38、およびガード・リング36を有することができる。別の実施形態では、これらのエレメントは、同じまたは異なるイオン注入プロセスを用いて別の濃度でドープすることができる。例えば、JBエレメント30のJBアレイが、図4や図5に示したように、別の形状やサイズを含む場合や、様々なJBエレメント30が様々な深さを有する場合がある。そのような場合、深さと
、隣接するJBエレメント30間の間隔、メサ・ガード・リング38とJBエレメント30との間の間隔、および隣接するガード・リング36間の間隔とは、望まれるデバイスの特性に応じて異なる。例えば、これらのエレメントの深さは、0.2ミクロンから1.5ミクロンより大きい範囲とすることができ、個々のエレメントは、互いに約1ないし4ミクロンの間の間隔をとることができる。
[0060] 図8および図9に示すもののような、JBエレメント凹部またはメサ・ガード・リング凹部44またはガード・リング凹部42を用いる実施形態では、JBエレメント30、メサ・ガード・リング38、およびガード・リング36のそれぞれは、ドリフト層22に、より容易に深く形成される。SiCで形成されるドリフト層22に関して、それぞれの凹部は、深さを約0.1ないし1.0ミクロンの間とすることができ、約1.0ないし5.0ミクロンの幅を有する。従って、JBエレメント30、メサ・ガード・リング38、およびガード・リング36の全体の深さは、ドリフト層22の上面から測定して、0.5ないし1.5の間の深さへと、容易に延びることができる。
[0061] 図15に示すように、熱酸化物層46が、エッジ終端凹部32の底面を含めてのドリフト層22の上面の上に、形成される。SiCドリフト層22に関して、酸化物は二酸化けい素(SiO)である。熱酸化物層46は、ドリフト層22およびドリフト層22に形成される様々なエレメントの保護または動作の手助けを行うパッシベーション層として、働くことができる。次に、図16に示すように、アクティブ領域14と関連する熱酸化物層46の一部が取り除かれてショットキー凹部48が形成され、そこにショットキー層24が後に形成される。
[0062] ショットキー凹部48が形成されると、図17に示すように、ドリフト層22におけるショットキー凹部48により露出させられた部分の上に、ショットキー層24が形成される。ショットキー層24の厚さは、望まれるデバイスの特性と、ショットキー層24の形成に用いられる金属とに応じて異なるが、一般には、約100ないし4500オングストロームの間である。参照した600ボルトのデバイスに関して、タンタル(Ta)で形成したショットキー層24は、約200ないし1200オングストロームの間とすることができ、チタニウム(Ti)で形成したショットキー層24は、約500ないし2500オングストロームの間とすることができ、アルミニウム(Al)で形成したショットキー層24は、約3500ないし4500オングストロームの間とすることができる。上記のように、タンタル(Ta)は、特に、ショットキー接合を形成するためにSiCと組み合わせて用いる場合に、非常に低い障壁高さと関連する。また、タンタルは、SiCに対して非常に安定している。
[0063] ショットキー層24と後に作られるアノード接点26とに使用される金属に応じて、図18に示すように、ショットキー層24の上に1以上の障壁層28を形成することができる。障壁層28は、チタニウム・タングステン合金(TiW)、チタニウム・ニッケル合金(TiN)、タンタル(Ta)、および他の適する材料により形成することができ、選択された実施形態では、約75ないし400オングストロームの間の厚さとすることができる。障壁層28は、ショットキー層24と後に作られるアノード接点26との形成に使用される金属の間での拡散を妨げる手助けをする。特に、特定の実施形態では障壁層28を用いず、その場合、ショットキー層24はタンタル(Ta)であり、後に作られるアノード接点26はアルミニウム(Al)から形成される。障壁層28は、ショットキー層24がチタニウム(Ti)であり、後に作られるアノード接点26はアルミニウム(Al)から形成される実施形態において、一般には有益である。
[0064] 次に、図19に示すように、ショットキー層24の上に、また、障壁層28がある場合にはその上に、アノード接点26が形成される。アノード接点26は、一般には
比較的厚く、金属から作られ、ショットキー・ダイオード10のアノードのためのボンド・パッドとして働く。アノード接点26は、アルミニウム(Al)、金(Au)、銀(Ag)などから形成することができる。
[0065] 次に、図20に示すように、熱酸化物層46とアノード接点26との少なくとも露出した面の上に、封止層50を形成する。封止層50は、窒化けい素(SiN)などのような窒化物とすることができ、コンフォーマル・コーティングとして働いて、下にある層を有害な環境状態から保護する。スクラッチや同様の機械的損傷に対しての更なる保護のために、図21に示すように、ポリイミド層52を、封止層50の上に設けることができる。ポリイミド層52の特定の部分は取り除かれて、封止層50の上にアノード開口54が作られる。この例では、ポリイミド層52は、エッチング用マスクとして用いられ、このエッチング用マスクは、アノード接点26の上で中心が定められるアノード開口54を有する。次に、図22に示すように、封止層50におけるアノード開口54により露出させられた部分が除去されて、アノード接点26の上面を露出させる。最終的には、ボンド・ワイヤーなどを、封止層50のアノード開口54を通じてアノード接点26の上面へ、蝋付けまたは接続することができる。
[0066] ここで、プロセスは、ショットキー・ダイオード10の前面(上側)からショットキー・ダイオード10の裏面(下側)へと切り換えられる。図23に示すように、基板12は、研削やエッチングやそれらと類似のプロセスを用いて基板12の底部を取り除くことにより、実質的に薄くされる。600ボルトの参照されたデバイスに関して、基板12は、第1の実施形態では、約50ないし200ミクロンの厚さまで薄くすることができ、第2の実施形態では、約75ないし125ミクロンにすることができる。基板12を薄くすること、または薄い基板12を用いることにより、ショットキー・ダイオード10のアノードとカソードとの間の全体の電気的および熱的な抵抗が低減され、デバイスが過熱せずに高い電流密度を扱うことを可能にする。
[0067] 最後に、ニッケル(Ni)、けい化ニッケル(NiSi)、およびニッケル・アルミナイド(NiAl)などのようなオーミック金属を用いて、図24に示すように、カソード・オーミック層20が、薄くされた基板12の底部に形成される。ポリイミド層52を用いる実施形態では、カソード・オーミック層20は、オーミック金属をアニールするために高温でデバイス全体をベーキングする代わりに、レーザー・アニールすることができる。レーザー・アニールは、アニールのために十分にオーミック金属を加熱することを可能とするが、ポリイミド層52を損傷させる又は破壊する温度にまでデバイスの他の部分を加熱しない。カソード・オーミック層20を形成してアニールした後、図25に示すように、カソード接点18がカソード・オーミック層20の上に設けられて、ショットキー・ダイオード10のための蝋付け又は同様のことのための面を提供する。
[0068] ここで開示した概念を用いて、様々な動作パラメーターを必要とする様々な応用に対して、非常に性能の高いショットキー・ダイオード10を設計することができる。特定の実施形態では、DC順方向バイアス電流と関連する電流密度は440アンペア/センチメートルを超えることができ、他の実施形態では、500アンペア/センチメートルを超えることができる。更に、ショットキー・ダイオード10は、様々な実施形態において、0.275、0.3、0.325、0.35、0.375、および0.4アンペア/ピコファラッド(A/cmpF)より大きい、逆方向バイアス・アノード−カソード・キャパシタンスに対するDC順方向バイアス電流密度の比率を有するように、構成することができる。逆方向バイアス・アノード−カソード電圧は、アクティブ領域が本質的に完全に枯渇(deplete)させられる点へとショットキー・ダイオードが逆方向バイアス
されたときに、決定される。
[0069] 当業者は、本開示での実施形態に対しての改善および改造を認識するであろう。そのような改善および改造の全ては、ここで開示した概念および特許請求の範囲の範囲内にあると考えられる。

Claims (24)

  1. 半導体デバイスであって、
    アクティブ領域の第1面と複数の接合障壁エレメント凹部とを有するドリフト層であって、前記ドリフト層は、第1導電型のドーピング材料によりドープされ、前記アクティブ領域と実質的に横方向で隣接するエッジ終端領域と関連し、前記エッジ終端領域は複数のガード・リングを含む、ドリフト層と、
    前記第1面のアクティブ領域の上にあり、ショットキー接合を形成するショットキー層と、
    前記複数の接合障壁エレメント凹部の対応するものの辺りで前記ドリフト層の中に延びる複数の第1のドープされた領域であって、前記複数の第1のドープされた領域は、第1の導電型とは反対の第2の導電型のドーピング材料でドープされ、前記ショットキー層の下で前記ドリフト層に接合障壁エレメントのアレイを形成する、複数の第1のドープされた領域と、
    前記エッジ終端領域内のドリフト層の中に完全に形成されるウェルであって、前記ウェルは前記複数のガード・リングを有し、前記第2の導電型のドーピング材料でドープされ、前記複数のガード・リングは前記ウェルの中に完全に形成され、前記ガード・リングは前記接合障壁エレメント凹部と同じ平面上にある、ウェルと
    を備える、半導体デバイス。
  2. 請求項1に記載の半導体デバイスであって、前記複数の接合障壁エレメント凹部の各々は、少なくとも1つの側面と底部とを有し、前記複数の第1のドープされた領域の各々は、前記複数の接合障壁エレメント凹部の対応する1つの少なくとも1つの側面及び前記底部の辺りで前記ドリフト層の中に延びている、半導体デバイス。
  3. 請求項1に記載の半導体デバイスであって、前記接合障壁エレメントのアレイの接合障壁エレメントは前記ドリフト層内で互いに分離されている、半導体デバイス。
  4. 請求項1に記載の半導体デバイスであって、前記複数の接合障壁エレメント凹部の少なくとも1つは、少なくとも0.1ミクロンの深さを有する、半導体デバイス。
  5. 請求項4に記載の半導体デバイスであって、前記複数の接合障壁エレメント凹部の少なくとも1つは、少なくとも0.5ミクロンの幅を有する、半導体デバイス。
  6. 請求項1に記載の半導体デバイスであって、前記複数の接合障壁エレメント凹部の少なくとも1つは、少なくとも0.5ミクロンの幅を有する、半導体デバイス。
  7. 請求項1に記載の半導体デバイスであって、前記複数のガード・リングの少なくともいくつかは、前記ドリフト層の中に延びる第2のドープされた領域であり、前記第2のドープされた領域は前記第2の導電型の前記ドーピング材料でドープされる、半導体デバイス。
  8. 請求項7に記載の半導体デバイスであって、前記複数のガード・リングのガード・リングは、前記ドリフト層内で互いに分離されている、半導体デバイス。
  9. 請求項1に記載の半導体デバイスであって、前記ショットキー層は、障壁の高さを低くできる金属で形成されている、半導体デバイス。
  10. 請求項9に記載の半導体デバイスであって、前記ショットキー層の障壁の高さを低くできる金属はタンタルを含む、半導体デバイス。
  11. 請求項9に記載の半導体デバイスであって、前記ショットキー層の障壁の高さを低くできる金属は、チタニウムとクロミウムとアルミニウムとからなるグループのうちの少なくとも1つを含む、半導体デバイス。
  12. 請求項9に記載の半導体デバイスであって、前記ショットキー層の障壁の高さを低くできる金属は、本質的にタンタルからなる、半導体デバイス。
  13. 請求項1に記載の半導体デバイスであって、前記ショットキー接合は、0.9電子ボルト未満の障壁高さを有する、半導体デバイス。
  14. 請求項1に記載の半導体デバイスであって、前記ドリフト層は、薄くされた基板の上に形成され、前記基板は、前記ドリフト層が形成された後に薄くされたものであり、カソード接点は、前記薄くされた基板の底面の上に形成される、半導体デバイス。
  15. 請求項1に記載の半導体デバイスであって、前記ドリフト層は、主に前記第1導電型のドーピング材料を用いて段階的様式でドープされ、前記ドリフト層は、前記第1面の近くでは低いドーピング濃度を有し、前記第1面とは実質的に反対の側にある前記ドリフト層の第2面の近くでは意図的に高くしたドーピング濃度を有する、半導体デバイス。
  16. 請求項1に記載の半導体デバイスであって、前記ドリフト層は炭化けい素を含む、半導体デバイス。
  17. 請求項1に記載の半導体デバイスであって、前記ドリフト層及び前記ショットキー層は、ショットキー・ダイオードの一部である、半導体デバイス。
  18. 請求項17に記載の半導体デバイスであって、順方向バイアスされたときに、少なくとも440アンペア/センチメートルのDC電流密度をサポートする、半導体デバイス。
  19. 請求項17に記載の半導体デバイスであって、順方向バイアスされたときに、少なくとも500アンペア/センチメートルのDC電流密度をサポートする、半導体デバイス。
  20. 請求項17に記載の半導体デバイスであって、逆方向バイアス・アノード−カソード・キャパシタンスに対するDC順方向バイアス電流密度の比率は、少なくとも0.275アンペア/ピコファラッド(A/pF)であり、逆方向バイアス・アノード−カソード電圧は、前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される、半導体デバイス。
  21. 請求項17に記載の半導体デバイスであって、逆方向バイアス・アノード−カソード・キャパシタンスに対するDC順方向バイアス電流密度の比率は、少なくとも0.3アンペア/ピコファラッド(A/pF)であり、逆方向バイアス・アノード−カソード電圧は、前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される、半導体デバイス。
  22. 請求項17に記載の半導体デバイスであって、逆方向バイアス・アノード−カソード・キャパシタンスに対するDC順方向バイアス電流密度の比率は、少なくとも0.35アンペア/ピコファラッド(A/pF)であり、逆方向バイアス・アノード−カソード電圧は、前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される、半導体デバイス。
  23. 請求項1に記載の半導体デバイスであって、前記ドリフト層および前記ショットキー層は、炭化けい素のショットキー・ダイオードの一部である、半導体デバイス。
  24. 請求項1に記載の半導体デバイスであって、前記ショットキー層は、前記複数の接合障壁エレメント凹部の少なくとも1つの凹部の中に配置される、半導体デバイス。
JP2017017499A 2011-09-11 2017-02-02 ショットキー・ダイオード Active JP6417432B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/229,749 2011-09-11
US13/229,749 US8680587B2 (en) 2011-09-11 2011-09-11 Schottky diode

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014529880A Division JP6088518B2 (ja) 2011-09-11 2012-09-07 ショットキー・ダイオード

Publications (2)

Publication Number Publication Date
JP2017118125A JP2017118125A (ja) 2017-06-29
JP6417432B2 true JP6417432B2 (ja) 2018-11-07

Family

ID=47003208

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014529880A Active JP6088518B2 (ja) 2011-09-11 2012-09-07 ショットキー・ダイオード
JP2017017499A Active JP6417432B2 (ja) 2011-09-11 2017-02-02 ショットキー・ダイオード

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014529880A Active JP6088518B2 (ja) 2011-09-11 2012-09-07 ショットキー・ダイオード

Country Status (7)

Country Link
US (3) US8680587B2 (ja)
EP (2) EP2754181B1 (ja)
JP (2) JP6088518B2 (ja)
KR (2) KR101984836B1 (ja)
CN (1) CN103782393B (ja)
TW (1) TWI528568B (ja)
WO (1) WO2013036722A1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8890293B2 (en) * 2011-12-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring for through vias
CA2872941C (en) * 2012-05-17 2021-03-30 General Electric Company Semiconductor device with junction termination extension
DE102013010187A1 (de) 2012-06-27 2014-01-02 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US8952481B2 (en) 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
US8866148B2 (en) 2012-12-20 2014-10-21 Avogy, Inc. Vertical GaN power device with breakdown voltage control
KR20140089639A (ko) * 2013-01-03 2014-07-16 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
TW201438232A (zh) * 2013-03-26 2014-10-01 Anpec Electronics Corp 半導體功率元件及其製作方法
JP2014236171A (ja) 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
US9245944B2 (en) * 2013-07-02 2016-01-26 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
DE102013111966B4 (de) 2013-10-30 2017-11-02 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
JP6010773B2 (ja) * 2014-03-10 2016-10-19 パナソニックIpマネジメント株式会社 半導体素子及びその製造方法
EP2942805B1 (en) * 2014-05-08 2017-11-01 Nexperia B.V. Semiconductor device and manufacturing method
JP6347999B2 (ja) * 2014-06-25 2018-06-27 シナプティクス・ジャパン合同会社 ジャンクションバリアショットキーダイオード及びその製造方法
MY185098A (en) * 2014-08-29 2021-04-30 Mimos Berhad A method for manufacturing a large schottky diode
JP6265274B2 (ja) * 2014-09-17 2018-01-24 富士電機株式会社 半導体装置
US9324827B1 (en) * 2014-10-28 2016-04-26 Globalfoundries Inc. Non-planar schottky diode and method of fabrication
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
US9741873B2 (en) * 2015-03-27 2017-08-22 Fairchild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power Schottky rectifier
US10026805B2 (en) 2015-03-27 2018-07-17 Farichild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power device
JP6592950B2 (ja) * 2015-04-24 2019-10-23 富士電機株式会社 炭化ケイ素半導体装置の製造方法
US9368650B1 (en) * 2015-07-16 2016-06-14 Hestia Power Inc. SiC junction barrier controlled schottky rectifier
US10134920B2 (en) * 2015-10-30 2018-11-20 Mitsubishi Electric Corporation Silicon carbide semiconductor device
DE102015120668B4 (de) 2015-11-27 2022-08-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelementes
WO2017135940A1 (en) * 2016-02-03 2017-08-10 Microsemi Corporation Sic transient voltage suppressor
JP6668847B2 (ja) * 2016-03-15 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
US9806112B1 (en) * 2016-05-02 2017-10-31 Huawei Technologies Co., Ltd. Electrostatic discharge guard structure
US9978751B2 (en) * 2016-05-20 2018-05-22 Mediatek Inc. Semiconductor structure
KR102430498B1 (ko) 2016-06-28 2022-08-09 삼성전자주식회사 쇼트키 다이오드를 갖는 전자 소자
JP6832156B2 (ja) * 2016-12-28 2021-02-24 新電元工業株式会社 半導体装置
US10083952B2 (en) * 2017-02-02 2018-09-25 Globalfoundries Inc. Diode-triggered schottky silicon-controlled rectifier for Fin-FET electrostatic discharge control
US10510905B2 (en) * 2017-07-06 2019-12-17 Cree, Inc. Power Schottky diodes having closely-spaced deep blocking junctions in a heavily-doped drift region
SE541466C2 (en) * 2017-09-15 2019-10-08 Ascatron Ab A concept for silicon carbide power devices
EP3460856B1 (en) * 2017-09-26 2020-12-02 ams AG Schottky barrier diode with improved schottky contact for high voltages
JP6556948B1 (ja) * 2017-11-17 2019-08-07 新電元工業株式会社 電力変換回路
JP7132719B2 (ja) * 2018-01-19 2022-09-07 ローム株式会社 半導体装置
US10608122B2 (en) 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
JP6952631B2 (ja) * 2018-03-20 2021-10-20 株式会社東芝 半導体装置
DE102019100130B4 (de) * 2018-04-10 2021-11-04 Infineon Technologies Ag Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
US11342232B2 (en) * 2018-06-22 2022-05-24 Intel Corporation Fabrication of Schottky barrier diode using lateral epitaxial overgrowth
KR102038525B1 (ko) 2018-09-27 2019-11-26 파워큐브세미(주) Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드
KR102156685B1 (ko) 2018-11-27 2020-09-16 한양대학교 산학협력단 2단자 수직형 사이리스터 기반 1t 디램
CN109509794B (zh) * 2018-12-08 2024-06-11 程德明 N+区边缘圆弧形结构的p+-i-n+型功率二极管
CN110571281B (zh) * 2019-08-01 2023-04-28 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法
CN110534583B (zh) * 2019-08-01 2023-03-28 山东天岳电子科技有限公司 一种肖特基二极管及其制备方法
KR102224497B1 (ko) 2019-08-28 2021-03-08 연세대학교 산학협력단 이차원 반도체 물질을 이용한 수직형 쇼트키 다이오드 및 이의 제조방법
US11462648B2 (en) 2019-12-05 2022-10-04 Globalfoundries U.S. Inc. Fin-based Schottky diode for integrated circuit (IC) products and methods of making such a Schottky diode
JP7371484B2 (ja) * 2019-12-18 2023-10-31 Tdk株式会社 ショットキーバリアダイオード
KR102335550B1 (ko) 2020-05-06 2021-12-08 파워큐브세미 (주) 멀티에피를 활용하여 러기드니스가 강화된 실리콘카바이드 정션 배리어 쇼트키 다이오드
CN113066870B (zh) * 2021-03-25 2022-05-24 电子科技大学 一种具有终端结构的氧化镓基结势垒肖特基二极管
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device
CN116230743B (zh) * 2022-04-09 2024-02-23 重庆理工大学 一种氧化镓pn异质结二极管
CN116093165B (zh) * 2023-04-10 2024-07-23 深圳市晶扬电子有限公司 一种紧凑的低电容型肖特基二极管
KR102655449B1 (ko) * 2023-11-24 2024-04-09 주식회사 멤스 쇼트키 다이오드 및 이의 형성 방법
CN117747675A (zh) * 2024-02-20 2024-03-22 北京怀柔实验室 肖特基二极管及其制备方法

Family Cites Families (326)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439189A (en) 1965-12-28 1969-04-15 Teletype Corp Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
FR2347780A1 (fr) 1976-07-21 1977-11-04 Bicosa Recherches Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
JPS59104165A (ja) 1982-12-06 1984-06-15 Mitsubishi Electric Corp 電力用トランジスタ
US4570328A (en) 1983-03-07 1986-02-18 Motorola, Inc. Method of producing titanium nitride MOS device gate electrode
US4469022A (en) 1983-04-01 1984-09-04 Permanent Label Corporation Apparatus and method for decorating articles of non-circular cross-section
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4581542A (en) 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices
US4644637A (en) 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
JPS60240158A (ja) 1984-05-14 1985-11-29 Mitsubishi Electric Corp 半導体回路
DE3581348D1 (de) 1984-09-28 1991-02-21 Siemens Ag Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
JPS61191071A (ja) 1985-02-20 1986-08-25 Toshiba Corp 伝導度変調型半導体装置及びその製造方法
JPS62136072A (ja) 1985-12-10 1987-06-19 Fuji Electric Co Ltd シヨツトキ−バリアダイオ−ドの製造方法
JP2633536B2 (ja) 1986-11-05 1997-07-23 株式会社東芝 接合型半導体基板の製造方法
US5041881A (en) 1987-05-18 1991-08-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Whiskerless Schottky diode
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPS6449273A (en) 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4945394A (en) 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
JPH01117363A (ja) 1987-10-30 1989-05-10 Nec Corp 縦型絶縁ゲート電界効果トランジスタ
JPH02137368A (ja) 1988-11-18 1990-05-25 Toshiba Corp 半導体整流装置
JP2667477B2 (ja) 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード
JPH02275675A (ja) 1988-12-29 1990-11-09 Fuji Electric Co Ltd Mos型半導体装置
CA2008176A1 (en) 1989-01-25 1990-07-25 John W. Palmour Silicon carbide schottky diode and method of making same
EP0389863B1 (de) 1989-03-29 1996-12-18 Siemens Aktiengesellschaft Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5028977A (en) 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JPH0334466A (ja) 1989-06-30 1991-02-14 Nippon Telegr & Teleph Corp <Ntt> 縦形二重拡散mosfet
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型mosfet
JPH0750791B2 (ja) 1989-09-20 1995-05-31 株式会社日立製作所 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
US5166760A (en) 1990-02-28 1992-11-24 Hitachi, Ltd. Semiconductor Schottky barrier device with pn junctions
JPH03225870A (ja) 1990-01-31 1991-10-04 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
JPH04302172A (ja) 1991-03-29 1992-10-26 Kobe Steel Ltd ダイヤモンドショットキーダイオード
US5345100A (en) 1991-03-29 1994-09-06 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5262669A (en) 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5155289A (en) 1991-07-01 1992-10-13 General Atomics High-voltage solid-state switching devices
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5612260A (en) 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素mosfetおよび炭化けい素mosfetの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
US5342803A (en) 1993-02-03 1994-08-30 Rohm, Co., Ltd. Method for isolating circuit elements for semiconductor device
JP3117831B2 (ja) 1993-02-17 2000-12-18 シャープ株式会社 半導体装置
JPH0799312A (ja) 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JP2811526B2 (ja) 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US6097046A (en) 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
US5371383A (en) 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
JPH0766433A (ja) 1993-08-26 1995-03-10 Hitachi Ltd 半導体整流素子
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
JPH07221327A (ja) * 1994-02-01 1995-08-18 Murata Mfg Co Ltd 半導体装置
US5385855A (en) 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5399887A (en) 1994-05-03 1995-03-21 Motorola, Inc. Modulation doped field effect transistor
US5488236A (en) 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH0897441A (ja) 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JPH08213607A (ja) 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
EP0735591B1 (en) 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Improved DMOS device structure, and related manufacturing process
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
AU5735096A (en) 1995-05-17 1996-11-29 E.I. Du Pont De Nemours And Company Fungicidal cyclic amides
JPH08316164A (ja) 1995-05-17 1996-11-29 Hitachi Ltd 半導体素子の作成方法
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5734180A (en) 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
JP3555250B2 (ja) 1995-06-23 2004-08-18 株式会社デンソー 車両用交流発電機及びショットキバリアダイオード
US6693310B1 (en) 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
DE19530525A1 (de) 1995-08-19 1997-02-20 Daimler Benz Ag Schaltkreis mit monolithisch integrierter PIN-/Schottky-Diodenanordnung
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5612567A (en) 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
SE9602993D0 (sv) 1996-08-16 1996-08-16 Abb Research Ltd A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC
DE19633184B4 (de) 1996-08-17 2006-10-05 Daimlerchrysler Ag Verfahren zur Herstellung eines Halbleiterbauelements mit durch Ionenimplantation eingebrachten Fremdatomen
DE19633183A1 (de) 1996-08-17 1998-02-19 Daimler Benz Ag Halbleiterbauelement mit durch Ionenimplantation eingebrachten Fremdatomen und Verfahren zu dessen Herstellung
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP1895595B8 (en) 1996-10-18 2013-11-06 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
EP0865085A1 (en) 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
JPH10284718A (ja) 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
JP3287269B2 (ja) 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
DE19723176C1 (de) 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6121633A (en) 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US5877041A (en) 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
CN1267397A (zh) 1997-08-20 2000-09-20 西门子公司 具有预定的α碳化硅区的半导体结构及此半导体结构的应用
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
JP2001516156A (ja) 1997-09-10 2001-09-25 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体構成素子
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP3085272B2 (ja) 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Mosfetの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形fetの製造方法および炭化けい素縦形fet
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP3616258B2 (ja) 1998-08-28 2005-02-02 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換器
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
US6211035B1 (en) 1998-09-09 2001-04-03 Texas Instruments Incorporated Integrated circuit and method
JP3361062B2 (ja) 1998-09-17 2003-01-07 株式会社東芝 半導体装置
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6239466B1 (en) 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
EP1062700A1 (de) 1999-01-12 2000-12-27 EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH &amp; Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
US6252288B1 (en) 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
JP2000261006A (ja) * 1999-03-12 2000-09-22 Nippon Inter Electronics Corp ショットキー接合形成用半導体基板、それを使用した半導体素子、およびショットキーバリアダイオード
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
US6329675B2 (en) 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP3630594B2 (ja) 1999-09-14 2005-03-16 株式会社日立製作所 SiCショットキーダイオード
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
EP1222694B1 (de) 1999-09-22 2005-02-02 SiCED Electronics Development GmbH & Co KG SiC-Halbleitervorrichtung mit einem Schottky-Kontakt und Verfahren zu deren Herstellung
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7186609B2 (en) 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6703642B1 (en) 2000-02-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Army Silicon carbide (SiC) gate turn-off (GTO) thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
JP3523156B2 (ja) 2000-06-30 2004-04-26 株式会社東芝 半導体装置及びその製造方法
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP3655834B2 (ja) * 2001-03-29 2005-06-02 株式会社東芝 半導体装置
US6551865B2 (en) 2001-03-30 2003-04-22 Denso Corporation Silicon carbide semiconductor device and method of fabricating the same
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030025175A1 (en) 2001-07-27 2003-02-06 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4026339B2 (ja) 2001-09-06 2007-12-26 豊田合成株式会社 SiC用電極及びその製造方法
JP4064085B2 (ja) 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP4044332B2 (ja) 2001-12-26 2008-02-06 関西電力株式会社 高耐電圧半導体装置
JP3778153B2 (ja) 2002-02-19 2006-05-24 日産自動車株式会社 炭化珪素ショットキーダイオードおよびその製造方法
US7183575B2 (en) 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
DE10394374B4 (de) 2002-06-28 2013-02-21 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung und Verfahren zur Herstellung derselben
JP4319810B2 (ja) * 2002-07-16 2009-08-26 日本インター株式会社 半導体装置及びその製造方法
JP4086602B2 (ja) 2002-09-17 2008-05-14 株式会社日立製作所 多気筒エンジンの制御装置及び制御方法
US7217950B2 (en) 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
US7132321B2 (en) 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10259373B4 (de) 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2004247545A (ja) 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
CN1532943B (zh) 2003-03-18 2011-11-23 松下电器产业株式会社 碳化硅半导体器件及其制造方法
KR100900562B1 (ko) 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 uis 내성을 갖는 모스 게이트형 트랜지스터
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US20050012143A1 (en) 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
JP2005057080A (ja) 2003-08-05 2005-03-03 Nippon Inter Electronics Corp 半導体装置
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7973381B2 (en) 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
US7291529B2 (en) 2003-11-12 2007-11-06 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
CN103199017B (zh) 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP2005303027A (ja) 2004-04-13 2005-10-27 Nissan Motor Co Ltd 半導体装置
DE102005017814B4 (de) 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2005119793A2 (en) * 2004-05-28 2005-12-15 Caracal, Inc. Silicon carbide schottky diodes and fabrication method
US7071518B2 (en) 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
WO2007001316A2 (en) * 2004-07-08 2007-01-04 Semisouth Laboratories, Inc. Monolithic vertical junction field effect transistor and schottky barrier diode fabricated from silicon carbide and method for fabricating the same
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4777630B2 (ja) 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4954463B2 (ja) 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
JP4899405B2 (ja) 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102004053761A1 (de) 2004-11-08 2006-05-18 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
JP4764003B2 (ja) 2004-12-28 2011-08-31 日本インター株式会社 半導体装置
US7737522B2 (en) 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7679223B2 (en) 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
JP4942134B2 (ja) 2005-05-20 2012-05-30 日産自動車株式会社 炭化珪素半導体装置の製造方法
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267021A1 (en) 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
GB0512095D0 (en) 2005-06-14 2005-07-20 Unilever Plc Fabric softening composition
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
JP2007036052A (ja) 2005-07-28 2007-02-08 Toshiba Corp 半導体整流素子
JP5303819B2 (ja) 2005-08-05 2013-10-02 住友電気工業株式会社 半導体装置およびその製造方法
JP2009509339A (ja) 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
JP2007103784A (ja) 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
JP2007220889A (ja) * 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法
JP4257921B2 (ja) 2006-03-02 2009-04-30 シャープ株式会社 折畳み式携帯電子機器
JP4781850B2 (ja) 2006-03-03 2011-09-28 ナップエンタープライズ株式会社 音声入力イヤーマイク
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP2007305609A (ja) 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 半導体装置
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7728403B2 (en) 2006-05-31 2010-06-01 Cree Sweden Ab Semiconductor device
US7372087B2 (en) 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
EP2033212B1 (en) 2006-06-29 2013-10-16 Cree, Inc. Method of forming a silicon carbide pmos device
JP4921880B2 (ja) * 2006-07-28 2012-04-25 株式会社東芝 高耐圧半導体装置
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2052414B1 (en) 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
US7595241B2 (en) * 2006-08-23 2009-09-29 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP5046083B2 (ja) 2006-08-24 2012-10-10 独立行政法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP5098293B2 (ja) 2006-10-30 2012-12-12 富士電機株式会社 ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
JP2008147362A (ja) 2006-12-08 2008-06-26 Toyota Central R&D Labs Inc 半導体装置
JP4314277B2 (ja) 2007-01-11 2009-08-12 株式会社東芝 SiCショットキー障壁半導体装置
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4620075B2 (ja) 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4333782B2 (ja) 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US7687825B2 (en) 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
US8492771B2 (en) 2007-09-27 2013-07-23 Infineon Technologies Austria Ag Heterojunction semiconductor device and method
CN101855726B (zh) 2007-11-09 2015-09-16 克里公司 具有台面结构及包含台面台阶的缓冲层的功率半导体器件
JP2009141062A (ja) 2007-12-05 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP2009177028A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
JP5361861B2 (ja) 2008-03-17 2013-12-04 三菱電機株式会社 半導体装置
US7851881B1 (en) 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP5415018B2 (ja) 2008-05-13 2014-02-12 新電元工業株式会社 半導体装置
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US20100277839A1 (en) * 2009-04-29 2010-11-04 Agilent Technologies, Inc. Overpower protection circuit
JP5600411B2 (ja) 2009-10-28 2014-10-01 三菱電機株式会社 炭化珪素半導体装置
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
US8704292B2 (en) * 2010-02-23 2014-04-22 Donald R. Disney Vertical capacitive depletion field effect transistor
US9117739B2 (en) * 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
WO2012102718A1 (en) 2011-01-27 2012-08-02 Hewlett-Packard Development Company, L.P. Electronic book with changeable paths
US9318623B2 (en) * 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9142662B2 (en) * 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
KR20140048309A (ko) 2011-08-04 2014-04-23 쓰리엠 이노베이티브 프로퍼티즈 컴파니 배리어 조립체
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9318624B2 (en) * 2012-11-27 2016-04-19 Cree, Inc. Schottky structure employing central implants between junction barrier elements

Also Published As

Publication number Publication date
US20130062723A1 (en) 2013-03-14
CN103782393A (zh) 2014-05-07
US8680587B2 (en) 2014-03-25
WO2013036722A1 (en) 2013-03-14
US20150333191A1 (en) 2015-11-19
EP3240043B1 (en) 2023-08-30
JP2014530484A (ja) 2014-11-17
KR102116388B1 (ko) 2020-06-01
TW201324790A (zh) 2013-06-16
EP3240043A1 (en) 2017-11-01
KR20140074930A (ko) 2014-06-18
CN103782393B (zh) 2016-08-17
US9231122B2 (en) 2016-01-05
JP2017118125A (ja) 2017-06-29
TWI528568B (zh) 2016-04-01
JP6088518B2 (ja) 2017-03-01
KR20190063483A (ko) 2019-06-07
US9865750B2 (en) 2018-01-09
EP2754181B1 (en) 2017-07-12
EP2754181A1 (en) 2014-07-16
US20140145213A1 (en) 2014-05-29
KR101984836B1 (ko) 2019-06-03

Similar Documents

Publication Publication Date Title
JP6417432B2 (ja) ショットキー・ダイオード
JP6272227B2 (ja) 接合障壁アレイのエレメントのための凹部を用いるショットキー・ダイオード
JP6104250B2 (ja) エッジ終端エレメントのための凹部を用いるエッジ終端構造
USRE49167E1 (en) Passivation structure for semiconductor devices
JP6425659B2 (ja) ショットキーダイオード及びショットキーダイオードの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181005

R150 Certificate of patent or registration of utility model

Ref document number: 6417432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250