DE19809554B4 - Siliziumkarbidhalbleitervorrichtung - Google Patents

Siliziumkarbidhalbleitervorrichtung Download PDF

Info

Publication number
DE19809554B4
DE19809554B4 DE19809554A DE19809554A DE19809554B4 DE 19809554 B4 DE19809554 B4 DE 19809554B4 DE 19809554 A DE19809554 A DE 19809554A DE 19809554 A DE19809554 A DE 19809554A DE 19809554 B4 DE19809554 B4 DE 19809554B4
Authority
DE
Germany
Prior art keywords
silicon carbide
region
type
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19809554A
Other languages
English (en)
Other versions
DE19809554A1 (de
Inventor
Rajesh Kariya Kumar
Tsuyoshi Kariya Yamamoto
Shoichi Kariya Onda
Mitsuhiro Kariya Kataoka
Kunihiko Kariya Hara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP25907697A external-priority patent/JP3385938B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE19809554A1 publication Critical patent/DE19809554A1/de
Application granted granted Critical
Publication of DE19809554B4 publication Critical patent/DE19809554B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitervorrichtung, die aufweist:
ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, das einkristallines Siliziumkarbid und eine Siliziumkarbidepitaxieschicht des ersten Leitfähigkeitstyps aufweist, welche auf der Hauptseite des Halbleitersubstrats ausgebildet ist;
einen ersten Halbleiterbereich, der auf der Siliziumkarbidepitaxieschicht ausgebildet ist und Siliziumkarbid eines zweiten Leitfähigkeitstyps aufweist;
einen zweiten Halbleiterbereich, der auf dem ersten Halbleiterbereich ausgebildet ist, Siliziumkarbid des ersten Leitfähigkeitstyps aufweist und durch den ersten Halbleiterbereich von der Siliziumkarbidepitaxieschicht des ersten Leitfähigkeitstyps getrennt ist;
einen dritten Halbleiterbereich, der auf dem ersten Halbleiterbereich ausgebildet ist, der mit der Siliziumkarbidepitaxieschicht und dem zweiten Halbleiterbereich verbunden ist, der Siliziumkarbid des ersten Leitfähigkeitstyps aufweist und einen höheren Widerstand als das Halbleitersubstrat aufweist; und
eine Gateelektrode, die mit einer sich dazwischen befindenden Isolationsschicht auf dem dritten Halbleiterbereich ausgebildet ist, wobei
die Dicke des dritten Halbleiterbereichs eine derartige Dicke ist, daß eine vollständige Verarmung auftritt, wenn keine Spannung an die Gateelektrode angelegt ist.

Description

  • Die vorliegende Erfindung betrifft eine Siliziumkarbid-(SiC-)Halbleitervorrichtung, wie zum Beispiel einen Isolierschicht-Feldeffekttransistor und insbesondere einen vertikalen Hochleistungs-MOSFET bzw. -Metalloxidhalbleiter-Feldeffekttransistor.
  • Allgemein ist eine breite Vielfalt von vertikalen MOS-Transistoren und anderen Vorrichtungen bekannt, welche SiC verwenden. Beispiele beinhalten diejenigen, die in der JP 04-239778 A , der US-5 323 040 A und Shenoy et al., "High – Voltage Druble – Implanted Power MOSFET'S in 6H-Sic", In: IEEE Electron Device Letters, Vol. Nr. 3, Seiten 93 bis 95, beschrieben sind. Die in diesen Druckschriften offenbarten vertikalen MOS-Transistoren sind mit hochqualitativen Materialien für eine hohe Durchbruchspannung und einen niedrigen Durchlaßwiderstand verglichen mit aus Silizium ausgebildeten MOS-Transistoren aufgebaut.
  • Aus der JP 55-121681 A ist ein VMOSFET aus Si bekannt, in welchem ein FET, der einen Kanal aufweist, der durch Inversion einer Schicht eines P-Typs ausgebildet ist, um Hochfrequenzcharakteristiken zu verbessern, in Reihe mit einem FET kontaktiert und geschaltet ist, der eine Schicht eines n-Typs aufweist, um die Verbindungskapazität zu verringern, und in welchem der Strom des FETs durch invertieren der Schicht des P-Typs geschaltet wird.
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen Siliziumkarbid-MOS-Transistor zu schaffen, welcher vollen Gebrauch von den Charakteristiken von SiC macht, um noch einen niedrigeren Durchlaßwiderstand und noch eine höhere Durchbruchspannung als SiC-MOS-Transistoren im Stand der Technik zu erzielen, und welcher für einen einfacheren Gebrauch ausgelegt ist.
  • Diese Aufgabe wird erfindungsgemäß mittels den in Anspruch 1 angegebenen Maßnahmen gelöst.
  • Weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der Unteransprüche.
  • Gemäß Anspruch 1 ist der dritte Halbleiterbereich (die dünne Kanalepitaxieschicht) verarmt und weist eine normalerweise ausgeschaltete Charakteristik auf, wenn keine Spannung an die Gateelektrode angelegt ist. Zu derartigen Zeiten muß der dritte Halbleiterbereich die verarmte Schicht aufweisen, die sich über die volle Breite zwischen dem ersten Halbleiterbereich und dem Gateisolationsfilm ausdehnt, um eine normalerweise ausgeschaltete Charakteristik aufzuweisen, aber es ist nicht notwendig, daß sich die verarmte Schicht vollständig über die gesamte Länge des dritten Halbleiterbereichs ausdehnt. Genauer gesagt ist die Verarmung des dritten Halbleiterbereichs dort nicht notwendig, wo sich der dritte Halbleiterbereich zu dem zweiten Halbleiterbereich oder dem Bereich ausdehnt, der die Siliziumkarbidepitaxieschicht des ersten Leitfähigkeitstyps berührt (Driftbereich).
  • Bei dem zuvor beschriebenen Aufbau wird, wenn eine Spannung an die Gateelektrode angelegt wird, um ein elektrisches Feld auf der Gateisolationsschicht auszubilden, ein Kanal eines Anreicherungstyps auf den dritten Halbleiterbereich (die dünne Kanalepitaxieschicht) induziert und fließen die Ladungsträger zwischen der Sourceelektrode und der Drainelektrode (das heißt, ein eingeschalteter Zustand wird erzielt).
  • Dieser Aufbau kann das Problem einer niedrigen Kanalbeweglichkeit eines SiC-Leistungstransistors eines Inversionstyps im Stand der Technik lösen, da die Vorrichtung als ein Anreicherungstyp arbeitet. Es ist festgestellt worden, daß in elektronischen Vorrichtungen aus Si die Anreicherungsschichtkanalbeweglichkeit viel höher als die Inversionsschichtkanalbeweglichkeit ist (siehe zum Beispiel S. C. Sun et al., IEEE Transactions an Electron Device, Bd. ED-27, Seite 1497, 1980). Das gleiche gilt für auf MOS basierende SiC-Leistungsvorrichtungen. Eine große Verringerung des Durchlaßwiderstands kann ebenso für SiC-Leistungsvorrichtungen eines Anreicherungstyps erwartet werden.
  • Die normalerweise ausgeschaltete Charakteristik des dritten Halbleiterbereichs wird durch wechselseitiges Verbinden der verarmten Schicht, welche sich zwischen der Gateelektrode und dem dritten Halbleiterbereich ausdehnt, und der verarmten Schicht zwischen dem zweiten Halbleiterbereich und dem dritten Halbleiterbereich erzielt. Daher lassen die Störstellenkonzentration und die Dicke des dritten Halbleiterbereichs und der zweite Halbleiterbereich und die Gateelektrode auch dann eine vollständige Verarmung der dritten Halbleiterschicht zu, wenn keine Spannung an die Gateelektrode angelegt ist, was daher zuläßt, daß eine normalerweise ausgeschaltete Charakteristik erzielt wird, so daß sie ähnlich einer normalerweise ausgeschalteten Vorrichtung im Stand der Technik verwendet werden kann.
  • Weiterhin werden die Störstellenkonzentration des ersten Halbleiterbereichs und die Störstellenkonzentration des dritten Halbleiterbereichs, in welchem der Kanal ausgebildet wird, unabhängig gesteuert, um eine Siliziumkarbidhalbleitervorrichtung mit einer hohen Durchbruchspannung, einem niedrigen Stromverlust und einer niedrigen Schwellwertspannung zu schaffen. Das heißt, die Störstellenkonzentration des ersten Halbleiterbereichs kann erhöht werden, so daß, während eine hohe Durchbruchspannung zwischen der Source und dem Drain aufrechterhalten wird, die Tiefe des ersten Halbleiterbereichs verkürzt werden kann, um den Sperrschichtfeldeffekt (JFET-Effekt) zu verringern. Außerdem kann dadurch, daß die Störstellenkonzentration des Kanals verringert werden kann, um den Effekt einer Störstellenstreuung während des Ladungsträgerflusses zu verringern, die Kanalbeweglichkeit erhöht werden. Als Ergebnis ist es möglich, eine Siliziumkarbidhalbleitervorrichtung mit einer hohen Durchbruchspannung und niedrigen Stromverlusten zu erzielen.
  • Die Siliziumkarbidhalbleitervorrichtung ist ein planarer vertikaler Feldeffekttransistor, aber sie kann ebenso an planaren Transistoren oder Transistoren mit einem Graben angewendet werden.
  • Nachfolgend werden bevorzugte Ausgestaltungen der Halbleitervorrichtung des planaren Typs beschrieben.
    • (1) Die Hauptoberfläche des Siliziumkarbidhalbleitersubstrats ist eine (0001)-Si-Fläche, eine (0001)-C-Fläche, eine (1120)-a-Fläche oder eine (1100)-Prismafläche. Die (0001)-Si-Fläche oder die (1120)-a-Fläche ist für den niedrigen Übergangsoberflächenzustand des Siliziumkarbid/Isolatorübergangs bevorzugt.
    • (2) Die Dotierstoffkonzentration der Oberflächenkanalschicht ist nicht größer als die Dotierstoffkonzentrationen der Siliziumkarbidepitaxieschicht und des Basisbereichs.
    • (3) Die Gateelektrode weist ein erstes Austrittsarbeitspotential auf, der Basisbereich weist ein zweites Austrittsarbeitspotential auf, die Oberflächenkanalschicht weist ein drittes Austrittsarbeitspotential auf und die ersten, zweiten und dritten Austrittsarbeitspotentiale sind derart eingestellt, daß die Ladungsträger des ersten Leitfähigkeitstyps in der Oberflächenkanalschicht verarmt sind.
    • (4) Die ersten, zweiten und dritten Austrittsarbeitspotentiale sind derart eingestellt, daß die Ladungsträger des ersten Leitfähigkeitstyps in der Oberflächenkanalschicht verarmt sind, wenn sich die Gateelektrode bezüglich des Drainbereichs auf Nullpotential befindet.
    • (5) Die Oberflächenkanalschicht ist durch epitaktisches Wachstum oder Ionenimplantation ausgebildet.
    • (6) Die Oberflächenkanalschicht ist durch epitaktisches Wachstum ausgebildet und das Kristallsystem/polymorph des Siliziumkarbids, das das Halbleitersubstrat, die Siliziumkarbidepitaxieschicht, den Basisbereich und den Sourcebereich bildet, ist zu dem des Siliziumkarbids der Oberflächenkanalschicht unterschiedlich. Zum Beispiel ist das Siliziumkarbid, das das Halbleitersubstrat, die Siliziumkarbidepitaxieschicht, den Basisbereich und den Sourcebereich bildet, ein hexagonales System, während das Siliziumkarbid der Oberflächenkanalschicht ein kubisches System ist.
    • (7) Die Oberflächenkanalschicht ist durch epitaktisches Wachstum ausgebildet und das Siliziumkarbid, das das Halbleitersubstrat, die Siliziumkarbidepitaxieschicht, den Basisbereich und den Sourcebereich bildet, ist 6H-SiC, während das Siliziumkarbid der Oberflächenkanalschicht 3C-SiC ist. Unter Verwendung einer Oberflächenkanalschicht, die durch epitaktisches Wachstum ausgebildet ist, bei dem sich das Siliziumkarbidkristallsystem/polymorph, wie in Punkt (5) und (6), von dem der Basis unterscheidet, ist es möglich, eine Vorrichtung mit guten Charakteristiken und einer hohen Zuverlässigkeit zu verwirklichen.
    • (8) Ein Abschnitt des ersten Halbleiterbasisbereichs ist dicker hergestellt. Dies läßt zu, daß ein Durchbruch leichter auftritt.
    • (9) In der Siliziumkarbidhalbleitervorrichtung gemäß dem vorhergehenden Punkt (8) ist die Störstellenkonzentration des verdickten Bereichs des ersten Halbleiterbasisbereichs höher hergestellt als die Störstellenkonzentration der dünneren Bereiche. Dies erleichtert weiter einen Durchbruch.
    • (10) In der Siliziumkarbidhalbleitervorrichtung gemäß dem vorhergehenden Punkt (8) kann der verdickte Bereich des Basisbereichs unter dem Sourcebereich ausgebildet sein. Dies läßt eine gemeinsame Verwendung der Maske zum Ausbilden eines tiefen Basisbereichs und der Maske zum Ausbilden eines Sourcebereichs zur Herstellung zu.
    • (11) Eine Siliziumkarbidepitaxieschicht eines ersten Leitfähigkeitstyps, die eine niedrigere Dotierstoffkonzentration als das Halbleitersubstrat aufweist, wird auf der Hauptoberfläche des Halbleitersubstrats des ersten Leitfähigkeitstyps ausgebildet, welches aus einkristallinem Siliziumsubstrat besteht, und ein erster Basisbereich eines ersten Leitfähigkeitstyps, der eine vorbestimmte Tiefe aufweist, wird auf einem vorbestimmten Bereich des Oberflächenbereichs der Siliziumkarbidepitaxieschicht ausgebildet. Weiterhin wird eine Oberflächenkanalschicht des ersten Leitfähigkeitstyps, die aus Siliziumkarbid besteht, auf der Siliziumkarbidepitaxieschicht angeordnet, wird ein zweiter Basisbereich des zweiten Leitfähigkeitstyps mit einer größeren Tiefe als der erste Basisbereich auf einem vorbestimmten Bereich in dem ersten Basisbereich ausgebildet und wird dann die Maske zum Ausbilden eines zweiten Basisbereichs verwendet, um einen Sourcebereich des ersten Leitfähigkeitstyps, welcher eine flachere Tiefe als der erste Basisbereich aufweist, auf einem vorbestimmten Bereich des Oberflächenbereichs des ersten Basisbereichs auszubilden. Danach wird eine Gateelektrode auf der Oberfläche der Oberflächenkanalschicht mit einem sich dazwischen befindenden Gateisolationsfilm ausgebildet, während eine Sourceelektrode ausgebildet wird, die den Basisbereich und den Sourcebereich berührt. Daher ist es möglich, den Sourcebereich unter Verwendung der Maske zum Ausbilden eines zweiten Basisbereichs auszubilden, um eine Verwendung der Maske für beide Zwecke zuzulassen.
    • (12) In der Siliziumkarbidhalbleitervorrichtung gemäß dem vorhergehenden Punkt (8) ist der verdickte Bereich des Basisbereichs an einer Stelle ausgebildet, die den Sourcebereich nicht überlappt. Dies hilft, den Durchbruch zu verhindern.
    • (13) Die Oberflächenkanalschicht kann einen Abschnitt des zweiten Halbleitersourcebereichs überlappen. Dies läßt ein Aufweiten des Kontaktbereichs von dem zweiten Halbleitersourcebereich zu der Oberflächenkanalschicht zu.
    • (14) In der Halbleitervorrichtung des planaren Typs kann der Bereich der Oberflächenkanalschicht, welcher sich auf dem Oberflächenbereich der Siliziumkarbidepitaxieschicht befindet, mit einem niedrigeren Widerstand hergestellt werden als die Siliziumkarbidepitaxieschicht, um noch eine weitere Verringerung des Durchlaßwiderstands des MOSFET eines Anreicherungstyps zuzulassen. Der Durchlaßwiderstand des MOSFET wird durch den Kontaktwiderstand zwischen der Sourceelektrode und dem Sourcebereich, den Innenwiderstand des Sourcebereichs, den Anreicherungskanalwiderstand in dem Kanalbereich, der auf der Oberflächenkanalschicht ausgebildet ist, den Innenwiderstand des Anreicherungsdriftwiderstands der Oberflächenkanalschicht, den JFET-Widerstand des JFET-Bereichs, den Innenwiderstand der Epitaxieschicht, den Innenwiderstand des Halbleitersubstrats und den Kontaktwiderstand zwischen dem Halbleitersubstrat und der Drainelektrode bestimmt, deren Summe den Durchlaßwiderstand bildet.
  • Folglich ist es durch derartiges Herstellen der Störstellenkonzentration des Bereichs der Oberflächenkanalschicht, die sich auf dem Oberflächenbereich der Epitaxieschicht befindet, daß sie höher als die der Epitaxieschicht ist, möglich, den Widerstand der anderen Bereiche der Oberflächenkanalschicht als den Kanalbereich (Anreicherungsdriftwiderstand der Kanalschicht) zu verringern, was daher den Durchlaßwiderstand des MOSFET verringert. Dies läßt zu, daß für den MOSFET ein noch niedrigerer Durchlaßwiderstand erzielt wird.
  • Wenn zum Beispiel die Oberflächenkanalschicht durch Ionenimplantation ausgebildet wird und ebenso eine Ionenimplantation in den anderen Bereichen der Oberflächenkanalschicht als dem Kanalbereich ausgeführt wird, dann kann die Störstellenkonzentration des Bereichs der Oberflächenkanalschicht, der sich auf dem Oberflächenbereich der Epitaxieschicht befindet, gleichzeitig mit einem Ausbilden der Oberflächenkanalschicht über die Störstellenkonzentration der Epitaxieschicht erhöht werden. Dies läßt eine Vereinfachung des Herstellungsverfahrens für die Siliziumkarbidhalbleitervorrichtung zu.
  • Die vorliegende Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert.
  • Es zeigen:
  • 1 eine schematische Querschnittsansicht eines Leistungs-MOSFET eines planaren Typs gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 bis 9 Querschnittsansichten eines Herstellungsverfahrens für einen Leistungs-MOSFET eines planaren Typs;
  • 10 einen Graph der Beziehung zwischen einer Oberflächenkanalepitaxieschichtdicke, einer Störstellenkonzentration und einer Durchbruchspannung;
  • 11 eine Querschnittsansicht eines anderen Herstellungsverfahrens für einen Leistungs-MOSFET eines planaren Typs gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 12 eine schematische Querschnittsansicht eines Leistungs-MOSFET eines planaren Typs gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • 13 bis 20 Querschnittsansichten eines Herstellungsverfahrens für einen Leistungs-MOSFET eines planaren Typs;
  • 21 eine schematische Querschnittsansicht eines Leistungs-MOSFET eines planaren Typs gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
  • 22 eine schematische Querschnittsansicht eines Leistungs-MOSFET eines planaren Typs gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung;
  • 23 bis 27 Querschnittsansichten eines Herstellungsverfahrens für einen Leistungs-MOSFET eines planaren Typs;
  • 28 eine Querschnittsansicht eines anderen Herstellungsverfahrens für einen Leistungs-MOSFET eines planaren Typs gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung;
  • 29 eine Querschnittsansicht noch eines weiteren Herstellungsverfahrens für einen Leistungs-MOSFET eines planaren Typs gemäß dem vierten Ausführungsbeispiel der vorliegenden Erfindung;
  • 30 eine schematische Querschnittsansicht eines herkömmlichen MOSFET eines Inversionstyps zum Erklären des Standes der Technik;
  • 31 eine Querschnittsansicht eines vertikalen Leistungs-MOSFET gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung;
  • 32 einen den Durchlaßwiderstand des vertikalen Leistungs-MOSFET in 31 zeigenden Graph einer Gateanlegespannungs/Drainstromcharakteristik;
  • 33 bis 41 Ansichten eines Herstellungsverfahrens für den vertikalen Leistungs-MOSFET in 31; und
  • 42 und 43 Querschnittsansichten eines vertikalen Leistungs-MOSFET gemäß einem sechsten bzw. siebten Ausführungsbeispiel der vorliegenden Erfindung.
  • Es folgt die Beschreibung von Ausführungsbeispielen der vorliegenden Erfindung.
  • Nachstehend erfolgt die Beschreibung eines ersten Ausführungsbeispiels der vorliegenden Erfindung.
  • 1 zeigt eine Querschnittsansicht eines planaren vertikalen Leistungs-MOSFET mit einem n-Kanal gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung. Diese Vorrichtung kann zweckmäßig als ein Inverter oder ein Wechselspannungsgenerator für ein Fahrzeug angewendet werden.
  • Das verwendete Siliziumkarbidhalbleitersubstrat 1 eines n+-Typs ist hexagonales Siliziumkarbid. Das Siliziumkarbidhalbleitersubstrat 1 des n+-Typs kann kubisches Kristall sein. Ebenso weist das Siliziumkarbidhalbleitersubstrat 1 des n+-Typs die Oberseite als die Hauptseite 1a und die Unterseite, die der Hauptseite 1a gegenüberliegt, als die Rückeite 1b auf. Auf der Hauptseite 1a des Siliziumkarbidhalbleitersubstrats des n+-Typs ist eine Siliziumkarbidepitaxieschicht eines n–-Typs (hier im weiteren Verlauf "Siliziumkarbidepischicht des n–-Typs") 2 geschichtet, die eine niedrigere Dotierstoffkonzentration als das Substrat 1 aufweist.
  • Hierbei sind die Oberseite des Siliziumkarbidhalbleitersubstrats 1 des n+-Typs und die Halbleiterepischicht des n–-Typs die (0001)-Si-Fläche oder die (0001)-C-Fläche. Alternativ können die Oberseite des Siliziumkarbidhalbleitersubstrats 1 des n+-Typs und die Halbleiterepischicht des n–-Typs die (1120)-a-Fläche oder die (1100)-Prismafläche sein. Genauer gesagt kann eine niedrige Übergangszu standsdichte von Siliziumkarbid/Isolator erzielt werden, wenn die (0001)-Si- und die (1200)-a-Fläche verwendet werden.
  • Auf vorbestimmten Bereichen des Oberflächenbereichs der Siliziumkarbidepischicht des n–-Typs sind getrennt ein Siliziumkarbidbasisbereich 3a eines p–-Typs und ein Siliziumkarbidbasisbereich 3b eines p–-Typs bis zu einer vorbestimmten Tiefe ausgebildet. Ebenso ist auf einem vorbestimmten Bereich des Oberflächenbereichs des Siliziumkarbidbasisbereichs 3a des p–-Typs ein Sourcebereich 4a des n+-Typs ausgebildet, welcher flacher als der Basisbereich 3a ist, und ist auf einem vorbestimmten Bereich des Oberflächenbereichs des Siliziumkarbidbasisbereichs 3b des p–-Typs ein Sourcebereich 4b des n+-Typs ausgebildet, welcher flacher als der Basisbereich 3b ist. Weiterhin ist eine SiC-Schicht 5 des n–-Typs auf der Siliziumkarbidepischicht 2 des n–-Typs zwischen dem Sourcebereich 4a des n+-Typs und dem Sourcebereich 4b des n+-Typs und auf Oberflächenbereichen der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs vorgesehen. Das heißt, die SiC-Schicht 5 des n–-Typs ist derart angeordnet, daß sie die Sourcebereiche 4a, 4b auf den Oberflächenbereichen der Basisbereiche 3a, 3b und die Siliziumkarbidepischicht 2 des n–-Typs verbindet. Diese SiC-Schicht 5 des n–-Typs ist durch epitaktisches Wachstum ausgebildet und die Kristalle des Epitaxiefilms sind 4H, 6H oder 3C. Die Epitaxieschicht kann unberücksichtigt des Barunterliegenden Substrats 1 unterschiedliche Kristalltypen ausbilden, wenn unterschiedliche Bedingungen eines epitaktischen Wachstums verwendet werden. Während eines Betriebs der Vorrichtung dient sie als eine Kanalausbildungsschicht auf der Vorrichtungsoberfläche. Die SiC-Schicht 5 des n–-Typs wird hier im weiteren Verlauf als die Oberflächenkanalepischicht bezeichnet.
  • Hierbei ist die Dotierstoffkonzentration der Oberflächenkanalepischicht 5 eine niedrige Konzentration von unge fähr 1,0E14 cm–3 bis 1,0E16 cm–3, welche niedriger als die Dotierstoffkonzentration der Siliziumkarbidepischicht 2 des n–-Typs und der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs ist. Dies läßt zu, daß ein niedriger Durchlaßwiderstand erzielt wird.
  • Weiterhin sind Vertiefungen 6a, 6b auf der Oberfläche der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs und der Sourcebereiche 4a, 4b des n+-Typs ausgebildet.
  • Ein Gateisolationsfilm (Siliziumoxidfilm) 7 ist auf der Oberseite der Oberflächenkanalepischicht 5 und der Sourcebereiche 4a, 4b des n+-Typs ausgebildet. Ebenso ist eine Polysiliziumgateelektrode 8 auf dem Gateisolationsfilm 7 ausgebildet. Die Polysiliziumgateelektrode 8 ist von einem Isolationsfilm 9 bedeckt. Ein Oxidfilm wird als der Isolationsfilm 9 ausgebildet. Eine Sourceelektrode 10 ist darüber ausgebildet und die Sourceelektrode 10 berührt die Sourcebereiche 4a, 4b des n+-Typs und die Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs. Ebenso ist eine Siliziumkarbiddrainschicht 11 auf der Rückseite 1b des Siliziumkarbidhalbleitersubstrats 1 des n+-Typs ausgebildet.
  • Ein Herstellungsverfahren für einen Leistungs-MOSFET eines planaren Typs ist in den 2 bis 9 dargestellt.
  • Zuerst wird, wie es in 2 gezeigt ist, ein 4H-, 6H- oder 3C-SiC-Substrat 1 eines n-Typs, das heißt, ein Siliziumkarbidhalbleitersubstrat 1 eines n+-Typs, vorbereitet. Hierbei beträgt die Dicke des Siliziumkarbidhalbleitersubstrats 1 des n+-Typs 400 Mikrometer und ist die Hauptoberfläche 1a die (0001)-Si-Fläche, (0001)-C-Fläche, (1120)-a-Fläche oder (1100)-Prismafläche. Eine Siliziumkarbidepischicht 2 des n–-Typs wird epitaktisch bis zu einer Dicke von 5 bis 10 Mikrometern auf die Hauptoberfläche 1a des Substrats 1 aufgewachsen. In diesem Ausführungsbeispiel der vorliegenden Erfindung erhält die Siliziumkar bidepischicht 2 des n–-Typs die gleichen Kristalle wie das darunterliegende Substrat 1 für eine 4H-, 6H- oder 3C-SiC-Schicht des n–-Typs.
  • Ebenso wird, wie es in 3 gezeigt ist, ein Isolationsfilm 20 auf einem vorbestimmten Bereich der Siliziumkarbidepischicht 2 des n–-Typs angeordnet und dieser wird als eine Maske zur Ionenimplantation von Störstellen der Gruppe IIIA, das heißt, B+ (Borionen), Al+ (Aluminiumionen) oder Ga+ (Galliumionen) verwendet, um die Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs auszubilden. Die Ionenimplantationsbedingungen sind eine Temperatur von 700°C und eine Dosis von 1E14 cm–2.
  • Nach einem Entfernen des Isolationsfilms 20 wird, wie es in 4 gezeigt ist, eine Oberflächenkanalepischicht 5 des n–-Typs epitaktisch auf die Siliziumkarbidepischicht 2 des n–-Typs aufgewachsen. Als die Wachstumsbedingungen werden hierbei SiH4, C3H8 und H2 als die Quellengase verwendet und die Wachstumstemperatur beträgt 1600°C.
  • Als nächstes wird, wie es in 5 gezeigt ist, ein Isolationsfilm 21 auf einem vorbestimmten Bereich der Oberflächenkanalepischicht 5 angeordnet und dieser wird als die Maske zur Ionenimplantation von N+ (Stickstoffionen) verwendet, um Sourcebereiche 4a, 4b des n+-Typs auszubilden. Die Ionenimplantationsbedingungen sind eine Temperatur von 700°C und eine Dosis von 1E15 cm–2.
  • Ebenso wird nach einem Entfernen des Isolationsfilms 21, wie es in 6 gezeigt ist, das Photoresistverfahren verwendet, um einen Isolationsfilm 22 auf einem vorbestimmten Bereich der Oberflächenkanalepischicht 5 anzuordnen, und dieser wird als eine Maske zum Ätzen eines Abschnitts der Sourcebereiche 4a, 4b des n+-Typs und der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs durch RIE bzw. reaktives Ionenätzen verwendet, um Vertiefungen 6a, 6b auszubil den. Die RIE-Quellengase, die hierbei verwendet werden, sind CF4 und O2.
  • Nach einem nachfolgenden Entfernen des Isolationsfilms 22 wird, wie es in 7 gezeigt ist, ein Gateisolationsfilm (Gateoxidfilm) 7 durch Naßoxidation auf dem Substrat 1 ausgebildet. Hierbei beträgt die Atmosphärentemperatur 1080°C.
  • Dann wird, wie es in 8 gezeigt ist, eine Polysiliziumgateelektrode 8 durch LPCVD bzw. chemische Niederdruck-Dampfphasenabscheidung auf den Gateisolationsfilm 7 abgeschieden. Die Filmausbildungstemperatur beträgt hierbei 600°C.
  • Als nächstes wird, wie es in 9 gezeigt ist, nach einem Entfernen der unerwünschten Abschnitte des Gateisolationsfilms 7 ein Isolationsfilm 9 derart ausgebildet, daß er den Gateisolationsfilm 7 bedeckt. Genauer gesagt beträgt die Filmausbildungstemperatur 425°C und wird ein Glühen bei 1000°C nach der Filmausbildung durchgeführt.
  • Ebenso werden, wie es in 1 gezeigt ist, die Sourceelektrode 10 und die Drainelektrode 11 durch Metallzerstäubung bei Raumtemperatur erzeugt. Dann wird ein Glühen bei 1000°C nach der Filmausbildung durchgeführt.
  • Dies vervollständigt den Leistungs-MOSFET eines planaren Typs.
  • Nun wird die Funktionsweise (der Betrieb) des vertikalen planaren Leistungs-MOSFET erklärt.
  • Dieser MOSFET arbeitet als ein normalerweise ausgeschalteter Anreicherungstyp, so daß, wenn keine Spannung an die Polysiliziumgateelektrode angelegt ist, die Ladungsträger der Oberflächenkanalschicht 5 durch das Potential voll ständig verarmt sind, das durch die Differenz der statischen Potentiale der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs und der Oberflächenkanalschicht 5 und die Differenz der Austrittsarbeiten der Oberflächenkanalschicht 5 und der Polysiliziumgateelektrode 8 erzeugt wird. Ein Anlegen einer Spannung an die Polysiliziumgateelektrode 8 ändert die Potentialdifferenz, die durch die Summe der Differenz der Austrittsarbeiten der Oberflächenkanalepischicht 5 und der Polysiliziumgateelektrode 8 und der extern angelegten Spannung erzeugt wird. Dies läßt ein Steuern des Kanalzustands zu.
  • Anders ausgedrückt, wenn das Austrittsarbeitspotential der Polysiliziumgateelektrode 8 als das erste Austrittsarbeitspotential definiert ist, das Austrittsarbeitspotential der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs als das zweite Austrittsarbeitspotential definiert ist und das Austrittsarbeitspotential der Oberflächenkanalepischicht 5 als das dritte Austrittsarbeitspotential definiert ist, dann können die ersten bis dritten Austrittsarbeitspotentiale derart eingestellt werden, daß die Ladungsträger des n-Typs in der Oberflächenkanalepischicht 5 enthalten sind. Das heißt, die ersten bis dritten Austrittsarbeitspotentiale werden derart eingestellt, daß die Ladungsträger des n-Typs (Elektronen) in der Oberflächenkanalepischicht 5 verarmt sind, wenn sich das Polysiliziumgatepotential 8 bezüglich des Drainbereichs auf Nullpotential befindet.
  • Es wird mit der Erklärung des Betriebs fortgefahren. Ein verarmter Bereich wird in der Oberflächenkanalepischicht 5 durch das elektrische Feld ausgebildet, das durch die Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs und die Polysiliziumgateelektrode 8 erzeugt wird. Wenn in diesem Zustand eine positive Vorspannung an die Polysiliziumgateelektrode 8 angelegt wird, wird ein Kanalbereich des Anreicherungstyps in der Oberflächenkanalepischicht 5 ausgebildet, der sich von den Sourcebereichen 4a, 4b des n+-Typs in die Richtung des Driftbereichs 2 des n–-Typs ausdehnt, so daß ein Schalten zu dem eingeschalteten Zustand bewirkt wird, was bewirkt, daß die Ladungsträger zwischen der Sourceelektrode 10 und der Drainelektrode 11 fließen.
  • Hierbei fließen die Elektronen von den Sourcebereichen 4a, 4b des n+-Typs durch die Oberflächenkanalepischicht 5 und von der Oberflächenkanalepischicht 5 zu der Siliziumkarbidepischicht 2 des n–-Typs. Ebenso fließen die Elektronen nach Erreichen der Siliziumkarbidepischicht 2 (des Driftbereichs) des n–-Typs vertikal zu dem Siliziumkarbidhalbleitersubstrat 1 des n+-Typs.
  • Jedoch muß die an die Gateelektrode 8 angelegte Spannung mindestens so hoch wie die vorbestimmte Schwellwertspannung Vth sein. Diese Schwellwertspannung Vth wird nun erklärt.
  • Als Verweis wird die Schwellwertspannung Vth für einen MOSFET eines Inversionstyps als die Grundlage zum Erklären der Schwellwertspannung Vth für den Leistungs-MOSFET eines Anreicherungstyps gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung erklärt.
  • Schwellwertspannungen Vth für MOSFETs eines Inversionstyps sind im allgemeinen durch die folgende Gleichung (1) ausgedrückt. Vth = VFB + 2ΦB (1)wobei VFB = Φms – (Qs + Qfc + Qi + Qss)/Coxide ist
    und ein Einsetzen die folgende Gleichung (2) ergibt. Vth = Φms – (Qs + Qfc + Qi + Qss)/Coxide + 2ΦB (2)
  • Im allgemeinen ist das Energieband auf der Grundlage des Effekts der Austrittsarbeitsdifferenz (Elektronenergiedifferenz) Φms zwischen dem Metall und dem Halbleiter, der festgelegten Ladung Qfc an dem Übergang zwischen dem Gateoxidfilm (SiO2) und der Schicht des n–-Typs (hier im weiteren als der SiO2/SiC-Übergang bezeichnet), den beweglichen Ionen Qi in dem Oxidfilm und der Oberflächenladung Qss an dem SiO2/SiC-Übergang gekrümmt. Folglich ist die Schwellwertspannung Vth die Summe der Spannung, welche diese Energiebandkrümmung versetzt, und der Spannung 2ΦB, welche beginnt; einen Inversionszustand auszubilden, und ist durch die Gleichungen (1) und (2) dargestellt. Qs stellt die Raumladung in dem Gateisolationsfilm (Oxidfilm) 7 dar und Coxide stellt die Kapazität des Gateisolationsfilms (Oxidfilms) 7 dar.
  • Dies wird als die Grundlage für den vertikalen Leistungs-MOSFET des Anreicherungstyps gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung betrachtet, da das Energieband der Oberflächenkanalschicht 5 durch den Grad der Austrittsarbeitsdifferenz Vbuilt an dem PN-Übergang (in den PN-Übergang eingebaute Spannung) für die Basisbereiche 3a, 3b des p–-Typs und die Oberflächenkanalschicht 5 verglichen mit dem MOSFET des Inversionstyps gekrümmt ist und keine Spannung 2ΦB für einen Inversionszustand notwendig ist, wobei die Schwellwertspannung Vth deshalb durch die folgende Gleichung (3) dargestellt ist. Vth = Vbuiilt + Φms – (Qs + Qfc + Qi + Qss)/Coxide (3)
  • Anders ausgedruckt, da sich das Energieband aufgrund der Austrittsarbeitsdifferenz Vbuilt an der PN-Übergangsseite der Oberflächenkanalschicht 5, der Austrittsarbeitsdifferenz ms zwischen dem Polysilizium (Metall) und Halbleiter an der Gateisolationsfilmseite und des Grads einer Krümmung des Energiebands, der durch den Oxidfilm verursacht wird ((Qs + Qfc + Qi + Qss)/Coxide) krümmt, wird ein Anlegen einer Versatzspannung das Energieband abflachen und bewirken, daß Strom fließt. Deshalb ist die Schwellwertspannung Vth des MOSFET des Anreicherungstyps dieses Ausführungsbeispiels der vorliegenden Erfindung durch Gleichung (3) dargestellt.
  • Demgemäß wird gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung eine Spannung, die größer als die Schwellwertspannung Vth ist, die durch Gleichung (3) dargestellt ist, als die Gateanlegespannung verwendet.
  • Im übrigen ist das Funktionsprinzip dieser Vorrichtung ähnlich zu dem eines vertikalen Kanal-JFET (siehe B. J. Baliga, "Modem Power Devices", Kreiger Press, Malabar, Florida, 1992).
  • Diese normalerweise ausgeschaltete Vorrichtung des Anreicherungstyps kann auch einem Lawinendurchbruchszustand widerstehen. Um einen vertikalen Leistungs-MOSFET eines normalerweise ausgeschalteten Typs zu erzielen, ist es notwendig, daß er eine ausreichende Sperrschichthöhe aufweist, so daß die ausgedehnte Verarmungsschicht in der n–-Schicht die elektrische Leitung nicht verhindert, wenn keine Gatespannung angelegt ist. Die maximale Dicke der Epitaxiewachstumsschicht 5, die bei dem Aufbau eines normalerweise ausgeschalteten MOSFET eines planaren Typs verwendet wird, wird von der Störstellenkonzentration, der SiO2-Filmdecke und des Polysiliziumleitfähigkeittyps abhängen, der für die Gateelektrode verwendet wird.
  • Bei diesem Aufbau kann, um eine ausreichende Sperrschichthöhe zu erzielen, um eine Leitung zwischen der Source und dem Drain zu verhindern, die Dicke der Oberflächenkanalepischicht 5 unter Verwendung der nachstehend gegebenen Gleichung (4) bestimmt werden. Die Bedingungen sind durch die folgendde Gleichung ausgedrückt:
    Figure 00200001
  • Hierbei ist Tepi die Höhe der verarmten Schicht, die in die Schicht des n–-Typs diffundiert, ist ND die Donatorenkonzentration in dem Kanalbereich des n–-Typs, ist NA die Akzeptorenkonzentration des Basisbereichs des p–-Typs, ist Vbuilt die eingebaute Spannung des PN-Übergangs, ist ms die Differenz der Austrittsarbeit des Gatepolysiliziums (Metalls) und des Halbleiters, ist Qs die Raumladung in dem Gateisolationsfilm, ist Qf'c die festgelegte Oberflächenladung an dem SiO2/SiC-Übergang, sind Qi die beweglichen Ionen in dem Oxid mit einer Ladung, sind Qss die geladenen Oberflächenzustände an dem SiO2/SiC-Übergang und ist Coxide die Kapazität des Gateisolationsfilms.
  • Der erste Ausdruck auf der rechten Seite von Gleichung (4) ist der Ausdehnungsgrad der verarmten Schicht aufgrund einer eingebauten Spannung Vbuilt an dem PN-Übergang zwischen der Oberflächenkanalschicht 5 und den Siliziumkarbidbasisbereichen 3a, 3b des p–-Typs, das heißt, der Ausdehnungsgrad der Verarmungsschicht von den Siliziumkarbidbasisbereichen 3a, 3b des p–-Typs zu der Oberflächenkanalschicht 5 und ist der zweite Ausdruck der Ausdehnungsgrad der Verarmungsschicht aufgrund der Ladung und ist Φms die Differenz der Austrittsarbeit des Gatepolysiliziums (Metalls) und der Siliziumkarbidkanalschicht 5, welche den Ausdehnungsgrad der Verarmungsschicht von dem Gateisolationsfilm 7 zu der Oberflächenkanalschicht 5 darstellt.
  • Folglich kann, wenn die Summe der Ausdehnung der Verarmungsschicht von den Siliziumkarbidbasisbereichen 3a, 3b des p–-Typs und der Ausdehnung der Verarmungsschicht von dem Gateisolationsfilm 7 größer als die Dicke der Oberflächenkanalschicht 5 hergestellt wird, der vertikale Leistungs-MOSFET als ein normalerweise ausgeschalteter Typ hergestellt werden.
  • Deshalb muß die Oberflächenkanalepischicht 5 eine niedrige Dicke (bezüglich der submikronen Größenordnung) aufweisen oder muß sie eine niedrige Konzentration aufweisen. Das heißt, wenn die Einfachheit einer Ausbildung betrachtet wird, ist die Dicke von dem Standpunkt einer Gleichmäßigkeit vorzugsweise größer und ist die Konzentration vorzugsweise höher, um einen Störstelleneinschluß in der Vorrichtung sicherzustellen.
  • Da dieser vertikale Leistungs-MOSFET des normalerweise ausgeschalteten Typs derart hergestellt werden kann, daß auch dann kein Strom fließt, wenn aufgrund eines Vorrichtungsausfalls oder dergleichen keine Spannung an die Gateelektrode angelegt wird, ist es möglich, eine größere Sicherheit als bei einem normalerweise eingeschalteten Typ sicherzustellen.
  • Ebenso sind die zweidimensionalen numerischen Simulationen ausgeführt worden, um eine Optimierung der Elementstrukturparameter, das heißt, der Dicke und Störstellenkonzentration der Oberflächenkanalepischicht 5 des n–-Typs und der Störstellenkonzentration der Siliziumkarbidbasisbereiche 3a, 3b des n–-Typs und der Siliziumkarbidepischicht 2 eines n–-Typs für eine Vorrichtungsdurchbruchspannung von 1000 V zu erzielen.
  • 10 zeigt einen Graph, der die Beziehung zwischen der Durchbruchspannung, der Störstellenkonzentration und der Dicke der Oberflächenkanalepischicht 5 des n–-Typs darstellt.
  • Zwei unterschiedliche Dotierstofftypen sind für die Polysiliziumgateelektrode 8 in den Berechnungen berücksichtigt worden, das heißt, eine, in welche Störstellen des p-Typs dotiert worden sind, und eine andere, in welche Stör stellen des n-Typs dotiert worden sind. Wenn Störstellen des p-Typs als die Polysiliziumgateelektrode 8 dotiert werden, betragen die Störstellenkonzentrationen der Oberflächenepitaxieschicht 5 1E17 cm–3, 1E16 cm–3 und 1E15 cm–3, und wenn Störstellen des n-Typs als die Polysiliziumgateelektrode 8 dotiert werden, beträgt die Störstellenkonzentration der Oberflächenkanalepischicht 5 1E16 cm–3. Es ist aus 10 klar zu sehen, daß die Durchbruchspannung von der Dicke der Oberflächenkanalepischicht 5 abhängt. Die Durchbruchspannung hängt ebenso von dem Leitfähigkeitstyp des Polysiliziums ab, das für die Gateelektrode 8 verwendet wird, und es versteht sich, daß, wenn die Oberflächenkanalepischicht 5 die gleiche Störstellenkonzentration aufweist, die Polysiliziumgateelektrode 8 des p-Typs besser als die Polysiliziumgateelektrode 8 des n-Typs ist (zum Beispiel kann die Oberflächenkanalepischicht 5 mit der gleichen Durchbruchspannung und Störstellenkonzentration dicker hergestellt werden). Anders ausgedrückt ist die Durchbruchspannung besser, wenn sie von dem entgegengesetzten Leitfähigkeitstyp bezüglich der Oberflächenkanalepischicht 5 ist.
  • Weiterhin ist es gemäß dieser Erfindung unter Verwendung der Oberflächenkanalepischicht 5 des n–-Typs möglich, die Störstellenkonzentration des Kanalbereichs und die Störstellenkonzentration der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs getrennt zu steuern. Folglich wird durch getrenntes Steuern der Störstellenkonzentrationen von unterschiedlichen Bereichen ein Leistungs-MOSFET mit einer hohen Durchbruchspannung, einem niedrigen Durchlaßwiderstand und einer niedrigen Schwellwertspannung erzielt. Anders ausgedrückt ist es gemäß dem planaren MOSFET im Stand der Technik, wie er in 30 gezeigt ist, nicht möglich, die Störstellenkonzentrationen des Kanal- und Basisbereichs eines zweiten Leitfähigkeitstyps getrennt zu steuern, um eine höhere Durchbruchspannung, einen niedrigen Durchlaßwiderstand und eine niedrige Schwellwertspannung zu erzielen, aber dies ist mit der Vorrichtung gemäß der vorliegenden Erfindung möglich.
  • 30 zeigt eine Querschnittsansicht eines Siliziumkarbid-MOSFET eines planaren Typs im Stand der Technik. In 30 ist auf ein Siliziumkarbidhalbleitersubstrat 70 des n+-Typs eine Siliziumkarbidepitaxieschicht 71 des n–-Typs geschichtet und sind auf dem Oberflächenbereich der Siliziumkarbidepitaxieschicht 71 des n–-Typs ein Siliziumkarbidbasisbereich 72 eines p–-Typs und ein Sourcebereich 73 des n+-Typs durch Doppelionenimplantation ausgebildet. Ebenso befindet sich auf der Epitaxieschicht 71 des n–-Typs eine Gateelektrode 75 über einem Gateisolationsfilm 74 und die Gateelektrode 75 ist mit einem Isolationsfilm 76 bedeckt. Eine Sourceelektrode 77 ist derart angeordnet, daß sie den Siliziumkarbidbasisbereich 72 des p–-Typs und den Sourcebereich 73 des n+-Typs berührt, während sich eine Drainelektrode 78 auf der Rückseite des Siliziumkarbidhalbleitersubstrats 70 des n+-Typs befindet.
  • Es werden die Probleme im Stand der Technik bezüglich dessen betrachtet, daß der MOSFET im Stand der Technik den Basisbereich 72 und den Sourcebereich 73 verwendet, die durch Doppelionenimplantation ausgebildet sind, da das Diffusionsverfahren nicht in SiC angewendet werden kann. Deshalb behält der SiC/SiO2-Übergang eines Kanalbereichs, der durch Oxidation ausgebildet ist, die Kristallbeschädigung aufgrund einer Ionenimplantation, was zu einer hohen Übergangszustandsdichte führt. Ebenso kann aufgrund der schlechten Qualität der Ionenimplantation des Basisbereichs 72 des p–-Typs, welcher die Kanalschicht des Inversionstyps ausbildet, offensichtlich keine Verbesserung der Kanalbeweglichkeit erwartet werden. Im Gegensatz dazu kann in dem Ausführungsbespiel der vorliegenden Erfindung, das in 1 gezeigt ist, ein reiner Übergang durch Ausbilden der Kanalschicht mit einer hochqualitativen Epitaxieschicht 5 erzielt werden.
  • Ebenso kann eine SiC-Schicht durch Ionenimplantation ebenso anstelle der Oberflächenkanalepischicht 5 verwendet werden. Das heißt, während die Epitaxieschicht 5 auf dem Substrat in 4 ausgebildet worden ist, kann alternativ, wie es in 11 gezeigt ist, N+ in ein SiC-Substrat implantiert werden, um eine Kanalausbildungs-SiC-Schicht 25 des n–-Typs in dem Substratoberflächenbereich auszubilden.
  • Zusätzlich zu dem Aufbau für das zuvor beschriebene Ausführungsbeispiel der vorliegenden Erfindung, welches zum Anwenden an einem vertikalen MOSFET mit einem n-Kanal erklärt worden ist, kann der gleiche Effekt für vertikale MOSFETs mit einem p-Kanal durch Vertauschen des p-Typs und n-Typs in 1 erzielt werden.
  • Nachstehend erfolgt die Beschreibung eines zweiten Ausführungsbeispiels der vorliegenden Erfindung.
  • Das zweite Ausführungsbeispiel der vorliegenden Erfindung wird nun unter Betonung bezüglich der Unterschiede verglichen mit dem ersten Ausführungsbeispiel der vorliegenden Erfindung erklärt.
  • 12 zeigt eine Querschnittsansicht eines MOSFET eines planaren Typs mit einem n-Kanal (vertikalen Leistungs-MOSFET) gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung.
  • In 12 ist eine Siliziumkarbidepischicht 2 des n-Typs mit einer niedrigeren Dotierstoffkonzentration als das Substrat 1 auf die Hauptoberfläche eines Siliziumkarbidhalbleitersubstrats 1 des n+-Typs geschichtet. Auf vorbestimmten Bereichen des Oberflächenbereichs dieser Siliziumkarbidepischicht 2 des n–-Typs sind getrennt ein Siliziumkarbidbasisbereich 3a des p–-Typs und ein Siliziumkarbidbasisbereich 3b des p–-Typs ausgebildet, die eine vorbestimmte Dicke aufweisen. Ebenso ist auf einem vorbestimmten Bereich des Oberflächenbereichs des Siliziumkarbidbasisbereichs 3a des p–-Typs ein Sourcebereich 4a des n+-Typs ausgebildet, welcher flacher als der Basisbereich 3a ist, und ist auf einem vorbestimmten Bereich des Oberflächenbereichs des Siliziumkarbidbasisbereichs 3b des p–-Typs ein Sourcebereich 4b des n+-Typs ausgebildet, welcher flacher als der Basisbereich 3b ist.
  • Hierbei ist ein Abschnitt von jedem der Basisbereiche 3a, 3b dicker hergestellt. Das heißt, tiefe Basisbereiche 30a, 30b sind ausgebildet. Die Störstellenkonzentration an den verdickten Bereichen der Basisbereiche 3a, 3b (den tiefen Basisbereichen 30a, 30b) ist höher als die Störstellenkonzentration an den dünneren Bereichen. Ebenso sind die tiefen Basisbereiche 30a, 30b unter den Sourcebereichen 4a, 4b ausgebildet.
  • Weiterhin ist eine SiC-Schicht (Oberflächenkanalepischicht) 5 des n–-Typs auf dem Oberflächenbereich der Siliziumkarbidepischicht 2 des n–-Typs und den Oberflächenbereichen der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs zwischen dem Sourcebereich 4a des n+-Typs und dem Sourcebereich 4b des n+-Typs ausgebildet. Die SiC-Schicht (Oberflächenkanalepischicht) 5 des n–-Typs ist durch epitaktisches Wachstum ausgebildet und sie dient während des Betriebs der Vorrichtung als die Kanalausbildungsschicht auf der Vorrichtungsoberfläche.
  • Hierbei ist das Siliziumkarbid, das das Halbleitersubstrat 1, die Siliziumkarbidepischicht 2 des n–-Typs, die Basisbereiche 3a, 3b und die Sourcebereiche 4a, 4b bildet, 6H-SiC, während das der Oberflächenkanalepischicht 5 3C-SiC ist.
  • Ebenso sind Vertiefungen 6a, 6b auf den Oberflächenbereichen der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs und der Sourcebereiche 4a, 4b des n–-Typs ausgebildet.
  • Ein Gateisolationsfilm (Siliziumoxidfilm) 7 ist auf der Oberseite der Oberflächenkanalepischicht 5 und der Sourcebereiche 4a, 4b des n+-Typs ausgebildet. Ebenso ist eine Polysiliziumgateelektrode 8 auf dem Gateisolationsfilm 7 ausgebildet, wobei diese Polysiliziumgateelektrode 8 mit einem Isolationsfilm 9 bedeckt ist. Eine Sourceelektrode 10 ist darüber ausgebildet und die Sourceelektrode 10 berührt die Sourcebereiche 4a, 4b des n+-Typs und die Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs. Eine Drainelektrodenschicht 11 ist ebenso auf der Rückseite 1b des Siliziumkarbidhalbleitersubstrats 1 des n+-Typs ausgebildet.
  • Nun wird ein Herstellungsverfahren für diesen Leistungs-MOSFET eines planaren Typs unter Bezugnahme auf die 13 bis 20 erklärt.
  • Zuerst wird, wie es in 13 gezeigt ist, ein 6H-SiC-Substrat 1 des n-Typs, das heißt, ein Siliziumkarbidhalbleitersubstrat 1 des n+-Typs vorbereitet und wird eine Siliziumkarbidepischicht 2 des n-–-Typs epitaktisch bis zu einer Dicke von 5 bis 10 Mikrometern auf die Hauptoberfläche 1a des Substrats 1 aufgewachsen. In diesem Ausführungsbeispiel der vorliegenden Erfindung erhält die Siliziumkarbidepischicht 2 des n–-Typs die gleichen Kristalle wie das darunterliegende Substrat 1 für eine 6H-SiC-Schicht des n-Typs.
  • Ebenso wird, wie es in 14 gezeigt ist, ein Isolationsfilm 20 auf einem vorbestimmten Bereich der Siliziumkarbidepischicht 2 des n–-Typs angeordnet und dieser wird als die Maske zur Ionenimplantation von Störstellen der Gruppe IIIA, das heißt, B+, Al+ oder Ga+ verwendet, um die Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs auszubilden.
  • Nach einem Entfernen des Isolationsfilms 20 wird, wie es in 15 gezeigt ist, eine Oberflächenkanalepischicht 5 des n–-Typs epitaktisch unter Verwendung einer LPCVD-Vorrichtung auf die Siliziumkarbidepischicht 2 des n–-Typs aufgewachsen. Als die Wachstumsbedingungen werden hierbei SiH4, C3H8 und H2 als die Quellengase verwendet und das SiH4/C3H8-Flußverhältnis beträgt [0, 5]. Die Wachstumstemperatur beträgt 1300°C. Dieses Verfahren ergibt eine 3C-SiC-Oberflächenkanalepischicht 5. Das heißt, eine 3C-SiC-Oberflächenkanalepischicht 5 wird durch Verringern der Temperatur auf 1200 bis 1300°C verglichen mit den herkömmlichen 1600°C und durch Ausbilden des Films mit einem höheren Si/C-Verhältnis, um die zweidimensionale Keimbildung zu verbessern, anstelle einer Schicht durch Schichtwachstum erzielt. Anders ausgedrückt wird eine 3C-SiC-{111}-Fläche auf der {0001}-Fläche des 6H-SiC ausgebildet.
  • Als nächstes werden, wie es in 16 gezeigt ist, Störstellen der Gruppe IIIA, das heißt, B+, Al+ oder Ga+, mit einer Maske (einem Isolationsfilm, usw.) 31 ionenimplantiert, die über der Oberflächenkanalepischicht 5 angeordnet ist, um tiefe Basisbereiche 30a, 30b auszubilden.
  • Ebenso wird, wie es in 17 gezeigt ist, die zuvor erwähnte Maske 31 zur Implantation von N+ verwendet, um Sourcebereiche 4a, 4b des n+-Typs auszubilden.
  • Nach einem Entfernen der Maske wird, wie es in 18 gezeigt ist, das Photoresistverfahren verwendet, um einen Isolationsfilm 22 auf einem vorbestimmten Bereich der Oberflächenkanalepischicht 5 anzuordnen, und dieser wird als eine Maske zum Ätzen von Abschnitten der Sourcebereiche 4a, 4b des n+-Typs und der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs durch RIE verwendet, um Vertiefungen 6a, 6b auszubilden.
  • Nach einem nachfolgenden Entfernen des Isolationsfilms 22 wird, wie es in 19 gezeigt ist, ein Gateisolationsfilm (Gateoxidfilm) 7 durch Naßoxidation auf dem Substrat ausgebildet. Eine Polysiliziumgateelektrode 8 wird dann durch LPCVD auf dem Gateisolationsfilm 7 abgeschieden.
  • Als nächstes wird, wie es in 20 gezeigt ist, nach einem Entfernen der unerwünschten Abschnitte des Gateisolationsfilms 7 ein Isolationsfilm 9 ausgebildet, um die Polysiliziumgateelektrode 8 zu bedecken. Ebenso werden, wie es in 12 gezeigt ist, die Sourceelektrode 10 und die Drainelektrode 11 durch Metallzerstäubung bei Raumtemperatur erzeugt. Ein Glühen wird dann bei 1000°C nach der Filmausbildung durchgeführt.
  • Dies vervollständigt den Leistungs-MOSFET eines planaren Typs.
  • Wenn der Leistungs-MOSFET eines planaren Typs ausgeschaltet ist, befindet er sich aufgrund einer Verarmung durch die Differenz der Austrittsarbeiten der Polysiliziumgateelektrode 8 und der Oberflächenkanalepischicht 5 und dem PN-Übergang zwischen den Siliziumkarbidbasisbereichen 3a, 3b des p–-Typs und der Oberflächenkanalepischicht 5 in einem Abschnürzustand.
  • Andererseits wird er durch Anlegen einer Spannung an die Polysiliziumgateelektrode 8 in eine Anreicherungsbetriebsart eingeschaltet, bei der die Ladungsträger auf der Oberflächenkanalepischicht 5 angereichert werden. In dem eingeschalteten Zustand fließen Elektronen von den Sourcebereichen 4a, 4b des n+-Typs durch die Oberflächenkanalepischicht 5 und von der Oberflächenkanalepischicht 5 zu der Siliziumkarbidepischicht 2 des n–-Typs und fließen die Elektronen nach Erreichen der Siliziumkarbidepischicht 2 (des Driftbereichs) des n–-Typs vertikal zu dem Siliziumkarbidhalbleitersubstrat 1 des n+-Typs (Drain des n+-Typs).
  • Gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung ist es, da 3C-SiC, welches eine hohe Beweglichkeit aufweist, als eine Oberflächenkanalepischicht 5, getrennt von der Substratseite SiC verwendet wird, möglich, die Transistoreigenschaften (den Durchlaßwiderstand) des FET stark zu verbessern und insbesondere, aufgrund dieser Verringerung des Durchlaßwiderstands, einen Verlust stark zu verringern, wenn er als ein Modul verwendet wird.
  • Anders ausgedrückt, wenn eine Oberflächenkanalepischicht 5 mit dem gleichen Kristallsystem/polymorph auf die Substratseite SiC aufgewachsen wird (zum Beispiel, wenn eine 6H-SiC-Epitaxieschicht auf dem 6H-SiC-Substrat ausgebildet wird und eine 4H-SiC-Epitaxieschicht auf dem 4H-SiC-Substrat ausgebildet wird), wird im allgemeinen 4H-SiC verwendet, das bevorzugte Charakteristiken ergibt, aber mit einem 4H-SiC-Substrat mit einer schlechten Qualität wird ebenso die Qualität der Epitaxieschicht beeinträchtigt. Im Gegensatz dazu ist es unter Verwendung einer Oberflächenkanalepischicht 5 mit einem unterschiedlichen Kristallsystem/polymorph zu der Substratseite möglich, ein SiC-Halbleitersubstrat mit guten Charakteristiken und einer hohen Zuverlässigkeit zu erzielen.
  • Die Kombination eines unterschiedlichen Kristallsystem/polymorph der SiC-Substrate (1, 2, 3, 3a, 3b, 4a, 4b) und der Oberflächenkanalepischicht 5 kann ein 6H-SiC-Substrat und eine 3C-SiC-Epitaxieschicht 5 oder andere verschiedene Kombinationen, zum Beispiel ein 6H-SiC-Substrat und eine 4H-SiC-Epitaxieschicht 5 oder ein 4H-SiC-Substrat und eine 3C-SiC-Epitaxieschicht 5, sein.
  • Da tiefe Basisbereiche 30a, 30b auf den Basisbereichen 3a, 3b ausgebildet werden, um einen Abschnitt der Basisbereiche 3a, 3b zu verdicken, ist ebenso die Dicke an der Siliziumkarbidepischicht 2 des n–-Typs unter den tiefen Basisbereichen 30a, 30b niedriger (der Abstand zwischen dem Siliziumkarbidhalbleitersubstrat 1 des n+-Typs und den tiefen Basisbereichen 30a, 30b ist verkürzt), was daher einen Durchbruch fördert. Da außerdem die Störstellenkonzentration an den tiefen Basisbereichen 30a, 30b höher als die Störstellenkonzentration an den dünneren Bereichen ist, wird weiterhin ein Durchbruch gefördert. Da die tiefen Basisbereiche 30a, 30b unter den Sourcebereichen 4a, 4b ausgebildet sind, ist es weiterhin möglich, einen gemeinsamen Gebrauch der Maske 31 zu machen, wie es in den 16 und 17 gezeigt ist.
  • Daher weist dieses Ausführungsbeispiel der vorliegenden Erfindung die folgenden Merkmale auf:
    • (a) Das Siliziumkarbid, das das Halbleitersubstrat 1, die Siliziumkarbidepischicht 2 des n–-Typs, die Basisbereiche 3a, 3b und die Sourcebereiche 4a, 4b bildet, ist 6H, während das Siliziumkarbid der Oberflächenkanalschicht 5 3C ist. Das heißt, das Siliziumkarbid, das das Halbleitersubstrat 1, die Siliziumkarbidepischicht 2 des n–-Typs, die Basisbereiche 3a, 3b und die Sourcebereiche 4a, 4b bildet, ist hexagonal, während das Siliziumkarbid der Oberflächenkanalepischicht 5 kubisch ist. Anders ausgedrückt, das Siliziumkarbid, das das Halbleitersubstrat 1, die Siliziumkarbidepischicht 2 des n–-Typs, die Basisbereiche 3a, 3b und die Sourcebereiche 4a, 4b bildet, und das Siliziumkarbid der Oberflächenkanalepischicht 5 weisen ein unterschiedliches Kristallsystem/polymorph auf. Daher ist es unter Verwendung einer Oberflächenkanalepischicht 5 mit einem unterschiedlichen Kristallsystem/polymorph zu dem der Substratseite möglich, eine SiC-Halbleitervorrichtung mit guten Charakteristiken und einer hohen Zuverlässigkeit zu erzielen.
    • (b) Da tiefe Basisbereiche 30a, 30b als verdickte Abschnitte der Basisbereiche 3a, 3b vorgesehen sind, wird ein Durchbruch erleichtert.
    • (c) Da die Störstellenkonzentration der tiefen Basisbe reiche 30a, 30b höher als die Störstellenkonzentration der dünneren Bereiche ist, wird ein Durchbruch weiter erleichtert.
    • (d) Da die tiefen Basisbereiche 30a, 30b (verdickten Bereiche der Basisbereiche) unter den Sourcebereichen 4a, 4b ausgebildet sind, kann während der Herstellung die Maske 31 sowohl als die Maske zum Ausbilden eines tiefen Basisbereichs als auch die Maske zum Ausbilden eines Sourcebereichs verwendet werden, wie es in den 16 und 17 gezeigt ist, und kann daher der MOSFET eines planaren Typs in 12, ohne zu erhöhen Herstellungskosten zu führen, hergestellt werden.
  • Das heißt, wie es in 13 gezeigt ist, eine Siliziumkarbidepischicht 2 des n–-Typs wird auf der Hauptoberfläche 1a des Halbleitersubstrats 1 ausgebildet, und, wie es in 14 gezeigt ist, Basisbereiche 3a, 3b einer vorbestimmten Tiefe werden auf vorbestimmten Bereichen des Oberflächenbereichs der Siliziumkarbidepischicht 2 des n–-Typs ausgebildet. Ebenso wird, wie es in 15 gezeigt ist, eine Oberflächenkanalepischicht 5 auf der Siliziumkarbidepischicht 2 des n–-Typs angeordnet, werden, wie es in 16 gezeigt ist, tiefe Basisbereiche 30a, 30b, welche tiefer als die Basisbereiche 3a, 3b sind, auf vorbestimmten Bereichen der Basisbereiche 3a, 3b ausgebildet, und wird, wie es in 17 gezeigt ist, die Maske 31 zum Ausbilden eines tiefen Basisbereichs verwendet, um Sourcebereiche 4a, 4b auf vorbestimmten Bereichen der Oberflächenbereiche der Basisbereiche 3a, 3b bis zu einer flacheren Tiefe als die Basisbereiche 3a, 3b auszubilden. Dann wird eine Gateelektrode 8 auf der Oberfläche der Oberflächenkanalepischicht 5 über einem Gatelektrodenfilm 7 ausgebildet und wird eine Sourceelektrode 10 in Kontakt mit den Basisbereichen 3a, 3b und Sourcebereichen 4a, 4b ausgebildet.
  • Daher wird die Maske 31 zum Ausbilden eines tiefen Ba sisbereichs verwendet, um die Sourcebereiche 4a, 4b auszubilden, so daß sie als beide Masken verwendet werden kann.
  • Nachstehend erfolgt die Beschreibung eines dritten Ausführungsbeispiels der vorliegenden Erfindung.
  • Das dritte Ausführungsbeispiel der vorliegenden Erfindung wird nun unter Betonung bezüglich seiner Unterschiede zu dem zweiten Ausführungsbeispiel der vorliegenden Erfindung erklärt.
  • 21 zeigt eine Querschnittsansicht eines planaren vertikalen Leistungs-MOSFET mit einem n-Kanal gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung.
  • In 21 sind die verdickten Bereiche der Basisbereiche 3a, 3b, das heißt, die tiefen Basisbereiche 30c, 30d an Stellen ausgebildet, die die Sourcebereiche 4a, 4b nicht überlappen. Dies hilft, die Zerstörung der Vorrichtung zu verhindern.
  • Der Grund dafür wird nun erklärt.
  • Ein Durchbruch tritt an den tiefen Basisbereichen 30c, 30d auf und ein Durchbruchstrom fließt zwischen der Sourceelektrode 10 und der Drainelektrode 11. Zu einem derartigen Zeitpunkt tritt, wenn ein Sourcebereich in dem Pfad des Durchbruchstromflusses vorhanden ist, ein Spannungsabfall in dem Sourcebereich auf, wird der PN-Übergang mit den Basisbereichen 3a, 3b des p–-Typs vorwärts vorgespannt und beginnt deshalb der NPN-Transistor, der aus der Siliziumkarbidepischicht 2 des n–-Typs, dem Basisbereich 3a (3b) und dem Sourcebereich 4a (4b) besteht, zu arbeiten, was einen großen Strom erzeugt und das Element erwärmt, was bezüglich einer Zuverlässigkeit unerwünscht sein kann. Folglich kann dieser Zustand durch Entfernen der Sourcebereiche 4a, 4b aus dem Hauptpfad eines Durchbruchstromflusses, wie es gemäß diesem Ausführungsbeispiel der Erfindung ist, vermieden werden.
  • Somit weist dieses Ausführungsbeispiel der vorliegenden Erfindung das folgende Merkmal auf.
  • Da die verdickten Bereiche der Basisbereiche 3a, 3b (die tiefen Basisbereiche 30c, 30d) an Stellen vorgesehen sind, die die Sourcebereiche 4a, 4b nicht überlappen, ist es möglich, eine Zerstörung zu vermeiden.
  • Nachstehend erfolgt die Beschreibung eines vierten Ausführungsbeispiels der vorliegenden Erfindung.
  • Das vierte Ausführungsbeispiel der vorliegenden Erfindung wird nun unter Betonung bezüglich seiner Unterschiede zu dem ersten Ausführungsbeispiel der vorliegenden Erfindung erklärt.
  • 22 zeigt eine Querschnittsansicht eines planaren MOSFET mit einem n-Kanal (vertikalen Leistungs-MOSFET) gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung.
  • In 22 dehnt sich eine SiC-Schicht 40 des n–-Typs auf der Oberfläche der Siliziumkarbidepischicht 2 des n–-Typs aus. Das heißt, die SiC-Schicht 40 des n–-Typs ist derart angeordnet, daß sie die Sourcebereiche 4a, 4b auf den Oberflächenbereichen der Basisbereiche 3a, 3b und die Siliziumkarbidschicht 2 des n–-Typs verbindet. Diese SiC-Schicht 40 des n–-Typs ist durch epitaktisches Wachstum ausgebildet und die Kristalle des Epitaxiefilms sind 3C. Ebenso dient die SiC-Schicht 40 des n–-Typs als die Kanalausbildungsschicht auf der Vorrichtungsoberfläche während des Betriebs der Vorrichtung. Die SiC-Schicht 40 des n–-Typs wird hier im weiteren Verlauf als die Oberflächenkanalepischicht bezeichnet.
  • Daher überlappt die Oberflächenkanalepischicht 40 mit einem Abschnitt S von jedem der Sourcebereiche 4a, 4b. Genauer gesagt bedeckt die Oberflächenkanalepischicht 40 nicht die Gesamtheit der Sourcebereiche 4a, 4b.
  • Der Rest des Aufbaus ist der gleiche wie in 1 und mit gleichen Bezugszeichen bezeichnet und seine Erklärung wird weggelassen.
  • Ein Herstellungsverfahren für diesen Leistungs-MOSFET eines planaren Typs wird unter Bezugnahme auf die 23 bis 27 erklärt.
  • Als erstes wird, wie es in 23 gezeigt ist, ein 6H-SiC-Substrat 1 des n–-Typs, das heißt, ein Siliziumkarbidhalbleitersubstrat 1 des n+-Typs, vorbereitet, und wird eine Siliziumkarbidepischicht 2 des n–-Typs bis zu einer Dicke von 5 bis 10 Mikrometern epitaktisch auf die Hauptoberfläche 1a des Substrats 1 aufgewachsen. In diesem Ausführungsbeispiel der vorliegenden Erfindung erhält die Siliziumkarbidepischicht 2 des n–-Typs die gleichen Kristalle wie das darunterliegende Substrat 1 für eine 6H-SiC-Schicht des n–-Typs.
  • Ebenso wird, wie es in 24 gezeigt ist, ein Isolationsfilm 20 auf einem vorbestimmten Bereich der Siliziumkarbidepischicht 2 des n–-Typs angeordnet und dieser wird als eine Maske zur Ionenimplantation von Störstellen der Gruppe IIIA, das heißt, B+, Al+ oder Ga+, verwendet, um die Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs auszubilden.
  • Nach einem Entfernen des Isolationsfilms 20 wird, wie es in 25 gezeigt ist, ein Isolationsfilm 41 auf einem vorbestimmten Bereich der Siliziumkarbidepischicht 2 des n-Typs angeordnet, und dieser wird als eine Maske zur Ionenimplantation von N+ verwendet, um die Sourcebereiche 4a, 4b des n+-Typs auszubilden.
  • Nach einem Entfernen des Isolationsfilms 41 wird, wie es in 26 gezeigt ist, eine Oberflächenkanalepischicht 40 des n–-Typs epitaktisch auf die Siliziumkarbidschicht 2 des n–-Typs aufgewachsen. Als die Wachstumsbedingungen werden hierbei SiH4, C3H8 und H2 als die Quellengase verwendet und das Si/C-Verhältnis beträgt [0, 5]. Die Wachstumstemperatur beträgt 1200°C. Dieses Verfahren ergibt eine 3C-SiC-Oberflächenkanalepischicht 40.
  • Als nächstes wird, wie es in 27 gezeigt ist, die unnötige Oberflächenkanalepischicht 40 entfernt. Das heißt, ein Maskenmaterial M eines Photoresistmaterials, ein SiO2-Film, ein Si3N4-Film oder dergleichen wird ausgebildet und die unnötige Oberflächenkanalepischicht 40 wird durch Trockenätzen (zum Beispiel RIE) entfernt. Wenn das Maskenmaterial M ein Si3N4-Film ist, kann die Oberflächenkanalepischicht 40 thermisch oxidiert werden, um sie zum Entfernen zu einem Oxidfilm zu wandeln. Wenn die Oberflächenkanalepischicht 40 durch Trockenätzen entfernt wird, werden die Oberflächen der Sourcebereiche 4a, 4b des n+-Typs und der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs, die durch das Ätzen freigelegt werden, durch das Trockenätzen aufgerauht, aber die aufgerauhten Oberflächen können durch Oxidation entfernt werden.
  • Dann wird, wie es in 22 gezeigt ist, ein Gateisolationsfilm (Gateoxidfilm) 7 ausgebildet. Dann wird eine Polysiliziumgateelektrode 8 durch LPCVD auf den Gateisolationsfilm 7 abgeschieden. Ein Isolationsfilm 9 wird dann derart ausgebildet, daß er den Gateisolationsfilm 7 bedeckt. Ebenso werden eine Sourceelektrode 10 und eine Drainelektrode 11 durch Metallzerstäubung bei Raumtemperatur erzeugt. Dann wird ein Glühen bei 1000°C nach der Filmausbildung durchgeführt.
  • Dies vervollständigt den Leistungs-MOSFET eines plana ren Typs.
  • Wenn der Leistungs-MOSFET eines planaren Typs ausgeschaltet ist, befindet er sich aufgrund einer Verarmung durch die Differenz der Austrittsarbeiten der Polysiliziumgateelektrode 8 und der Oberflächenkanalepischicht 40 und dem PN-Übergang zwischen den Siliziumkarbidbasisbereichen 3a, 3b des p–-Typs und der Oberflächenkanalepischicht 40 in einem Abschnürzustand.
  • Andererseits wird er durch Anlegen einer Spannung an die Polysiliziumgateelektrode 8 in die Anreicherungsbetriebsart eingeschaltet, bei der sich die Ladungsträger auf der Oberflächenkanalepischicht 40 anreichern. In dem eingeschalteten Zustand fließen Elektronen von den Sourcebereichen 4a, 4b des n+-Typs durch die Oberflächenkanalepischicht 40 und von der Oberflächenkanalepischicht 40 zu der Siliziumkarbidepischicht 2 des n–-Typs und fließen die Elektronen nach Erreichen der Siliziumkarbidschicht 2 (des Driftbereichs) des n–-Typs vertikal zu dem Siliziumkarbidhalbleitersubstrat 1 des n+-Typs.
  • Hierbei bildet die Kontaktstelle S zwischen den Sourcebereichen 4a, 4b und der Oberflächenkanalepischicht 40 den Kontaktbereich, so daß mit der Oberflächenkanalepischicht 40 verglichen mit dem Aufbau in 1 ein größerer Kontaktbereich erzielt wird.
  • Daher weist dieses Ausführungsbeispiel die vorliegenden Merkmale auf.
    • (a) Da die Oberflächenkanalepischicht 40 einen Aufbau aufweist, welcher mit einem Abschnitt von jedem der Sourcebereiche 4a, 4b überlappt, ist es möglich, den Kontaktbereich von den Sourcebereichen 4a, 4b zu der Oberflächenkanalepischicht 40 aufzuweiten.
    • (b) Als das Herstellungsverfahren wird in diesem Fall, wie es in 23 gezeigt ist, eine Siliziumkarbidepischicht 2 des n–-Typs auf der Hauptoberfläche des Halbleitersubstrats 1 ausgebildet, werden, wie es in 24 gezeigt ist, Basisbereiche 3a, 3b einer vorbestimmten Tiefe auf vorbestimmten Bereichen des Oberflächenbereichs der Siliziumkarbidepischicht 2 des n–-Typs ausgebildet und werden, wie es in 25 gezeigt ist, Sourcebereiche 4a, 4b einer flacheren Tiefe als die Basisbereiche 3a, 3b auf vorbestimmten Bereichen der Oberflächenbereiche der Basisbereiche 3a, 3b ausgebildet. Ebenso wird, wie es in 26 gezeigt ist, die Oberflächenkanalepischicht 40 epitaktisch auf die Siliziumkarbidepischicht 2 des n–-Tys aufgewachsen und wird, wie es in 27 gezeigt ist, die unnötige Oberflächenkanalepischicht 40 von der Oberflächenkanalepischicht 40 entfernt, die auf den Abschnitten der Sourcebereiche 4a, 4b verbleibt. Außerdem wird, wie es in 22 gezeigt ist, die Gateelektrode 8 auf der Oberfläche der Oberflächenkanalepischicht 40 mit dem sich dazwischen befindenden Gateisolationsfilm 7 ausgebildet, während die Sourceelektrode 10 in Kontakt mit den Basisbereichen 3a, 3b und den Sourcebereichen 4a, 4b ausgebildet wird. Die Halb leitervorrichtung in Punkt (a) ist daher auf diese Weise hergestellt.
  • Dieses Ausführungsbeispiel der vorliegenden Erfindung kann auf die folgende Weise angewendet werden.
  • Wie es in 28 gezeigt ist, ist ein Bereich von jedem der Basisbereiche 3a, 3b verdickt. Das heißt, tiefe Basisbereiche 50a, 50b sind ausgebildet. Die Störstellenkonzentration an den verdickten Bereichen der Basisbereiche 3a, 3b (den tiefen Basisbereichen 50a, 50b) ist höher als die Störstellenkonzentration an den dünneren Bereichen. Ebenso sind die tiefen Basisbereiche 50a, 50b unter den Sourcebereichen 4a, 4b ausgebildet.
  • Die Vertiefungen 6a, 6b sind ebenso in den Sourcebereichen 4a, 4b ausgebildet, die auf die gleiche Weise wie in den ersten und zweiten Ausführungsbeispielen der vorliegenden Erfindung die Sourceelektrode 10 berühren. Diese erhöht den Kontaktbereich mit der Elektrode um den Grad der Vertiefungen 6a, 6b.
  • Alternativ sind, wie es in 29 gezeigt ist, tiefe Basisbereiche 50c und 50d als Bereiche einer größeren Dicke in den Basisbereichen 3a, 3b ausgebildet und diese tiefen Basisbereiche 50c, 50d sind an Stellen ausgebildet, die nicht mit den Sourcebereichen 4a, 4b überlappen. Dies hilft, ihre Zerstörung zu verhindern.
  • Ebenso kann das Kristallsystem/polymorph des Siliziumkarbids, das das Halbleitersubstrat 1, die Siliziumkarbidepischicht 2 des n–-Typs, die Basisbereiche 3a, 3b und die Sourcebereiche 4a, 4b bildet, das gleiche wie das Kristallsystem/polymorph des Siliziumkarbids der Oberflächenkanalepischicht 40 sein.
  • Nachstehend erfolgt die Beschreibung eines fünften Ausführungsbeispiels der vorliegenden Erfindung.
  • 31 zeigt eine Querschnittsansicht eines normalerweise ausgeschalteten planaren vertikalen Leistungs-MOSFET mit einem n-Kanal gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung. Diese Vorrichtung ist zur Anwendung an Invertern oder Wechselspannungsgeneratoren für Fahrzeuge geeignet.
  • Der Aufbau des vertikalen Leistungs-MOSFET wird nun unter Bezugnahme auf 31 erklärt. Jedoch werden, da der vertikale Leistungs-MOSFET dieses Ausführungsbeispiels der vorliegenden Erfindung im allgemeinen den gleichen Aufbau wie der MOSFET aufweist, der in 1 gezeigt ist, lediglich die unterschiedlichen Aspekte erklärt. Die Aspekte des vertikalen Leistungs-MOSFET dieses Ausführungsbeispiels der vorliegenden Erfindung, welche die gleichen wie diejenigen des MOSFET sind, der in 1 gezeigt ist, sind mit gleichen Bezugszeichen bezeichnet.
  • In dem MOSFET, der in 1 gezeigt ist, ist die Oberflächenkanalschicht 5 vollständig aus einer Schicht eines n–-Tpys hergestellt, aber in dem vertikalen Leistungs-MOSFET dieses Ausführungsbeispiels der vorliegenden Erfindung ist der Kanalbereichsabschnitt 5a der Oberflächenkanalschicht aus einer Schicht eines n–-Typs ausgebildet, während die anderen Bereiche 5b als der Kanalbereich aus einer Schicht eines n+-Typs ausgebildet sind.
  • Das heißt, die Oberflächenkanalschicht 5 ist derart ausgebildet, daß sie die Sourcebereiche 4a, 4b und die Siliziumkarbidepischicht 2 des n–-Typs auf den Oberflächenbereichen der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs und den Oberflächenbereich der Siliziumkarbidepischicht 2 des n–-Typs verbindet, aber die Oberflächenbereiche der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs bestehen aus Schichten des n–-Typs, während der Oberflächenbereich der Siliziumkarbidepischicht 2 des n–-Typs aus einer Schicht eines n+-Typs besteht.
  • Bezüglich des inneren Anreicherungsdriftwiderstands Racc-drift der Oberflächenkanalschicht 5 ist, da die anderen Bereiche 5b als der Kanalbereichsabschnitt 5a der Oberflächenkanalschicht 5 aus einer Schicht des n+-Typs ausgebildet sind, der Innenwiderstand von diesen Abschnitten 5b kleiner als wenn sie aus einer Schicht des n–-Typs ausgebildet sind. Folglich ist die Summe des Durchlaßwiderstands Ron kleiner, was zuläßt, daß der Durchlaßwiderstand Ron veringert wird.
  • Der Durchlaßwiderstand Ron eines planaren vertikalen Leistungs-MOSFET wird durch den Kontaktwiderstand Rs-cont zwischen der Sourceelektrode und den Sourcebereichen des n+-Typs, den inneren Driftwiderstand Rsource der Sourcebereiche den n+-Typs, den Anreicherungskanalwiderstand Rchannel in dem Kanalbereich, der in der Oberflächenkanalschicht ausgebildet ist, den inneren Anreicherungsdriftwiderstand Racc-drift der Oberflächenkanalschicht, den JFET-Widerstand RJFET des JFET-Bereichs, den inneren Driftwiderstand Rdrift der Siliziumkarbidkanalepischicht des n–-Typs, den inneren Widerstand Rsub des Siliziumkarbidhalbleitersubstrats des n+-Typs und den Kontaktwiderstand Rd-cont zwischen dem Siliziumkarbidhalbleitersubstrat des n+-Typs und der Drainelektrode bestimmt. Die Summe der vorhergehenden Komponenten bildet den Durchlaßwiderstand. Das heißt, er ist durch die folgende Gleichung (5) dargestellt. Ron = Rs-cont + Rsource + Rchannel + Racc-drift + RJFET + Rdrift + Rsub + Rd-cont (5)
  • 32 zeigt einen Vergleich der Drainstrom/Drainspannungscharakteristiken des vertikalen Leistungs-MOSFET dieses Ausführungsbeispiels der vorliegenden Erfindung, das in 31 gezeigt ist, und von einem, wie er zum Beispiel in 1 gezeigt ist, bei dem die anderen Bereiche als der Kanalbereich der Oberflächenkanalschicht 5 ebenso aus einer Schicht des n–-Typs hergestellt sind. Diese Darstellung zeigt die Änderung des Drainstroms, wenn die Gateanlegespannung geändert wird.
  • Wie es in 32 gezeigt ist, ist, wenn die anderen Bereiche 5b als der Kanalbereich der Oberflächenkanalschicht 5 aus einer Schicht des n+-Typs bestehen, der Drainstrom größer als wenn die anderen Bereiche 5b als der Kanalbereich aus einer Schicht des n–-Typs bestehen. Dies besteht aufgrund des verringerten Durchlaßwiderstands Ron des vertikalen Leistungs-MOSFET. Daher ist es durch Herstellen der anderen Bereiche 5b als der Kanalbereich der Oberflächenkanalschicht 5 mit einer Schicht des n+-Typs möglich, den Durchlaßwiderstand Ron des vertikalen Leistungs-MOSFET weiter zu verringern.
  • Ebenso sind tiefe Basisschichten 30a, 30b ausgebildet, welche verdickte Bereiche der Basisbereiche 3a, 3b sind. Die tiefen Basisschichten 30a, 30b sind auf Bereichen ausgebildet, die nicht mit dem Sourcebereich des n+-Typs überlappen, und die verdickten Bereiche, an denen die tiefen Basisbereiche 30a, 30b in den Siliziumkarbidbasisbereichen 3a, 3b des p–-Typs ausgebildet sind, weisen eine höhere Störstellenkonzentration als die dünneren Bereiche auf, auf welchem die tiefen Basisschichten 30a, 30b nicht ausgebildet sind.
  • Mit diesen tiefen Basisschichten 30a, 30b wird die Dicke der Siliziumkarbidepischicht 2 des n–-Typs unter den tiefen Basisschichten 30a, 30b verringert (der Abstand zwischen dem Siliziumkarbidhalbleitersubstrat 1 des n+-Typs und der tiefen Basisschicht 30a, 30b wird verkürzt), was eine Erhöhung der Feldintensität zuläßt und einen Lawinendurchbruch erleichtert.
  • Da die tiefen Basisschichten 30a, 30b auf Bereichen ausgebildet sind, die nicht mit dem Sourcebereich des n+-Typs überlappen, ergibt sich der folgende Zustand.
  • Ein Lawinendurchbruch tritt an den tiefen Basisbereichen 30a, 30b auf und eine Durchbruchstrom fließt deshalb zwischen der Sourceelektrode 10 und der Drainelektrode 11. Zu einem derartigen Zeitpunkt tritt, wenn der Pfad eines Durchbruchstromflusses (Stromflusses positiver Löcher) die Basisbereiche 3a, 3b des p–-Typs, die zwischen den Sourcebereichen 4a, 4b und dem Driftbereich 2 des n–-Typs beidseitig umfaßt sind, ist, ein Spannungsabfall in den Sourcebereichen 3a, 3b des p–-Typs auf, wird der PN-Übergang zwischen den Basisbereichen 3a, 3b des p–-Typs und den Sourcebereichen 4a, 4b vorwärts vorgespannt und beginnt deshalb der parasitäre NPN-Transistor, der aus der Siliziumkarbidepischicht 2 des n–-Typs, den Basisbereichen 3a, 3b und den Sourcebereichen 4a, 4b gebildet ist, zu arbeiten, was einen großen Strom erzeugt. Das Element wird daher erwärmt, was bezüglich einer Zuverlässigkeit unerwünscht sein kann. Folglich kann dieses Problem vermieden werden, da die tiefen Basisbereiche 30a, 30b auf Bereichen ausgebildet sind, die nicht mit dem Sourcebereich des n+-Typs überlappen.
  • Ein Herstellungsverfahren für den vertikalen Leistungs-MOSFET, der in 31 gezeigt ist, wird nun unter Bezugnahme auf die 33 bis 41 erklärt.
  • Es folgt die Beschreibung des in 33 gezeigten Schritts.
  • Zuerst wird ein 4H-, 6H- oder 3C-SiC-Substrat 1, das heißt, ein Siliziumkarbidhalbleitersubstrat 1 des n+-Typs vorbereitet. Hierbei beträgt die Dicke des Siliziumkarbidhalbleitersubstrats 1 des n+-Typs 400 Mikrometer und ist die Hauptoberfläche 1a ist die (0001)-Si-Fläche, die (0001)-C-Fläche, die (1120)-a-Fläche oder die (1100)-Prismafläche. Eine Siliziumkarbidepischicht 2 des n–-Typs wird epitaktisch bis zu einer Dicke von 5 bis 10 Mikrometern auf die Hauptoberfläche 1a des Substrats 1 aufgewachsen. In diesem Ausführungsbeispiel der vorliegenden Erfindung erhält die Siliziumkarbidepischicht 2 des n–-Typs die gleichen Kristalle wie das darunterliegende Substrat 1 für eine 2H-, 4H-, 6H-, 15R- oder 3C-SiC-Schicht.
  • Es folgt die Beschreibung des in 34 gezeigten Schritts.
  • Ein Isolationsfilm 20 wird auf einem vorbestimmten Bereich der Siliziumkarbidepischicht 2 des n–-Typs angeordnet und dieser wird als die Maske zur Ionenimplantation von Störstellen der Gruppe IIIA, das heißt, B+, Al+ oder Ga+, verwendet, um die Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs auszubilden. Die Ionenimplantationsbedingungen sind eine Temperatur von 700°C und eine Dosis von 1E14 cm–2.
  • Es folgt die Beschreibung des in 35 gezeigten Schritts.
  • Nach einem Entfernen des Isolationsfilms 20 wird eine Ionenimplantation von N+ von der Oberseite des Substrats 1 bewirkt, um eine Oberflächenkanalschicht 5 auf dem Oberflächenbereich der Siliziumkarbidepischicht 2 des n–-Typs und den Oberflächenbereichen (Oberflächenschichtabschnitten) der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs auszubilden. Die Ionenimplantationsbedingungen sind eine Temperatur von 700°C und eine Dosis von 1E12 cm–2. Daher wird die Oberflächenkanalschicht 5 auf den Oberflächenbereichen der Basisbereiche 3a, 3b des p–-Typs kompensiert, die dort als eine Schicht des n–-Typs mit einer niedrigen Störstellenkonzentration des n-Typs ausgebildet ist, und wird auf dem Oberflächenbereich der Siliziumkarbidschicht 2 des n–-Typs als eine Schicht des n+-Typs mit einer hohen Störstellenkonzentration des n-Typs ausgebildet.
  • In diesem Ausführungsbeispiel der vorliegenden Erfindung wird der Oberflächenkanal mit einer Ionenimplantation in Siliziumkarbid hergestellt, da es, wenn die Herstellung unter Verwendung von Silizium durchgeführt wird, schwierig wird, den Grad einer thermischen Diffusion der Störstellen in die Oberflächenkanalschicht 5 zu steuern, was Bemühungen erschwert, einen MOSFET eines normalerweise ausgeschalteten Typs mit dem gleichen Aufbau herzustellen, wie er zuvor beschrieben worden ist. Folglich ist es unter Verwendung von SiC, wie es gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung ist, möglich, einen vertikalen Leistungs-MOSFET mit einer größeren Genauigkeit als unter Verwendung von Silizium herzustellen.
  • Außerdem ist es, um einen vertikalen Leistungs-MOSFET eines normalerweise ausgeschalteten Typs zu erzielen, notwendig, die Dicke der Oberflächenkanalschicht 5 derart einzustellen, daß sie die Bedingung von Gleichung (5), die zuvor erwähnt worden ist, erfüllt; jedoch wird es notwendig, da Vbuilt niedrig ist, wenn Silizium verwendet wird, die Oberflächenkanalschicht 5 mit einer niedrigen Dicke und mit einer niedrigen Störstellenkonzentration auszubilden, was es schwierig macht, den Grad einer Streuung der Störstellenionen zu steuern, und dies erschwert stark eine Herstellung. Weiterhin ist, wenn SiC verwendet wird, Vbuilt ungefähr dreimal höher als bei Silizium, was eine Ausbildung einer dicken Schicht eines n–-Typs und einer hohen Störstellenkonzentration zuläßt, und es wird deshalb einfacher, einen normalerweise ausgeschalteten MOSFET eines Anreicherungstyps herzustellen.
  • Es folgt die Beschreibung des in 36 gezeigten Schritts.
  • Ein Isolationsfilm 21 wird auf einen vorbestimmten Bereich der Oberflächenkanalschicht 5 angeordnet und dieser wird als die Maske zur Ionenimplantation von N+ verwendet, um die Sourcebereiche 4a, 4b des n+-Typs auszubilden. Die Ionenimplantationsbedingungen sind eine Temperatur von 700°C und eine Dosis von 1E15 cm–2.
  • Es folgt die Beschreibung des in 37 gezeigten Schritts.
  • Nach einem Entfernen des Isolationsfilms 21 wird das Photoresistverfahren verwendet, um einen Isolationsfilm 22 auf einem vorbestimmten Bereich der Oberflächenkanalschicht 5 anzuordnen, und dieser wird als eine Maske zum teilweisen Ätzentfernen der Oberflächenkanalschicht 5 auf den Siliziumkarbidbasisbereichen 3a, 3b des p–-Typs durch RIE verwendet.
  • Es folgt die Beschreibung des in 38 gezeigten Schritts.
  • Ebenso wird der Isolationsfilm 22 als eine Maske zur Ionenimplantation von B+ verwendet, um tiefe Basisschichten 30a, 30b auszubilden. Diese erzeugt dickere Bereiche auf den Basisbereichen 3a, 3b. Die tiefen Basisschichten 30a, 30b werden auf Bereichen ausgebildet, die nicht mit den Sourcbereichen 4a, 4b des n+-Typs überlappen und die verdickten Bereiche, an denen die tiefen Basisschichten 30a, 30b in den Siliziumkarbidbasisbereichen 3a, 3b des p–_-Typs ausgebildet werden, weisen eine höhere Störstellenkonzentration als die dünneren Bereiche auf, auf welchen die tiefen Basisschichten 30a, 30b nicht ausgebildet sind.
  • Es folgt die Beschreibung des in 39 gezeigten Schritts.
  • Nach einem Entfernen des Isolationsfilms 22 wird ein Gateisolationsfilm (Gateoxidfilm) 7 durch Naßoxidation auf dem Substrat ausgebildet. Hierbei beträgt die Atmosphärentemperatur 1080°C.
  • Dann wird eine Polysiliziumgateelektrode 8 durch LPCVD auf dem Gateisolationsfilm 7 angehäuft. Die Filmausbildungstemperatur beträgt hierbei 600°C.
  • Es folgt die Beschreibung des in 40 gezeigten Schritts.
  • Als nächstes wird nach einem Entfernen der unerwünschten Abschnitte des Gateisolationsfilms 7 ein Isolationsfilm 9 derart ausgebildet, daß er den Gateisolationsfilm 7 bedeckt. Genauer gesagt beträgt die Filmausbildungstemperatur 425°C und wird ein Glühen bei 1000°C nach der Filmausbildung durchgeführt.
  • Es folgt die Beschreibung des in 41 gezeigten Schritts.
  • Ebenso werden eine Sourceelektrode 10 und eine Drainelektrode 11 durch Metallzerstäubung bei Raumtemperatur erzeugt. Dann wird ein Glühen bei 1000°C nach der Filmausbildung durchgeführt.
  • Gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung befindet, wenn die Leistungsvorrichtung ausgeschaltet ist, sie sich aufgrund einer Verarmung durch die Differenz der Austrittsarbeiten der Polysiliziumgateelektrode 8 und der Oberflächenkanalschicht 5a, 5b und dem PN-Übergang zwischen den Siliziumkarbidbasisbereichen 3a, 3b des p–-Typs und der Oberflächenkanalschicht 5a, 5b in einem Abschnürzustand. Andererseits wird sie durch Anlegen einer Spannung an die Polysiliziumgateelektrode 8 in eine Anreicherungsbetriebsart eingeschaltet, bei der sich die Ladungsträger auf der Oberflächenkanalschicht 5a angereichern. In dem eingeschalteten Zustand fließen die Elektronen von den Sourcebereichen 4a, 4b des n+-Typs durch die Oberflächenkanalschicht 5a des n–-Typs- und von der Oberflächenkanalschicht 5b des n+-Typs zu der Siliziumkarbidepischicht 2 des n–-Typs und fließen die Elektronen nach Erreichen der Siliziumkarbidepischicht 2 des n–-Typs (Driftbereichs) vertikal zu dem Siliziumkarbidhalbleitersubstrat 1 des n+-Typs.
  • Ebenso befinden sich, wie es in 31 gezeigt ist, die Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs in Kontakt mit der Sourceelektrode 10 und sind daher an Masse gelegt. Folglich kann die eingebaute Spannung Vbuilt an dem PN-Übergang zwischen der Oberflächenkanalschicht 5 und den Siliziumkarbidbasisbereichen 3a, 3b des p–-Typs verwendet werden, um die Oberflächenkanalschicht 5 zu einem Abschnürzustand zu bringen. Zum Beispiel kann die verarmte Schicht, wenn die Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs nicht an Masse gelegt sind und sich in einem schwebenden Zustand befinden, unter Verwendung der eingebauten Spannung Vbuilt nicht von den Siliziumkarbidbasisbereichen 3a, 3b des p–-Typs ausgedehnt werden, und kann deshalb der Kontakt zwischen den Siliziumkarbidbasisbereichen 3a, 3b des p–-Typs und der Sourceelektrode 10 als eine wirksame Struktur zum Bringen der Oberflächenkanalschicht 5 zu einem Abschnürzustand betrachtet werden. Gemäß diesem Ausführungsbeispiel der vorliegenden Erfindung werden die Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs mit einer niedrigen Störstellenkonzentration ausgebildet, kann aber die eingebaute Spannung Vbuilt auch weiter mit einer hohen Störstellenkonzentration verwendet werden.
  • Dies vervollständigt den vertikalen Leistungs-MOSFET, der in 31 gezeigt ist.
  • Dieses Ausführungsbeispiel der vorliegenden Erfindung weist die folgenden Merkmale auf.
  • Durch Herstellen der Störstellenkonzentration des Bereichs der Oberflächenkanalschicht, die sich auf dem Oberflächenbereich der Epitaxischicht befindet, daß sie höher als die der Epitaxischicht ist, ist es möglich, den Widerstand der anderen Bereiche der Oberflächenkanalschicht als den Kanalbereich (Anreicherungsdriftwiderstand der Kanalschicht) zu verringern, was den Durchlaßwiderstand des MOSFET verringert. Dies läßt zu, daß für den MOSFET ein ziemlich niedrigerer Durchlaßwiderstand erzielt wird.
  • Nachstehend erfolgt die Beschreibung eines sechsten Ausführungsbeispiels der vorliegenden Erfindung.
  • In dem vorhergehenden Ausführungsbeispiel der vorliegenden Erfindung wird die Oberflächenkanalschicht 5 durch direkte Ionenimplantation in den Oberflächenbereich der Si liziumkarbidepischicht 2 des n–-Typs und die Oberflächenbereiche (Oberflächenschichten) der Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs ausgebildet, wird aber, wie es in 42 gezeigt ist, eine Oberflächenkanalschicht 5 des n–-Typs epitaktisch über sie aufgewachsen, worauf die Störstellenkonzentration des n-Typs an den anderen Bereichen als dem Kanalbereich der Oberflächenkanalschicht 5 durch einen Photoschritt und eine Ionenimplantation selektiv angehoben werden kann. Jedoch ist es, da dieses Verfahren die Anzahl von Herstellungsschritten erhöht, für vertikale Leistungs-MOSFETs bevorzugt, daß sie durch das Verfahren des vorhergehenden Ausführungsbeispiels der vorliegenden Erfindung hergestellt werden.
  • Nachstehend erfolgt die Beschreibung eines siebten Ausführungsbeispiels der vorliegenden Erfindung.
  • Ebenso können, wie es in 43 gezeigt ist, nach einem Ausbilden der Sourcebereiche 4a, 4b des n+-Typs, wenn eine Oberflächenkanalschicht 40 epitaktisch auf die Oberflächen der Sourcebereiche 4a, 4b des n+-Typs oder die Siliziumkarbidbasisbereiche 3a, 3b des p–-Typs und die Siliziumkarbidepischicht 2 des n–-Typs aufgewachsen wird, die anderen Bereiche als der Kanalbereich als eine Schicht des n+-Typs ausgebildet werden. Jedoch ist in diesem Fall ebenso, da die Anzahl von Herstellungsschritten um ein epitaktisches Wachstum der Oberflächenkanalschicht erhöht werden muß, dem eine Ionenimplantation folgt, wie in dem Fall, der in 42 gezeigt ist, das Verfahren gemäß dem vorhergehenden Ausführungsbeispiel der vorliegenden Erfindung wirksamer.
  • Weiterhin ist in den vorhergehenden Ausführungsbeispielen der vorliegenden Erfindung die Anwendung an einem vertikalen MOSFET mit einem n-Kanal beschrieben worden. Das Vertauschen des p-Typs und des n-Typs miteinander in jedem Ausführungsbeispiel der vorliegenden Erfindung, daß heißt, ein vertikaler MOSFET mit einem p-Kanal bietet den gleichen Effekt.
  • Gemäß der vorhergehenden Beschreibung wird eine Halbleitervorrichtung geschaffen, die ein Halbleitersubstrat, das Siliziumkarbid eines ersten Leitfähigkeitstyps aufweist, eine Siliziumkarbidepitaxischicht des ersten Leitfähigkeitstyps, einen ersten Halbleiterbereich, der auf dem Halbleitersubstrat ausgebildet ist und Siliziumkarbid eines zweiten Leitfähigkeitstyps aufweist, einen zweiten Halbleiterbereich, der auf dem ersten Halbleiterbereich ausgebildet ist, Siliziumkarbid des ersten Leitfähigkeitstyps aufweist und durch den ersten Halbleiterbereich von dem Halbleitersubstrat des ersten Leitfähigkeitstyps getrennt ist, einen dritten Halbleiterbereich, der auf dem Halbleiterbereich ausgebildet ist, der mit dem Halbleitersubstrat und dem zweiten Halbleiterbereich verbunden ist, der Siliziumkarbid des ersten Leitfähigkeitstyps aufweist und einen höheren Widerstand als das Halbleitersubstrat aufweist, und eine Gateelektrode aufweist, die auf dem dritten Halbleiterbereich über einer Isolationsschicht ausgebildet ist, wobei der dritte Halbleiterbereich verarmt ist, wenn keine Spannung an die Gateelektrode angelegt ist, so daß die Halbleitervorrichtung eine normalerweise ausgeschaltete Charakteristik aufweist.

Claims (20)

  1. Halbleitervorrichtung, die aufweist: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, das einkristallines Siliziumkarbid und eine Siliziumkarbidepitaxieschicht des ersten Leitfähigkeitstyps aufweist, welche auf der Hauptseite des Halbleitersubstrats ausgebildet ist; einen ersten Halbleiterbereich, der auf der Siliziumkarbidepitaxieschicht ausgebildet ist und Siliziumkarbid eines zweiten Leitfähigkeitstyps aufweist; einen zweiten Halbleiterbereich, der auf dem ersten Halbleiterbereich ausgebildet ist, Siliziumkarbid des ersten Leitfähigkeitstyps aufweist und durch den ersten Halbleiterbereich von der Siliziumkarbidepitaxieschicht des ersten Leitfähigkeitstyps getrennt ist; einen dritten Halbleiterbereich, der auf dem ersten Halbleiterbereich ausgebildet ist, der mit der Siliziumkarbidepitaxieschicht und dem zweiten Halbleiterbereich verbunden ist, der Siliziumkarbid des ersten Leitfähigkeitstyps aufweist und einen höheren Widerstand als das Halbleitersubstrat aufweist; und eine Gateelektrode, die mit einer sich dazwischen befindenden Isolationsschicht auf dem dritten Halbleiterbereich ausgebildet ist, wobei die Dicke des dritten Halbleiterbereichs eine derartige Dicke ist, daß eine vollständige Verarmung auftritt, wenn keine Spannung an die Gateelektrode angelegt ist.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine normalerweise ausgeschaltete Charakteristik des dritten Halbleiterbereichs durch wechselseitiges Verbinden einer Verarmungsschicht, welche sich von der Gateelektrode in den dritten Halbleiterbereich ausdehnt, und einer Verarmungsschicht erzielt wird, welche sich von dem zweiten Halbleiterbereich in den dritten Halbleiterbereich ausdehnt.
  3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Gateelektrode eine Polysiliziumgateelektrode ist und die Polysiliziumgateelektrode einen Leitfähigkeitstyp aufweist, der zu dem des dritten Halbleiterbereichs entgegengesetzt ist.
  4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der erste Halbleiterbereich Siliziumkarbid des zweiten Leitfähigkeitstyps ist und einen höheren Widerstand als die Siliziumkarbidepitaxieschicht oder das Halbleitersubstrat aufweist; der erste Halbleiterbereich ein Basisbereich ist, der bis zu einer vorbestimmten Tiefe auf einem vorbestimmten Bereich der Siliziumkarbidepitaxieschicht ausgebildet ist; der zweite Halbleiterbereich ein Sourcebereich ist, der auf einem vorbestimmten Bereich der Oberflächenschicht des Basisbereichs ausgebildet ist und eine flachere Tiefe als der Basisbereich aufweist; der dritte Halbleiterbereich eine Oberflächenkanalschicht ist, die aus Siliziumkarbid des ersten Leitfähigkeitstyps besteht, einen höheren Widerstand als das Halbleitersubstrat aufweist und derart auf der Oberfläche des Basisbereichs angeordnet ist, daß er den Sourcebereich und den ersten Halbleiterbereich verbindet, wobei die Oberflächenkanalschicht verarmt ist, wenn keine Spannung an die Gateelektrode angelegt ist, um eine normalerweise ausgeschaltete Charakteristik aufzuweisen; und die Halbleitervorrichtung weiterhin einen Gateisolationsfilm, der auf der Oberflächenkanalschicht ausgebildet ist, eine Gateelektrode, die auf dem Gateisolationsfilm ausgebildet ist, eine Sourcelektrode, die derart ausgebildet ist, daß sie den Basisbereich und den Sourcebereich berührt, und eine Drainelektrode aufweist, die auf der Rückseite des Halbleitersubstrats ausgebildet ist.
  5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Bereich der Oberflächenkanalschicht, welcher auf der Oberfläche der Siliziumkarbidepitaxieschicht angeordnet ist, einen niedrigeren Widerstand als die Siliziumkarbidepitaxieschicht aufweist.
  6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Hauptoberfläche des Siliziumkarbidhalbleitersubstrats die (0001)-Si-Fläche oder die (1120)-a-Fläche für eine niedrige Übergangszustandsdichte an dem Siliziumkarbid/Isolatorübergang ist.
  7. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Dotierstoffkonzentration der Oberflächenkanalschicht nicht größer als die Dotierstoffkonzentrationen der Siliziumkarbidepitaxieschicht und des Basisbereichs ist.
  8. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Gateelektrode ein erstes Austrittsarbeitspotential aufweist, der Basisbereich ein zweites Austrittsarbeitspotential aufweist, die Oberflächenkanalschicht ein drittes Austrittsarbeitspotential aufweist und die ersten, zweiten und dritten Austrittsarbeitspotentiale derart eingestellt sind, daß die Ladungsträger des ersten Leitfähigkeitstyps in der Oberflächenkanalschicht verarmt sind.
  9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die ersten, zweiten und dritten Austrittsarbeitspotentiale derart eingestellt sind, daß die Ladungsträger des ersten Leitfähigkeitstyps in der Oberflächenkanalschicht verarmt sind, wenn sich die Gateelektrode bezüglich dem Drainbereich an Nullpotential befindet.
  10. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Oberflächenkanalschicht durch epitaktisches Wachstum oder Ionenimplantation ausgebildet ist.
  11. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Oberflächenkanalschicht durch epitaktisches Wachstum ausgebildet ist und das Kristallsystem/polymorph des Siliziumkarbids, das das Halbleitersubstrat, die Siliziumkarbidepitaxieschicht, den Basisbereich und den Sourcebereich bildet, zu dem des Siliziumkarbids der Oberflächenkanalschicht unterschiedlich ist.
  12. Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß das Siliziumkarbid, das das Halbleitersubstrat, die Siliziumkarbidepitaxieschicht, den Basisbereich und den Sourcebereich bildet, von einem hexagonalen System ist, während das Siliziumkarbid der Oberflächenkanalschicht von einem kubischen System ist.
  13. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Oberflächenkanalschicht durch epitaktisches Wachstum ausgebildet ist und das Siliziumkarbid, das das Halbleitersubstrat, die Siliziumkarbidepitaxieschicht, den Basisbereich und den Sourcebereich bildet, 6H-SiC ist, während das Siliziumkarbid der Oberflächenkanalschicht 3C-SiC ist.
  14. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß ein Abschnitt des Basisbereichs dicker hergestellt ist.
  15. Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die Störstellenkonzentration des verdickten Bereichs des Basisbereichs höher als die Störstellenkonzentration der dünneren Bereiche hergestellt ist.
  16. Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß der verdickte Bereich des Basisbereichs unter dem Sourcebereich ausgebildet ist.
  17. Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß der verdickte Bereich des Basisbereichs an einer Stelle ausgebildet ist, die nicht mit dem Sourcebereich überlappt.
  18. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Oberflächenkanalschicht mit einem Abschnitt des Sourcebereichs überlappt.
  19. Halbleitervorrichtung nach Anspruch 1, wobei eine Kanalschicht durch epitaktisches Wachstum ausgebildet ist.
  20. Halbleitervorrichtung nach Anspruch 1, wobei eine Störstellenkonzentration eines Bereichs einer Oberflächenkanalschicht, die sich auf einem Oberflächenbereich einer Epitaxieschicht befindet, höher als die eines verbleibenden Bereichs einer Oberflächenkanalepitaxieschicht und der Siliziumkarbidepitaxieschicht ist, wodurch der Durchlaßwiderstand verringert ist.
DE19809554A 1997-03-05 1998-03-05 Siliziumkarbidhalbleitervorrichtung Expired - Lifetime DE19809554B4 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP9-50233 1997-03-05
JP5023397 1997-03-05
JP9-259076 1997-09-24
JP25907697A JP3385938B2 (ja) 1997-03-05 1997-09-24 炭化珪素半導体装置及びその製造方法
JP10-6027 1998-01-14
JP602798 1998-01-14

Publications (2)

Publication Number Publication Date
DE19809554A1 DE19809554A1 (de) 1998-09-10
DE19809554B4 true DE19809554B4 (de) 2008-04-03

Family

ID=27276989

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19809554A Expired - Lifetime DE19809554B4 (de) 1997-03-05 1998-03-05 Siliziumkarbidhalbleitervorrichtung

Country Status (1)

Country Link
DE (1) DE19809554B4 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8330244B2 (en) 2006-08-01 2012-12-11 Cree, Inc. Semiconductor devices including Schottky diodes having doped regions arranged as islands and methods of fabricating same
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8710510B2 (en) 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US7022378B2 (en) 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US7615801B2 (en) 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
KR100965968B1 (ko) * 2005-10-19 2010-06-24 미쓰비시덴키 가부시키가이샤 Ｍｏｓｆｅｔ 및 ｍｏｓｆｅｔ의 제조 방법
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55121682A (en) * 1979-03-14 1980-09-18 Nec Corp Field effect transistor
JPH0423977A (ja) * 1990-05-16 1992-01-28 Kyowa Hakko Kogyo Co Ltd 粉末酒粕の製造法
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55121682A (en) * 1979-03-14 1980-09-18 Nec Corp Field effect transistor
JPH0423977A (ja) * 1990-05-16 1992-01-28 Kyowa Hakko Kogyo Co Ltd 粉末酒粕の製造法
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330244B2 (en) 2006-08-01 2012-12-11 Cree, Inc. Semiconductor devices including Schottky diodes having doped regions arranged as islands and methods of fabricating same
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US9548374B2 (en) 2006-08-17 2017-01-17 Cree, Inc. High power insulated gate bipolar transistors
US8710510B2 (en) 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
US9064840B2 (en) 2007-02-27 2015-06-23 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance

Also Published As

Publication number Publication date
DE19809554A1 (de) 1998-09-10

Similar Documents

Publication Publication Date Title
DE19809554B4 (de) Siliziumkarbidhalbleitervorrichtung
DE19900171B4 (de) Siliziumkarbid-Halbleiteranordnung und Verfahren zu deren Herstellung
DE102010036818B4 (de) Bipolarhalbleiterbauelement und Herstellungsverfahren
DE10214150B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102005017814B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19649686B4 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19900169B4 (de) Verfahren zur Herstellung eines vertikalen Siliciumcarbid-Feldeffekttransistors
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE112006000229B4 (de) Nicht-planare MOS-Struktur mit einer Strained-Channel-Region und Verfahren zur Herstellung einer solchen Struktur
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE19629088A1 (de) Vertikaler Siliziumcarbid-Feldeffekttransistor
DE102009033302B4 (de) Herstellungsverfahren für ein unipolares Halbleiter-Bauelement und Halbleitervorrichtung
DE102013010245A1 (de) Halbleitervorrichtung
DE19636302A1 (de) Siliziumkarbidhalbleitervorrichtung
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102014118766A1 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE112016006723T5 (de) Halbleitereinrichtung
DE112016004718T5 (de) Halbleitereinheit
DE112017004237T5 (de) Halbleitereinheit

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right