JP3778153B2 - 炭化珪素ショットキーダイオードおよびその製造方法 - Google Patents
炭化珪素ショットキーダイオードおよびその製造方法 Download PDFInfo
- Publication number
- JP3778153B2 JP3778153B2 JP2002288500A JP2002288500A JP3778153B2 JP 3778153 B2 JP3778153 B2 JP 3778153B2 JP 2002288500 A JP2002288500 A JP 2002288500A JP 2002288500 A JP2002288500 A JP 2002288500A JP 3778153 B2 JP3778153 B2 JP 3778153B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- polysilicon layer
- epitaxial layer
- anode electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 130
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 129
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 105
- 229920005591 polysilicon Polymers 0.000 claims description 105
- 239000000758 substrate Substances 0.000 claims description 40
- 239000013078 crystal Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 239000012298 atmosphere Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000003763 carbonization Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素ショットキーダイオードおよびその製造方法に関する。
【０００２】
【従来の技術】
【特許文献】
特開平５―１３６０１５号公報
上記特許文献に記載された従来の炭化珪素（ＳｉＣ）ショットキーダイオードにおいては、ｎ−型炭化珪素エピタキシャル層とアノード電極とのショットキー接合界面の周囲に、ｐ＋型層を形成し、ｎ−型炭化珪素エピタキシャル層とｐ＋型層とによるｐｎ接合を設け、逆方向電圧印加時にショットキー接合界面に、ｐｎ接合部から空乏層を伸ばして、ショットキー接合界面の電界強度を緩和させ、逆方向電圧印加時の漏れ電流を低減するような構造になっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、前記のようなショットキーダイオードは、一応、逆方向電圧印加時のショットキー接合界面からの漏れ電流は低減させることができる。しかし、炭化珪素ショットキーダイオードの場合、ｐ＋型層を形成する方法は、イオン注入が唯一の手法である。
したがって、イオン注入により格子欠陥が発生し、特にｐｎ接合部に格子欠陥が集中するために、逆方向電圧印加時にｐｎ接合界面から漏れ電流が発生してしまう。
この格子欠陥を減少させるためには、高温（１５００℃〜）の熱処理が必要である。しかし、この熱処理によってｎ−型炭化珪素エピタキシャル層の表面が荒れる（凹凸が発生する）ので、良好なショットキー接合が形成できない。このため、逆方向電圧印加時にショットキー接合界面から漏れ電流が発生してしまう。
本発明は、上記の問題に鑑みたものであり、その目的は、イオン注入を用いることなく、逆方向電圧印加時の漏れ電流を低減することができる炭化珪素ショットキーダイオードおよびその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
上記課題を解決するため、本発明は、炭化珪素基板上に設けた炭化珪素エピタキシャル層と、エピタキシャル層上に設けたショットキー金属アノード電極と、基板の裏面に設けたカソード電極とを有し、エピタキシャル層上の、１箇所、あるいは複数箇所にポリシリコン層を設け、露出されたエピタキシャル層とポリシリコン層上にわたってアノード電極を配置したことを特徴とする。
【０００５】
【発明の効果】
本発明によれば、逆方向電圧印加時にショットキー接合界面にポリシリコン／炭化珪素ヘテロ接合部から空乏層を伸ばして、ショットキー接合界面の電界強度を緩和させ、逆方向電圧印加時の漏れ電流を低減することができる。
【０００６】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
実施の形態１
以下、本発明の実施の形態１について図面を用いて説明する。
図１は、本実施の形態１の炭化珪素ショットキーダイオードの断面図である。
１はｎ＋型炭化珪素単結晶基板、２はｎ＋型炭化珪素単結晶基板１の上面に設けたｎ−型炭化珪素エピタキシャル層、３はｎ−型炭化珪素エピタキシャル層２の上面に所定の間隔をおいて設けたポリシリコン層、４は露出されたｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面にわたって設けたショットキー金属からなるアノード電極、５はｎ＋型炭化珪素単結晶基板の裏面に設けたカソード電極である。
本実施の形態１の炭化珪素ショットキーダイオードでは、ｎ＋型炭化珪素単結晶基板１の上面に、基板１よりも不純物濃度が低いｎ−型炭化珪素エピタキシャル層２が積層されている。その上面に、所定の間隔をおいてポリシリコン層３が形成されている。露出したｎ−型エピ層２とポリシリコン層３の上面にはショットキー電極４が形成されている。ｎ＋型炭化珪素単結晶基板１の裏面にはカソード電極５が形成されている。
【０００７】
すなわち、本実施の形態１は、ｎ＋型炭化珪素単結晶基板１の上面に設けたｎ−型炭化珪素エピタキシャル層２と、ｎ−型炭化珪素エピタキシャル層２の上面に設けたショットキー金属からなるアノード電極（ショットキー電極）４と、ｎ＋型炭化珪素単結晶基板１に接するように形成されたカソード電極５とを有する炭化珪素ショットキーダイオードにおいて、ｎ−型炭化珪素エピタキシャル層２の上面の、１箇所、あるいは複数箇所にポリシリコン層３を設け、露出されたｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面にわたってアノード電極４を配置したものである。
この構成により、ｎ−型炭化珪素エピタキシャル層２とアノード電極４とのショットキー接合界面の周囲に、ポリシリコン／炭化珪素ヘテロ接合（ポリシリコン層３からなる電界緩和層（電界シールド層））を設け、逆方向電圧印加時にショットキー接合界面にポリシリコン／炭化珪素ヘテロ接合部から空乏層を伸ばして、ショットキー接合界面の電界強度を緩和させ、逆方向電圧印加時の漏れ電流を低減することができる。従来の構造と異なり、イオン注入を用いずに作製可能なので、前記のイオン注入に起因する格子欠陥の発生および熱処理によるエピタキシャル層表面の荒れの問題は発生しない。
なお、ｎ−型炭化珪素エピタキシャル層２の上面の、１箇所、あるいは複数箇所にポリシリコン層３を設けるのは、逆方向電圧印加時に、ポリシリコン層３／ｎ−型炭化珪素エピタキシャル層２との接合部から空乏層を伸ばして、ｎ−型炭化珪素エピタキシャル層２とアノード電極４とのショットキー接合界面の電界強度を緩和させ、漏れ電流を効果的に低減するためである。
また、ポリシリコン層３の仕事関数が、アノード電極４を構成するショットキー金属の仕事関数に比べ大きい。
この構成により、固有の仕事関数を持つ従来の金属と異なり、ポリシリコン層の場合、不純物濃度を変えることで任意に仕事関数を変えることができる、すなわち、バリアハイトを制御できるという利点がある。よって、ポリシリコンの仕事関数をショットキー金属の仕事関数より大きくしておけば、ポリシリコン層から空乏層を伸ばして、ショットキー接合界面の電界強度を緩和させることができる。
図２は、図１の要部（１個のポリシリコン層３とその上に形成されたアノード電極４）の拡大図である。
【０００８】
図２に示すように、アノード電極４の最外周部は、ポリシリコン層３上で終端されている。
逆方向電圧印加時に最も電界が集中し易い箇所は、アノード電極の周辺部である。このため、この領域がショットキー金属の場合、バリアハイトが低下し、漏れ電流が発生する。この構成によれば、アノード電極の周辺をポリシリコン層上で終端することで、アノード電極周辺における電界集中を緩和することができる。
【０００９】
次に、この炭化珪素ショットキーダイオードの製造工程について、図３（ａ）〜（ｅ）を用いて説明する。
まず、図３（ａ）に示すように、ｎ＋型炭化珪素単結晶基板１の上面に、基板１よりも不純物濃度が低いｎ−型炭化珪素エピタキシャル層２を、例えば厚さ１０μｍエピタキシャル成長させる。
次に、図３（ｂ）に示すように、ｎ−型炭化珪素エピタキシャル層２上に、ＬＰ―ＣＶＤ法によりポリシリコン層３を堆積した後に、ＰＯＣｌ３雰囲気中にて７００℃、２０分の熱処理を行い、ポリシリコン層３中に燐を拡散させる。その後、窒素雰囲気中で１０００℃、１分間の熱処理を行い、ポリシリコン層３／ｎ−型炭化珪素エピタキシャル層２の界面の構造を緻密にする。
次に、フォトリソグラフィとエッチングによりポリシリコン層３をパターニングし、図３（ｃ）に示すような、所定の間隔を有するポリシリコン層３を形成する。
次に、図３（ｄ）に示すように、露出したｎ−型炭化珪素エピタキシャル層２上とポリシリコン層３上に、ショットキーからなるアノード電極４として、チタン膜をスパッタ法により成膜する。
次に、図３（ｅ）に示すように、アノード電極４の周囲がポリシリコン層３で終端されるように、フォトリソグラフィとエッチングによりチタン膜をパターニングする。その後、ｎ＋型炭化珪素単結晶基板１の裏面にスパッタ法により、チタン膜、アルミニウム膜の順に成膜してカソード電極５を形成し、炭化珪素ショットキーダイオードを完成させる。
【００１０】
すなわち、本実施の形態１におけるこの製造方法は、ｎ＋型炭化珪素単結晶基板１の上面にｎ−型炭化珪素エピタキシャル層２を形成する工程と、ｎ−型炭化珪素エピタキシャル層２の上面の、１箇所、あるいは複数箇所に不純物をドーピングしたポリシリコン層３を形成する工程と、露出されたｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面にわたってショットキー金属からなるアノード電極４を形成する工程と、ｎ＋型炭化珪素単結晶基板１に接するようにカソード電極５を形成する工程とを有する。
このようにして製造した炭化珪素ショットキーダイオードは、逆方向電圧印加時にショットキー接合界面に設けられたポリシリコン／炭化珪素ヘテロ接合部から空乏層を伸ばして、ショットキー接合界面の電界強度を緩和することができ、逆方向電圧印加時の漏れ電流を低減することができる。また、電界が最も集中し易いアノード電極４の周辺も、ポリシリコン層３で終端されているため、ショットキー電極のバリアハイト低下を抑制できる。
また、この製造方法は、不純物をドーピングしたポリシリコン層３を形成する工程が、ポリシリコン層３を堆積する工程を含んでなり、ポリシリコン層３を堆積する工程と、ショットキー金属からなるアノード電極４を形成する工程との間に、１３００℃以下の熱処理を行う工程（前記の窒素雰囲気中で１０００℃、１分間の熱処理）を有する。
このように、ポリシリコン層を堆積した後で、かつ、ショットキー電極の形成前に、１３００℃以下の温度で熱処理を行うと、ポリシリコン／炭化珪素エピタキシャル層界面構造が緻密になり、より良好なヘテロ接合を形成することができる。また、ショットキー電極形成前に熱処理を行うので、金属と炭化珪素の反応（シリサイド化、カーバイド化）が生じるのを防止できる。
【００１１】
実施の形態２
以下、本発明の実施の形態２について図面を用いて説明する。
【００１２】
図４は、本実施の形態２の炭化珪素ショットキーダイオードの断面図である。
ｎ＋型炭化珪素単結晶基板１の上面に、基板１よりも不純物濃度が低いｎ−型炭化珪素エピタキシャル層２が積層されている。その上面に、所定の間隔をおいてトレンチ６が形成されている。トレンチ６の内部には、ポリシリコン層３が形成されている。露出したｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面には、ショットキー金属からなるアノード電極４が形成されている。ｎ＋型炭化珪素単結晶基板１の裏面には、カソード電極５が形成されている。
【００１３】
すなわち、本実施の形態２は、ｎ＋型炭化珪素単結晶基板１の上面に設けたｎ−型炭化珪素エピタキシャル層２と、ｎ−型炭化珪素エピタキシャル層２の上面に設けたショットキー金属からなるアノード電極４と、ｎ＋型炭化珪素単結晶基板１に接するように形成されたカソード電極５とを有する炭化珪素ショットキーダイオードにおいて、ｎ−型炭化珪素エピタキシャル層２の上面の、１箇所、あるいは複数箇所にトレンチ６を設け、トレンチ６の内部にポリシリコン層３を設け、露出されたｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面にわたってアノード電極４を配置したものである。
このように、所定の間隔をおいてエピタキシャル層にトレンチ６を形成し、トレンチ６の内部にポリシリコン層３からなる電界緩和層を形成するため、ｎ−型炭化珪素エピタキシャル層に電界緩和層が埋め込まれた状態になる。したがって、オフ性が向上し、逆方向電圧印加時の漏れ電流をさらに低減することができる。
【００１４】
次に、この炭化珪素ショットキーダイオードの製造工程について、図５（ａ）〜（ｇ）を用いて説明する。
まず、図５（ａ）に示すように、ｎ＋型炭化珪素単結晶基板１の上面に、基板１よりも不純物濃度が低いｎ−型炭化珪素エピタキシャル層２を、例えば厚さ１０μｍエピタキシャル成長させる。
次に、図５（ｂ）に示すように、ｎ−型炭化珪素エピタキシャル層２上に、ＣＶＤ法により酸化膜７を堆積する。その後、酸化膜７をフォトレジストとエッチングによりパターニングし、マスク材を形成する。
次に、この酸化膜７をマスク材として、ｎ−型炭化珪素エピタキシャル層２をエッチングし、図５（ｃ）に示すように、所定の間隔をおいたトレンチ６を少なくとも２箇所に形成する。
【００１５】
次に、図５（ｄ）に示すように、ｎ−型炭化珪素エピタキシャル層２上、およびトレンチ６の領域全面に、ＬＰ―ＣＶＤ法によりポリシリコン層３を堆積する。その後、ＰＯＣｌ３雰囲気中にて、７００℃、２０分の熱処理を行い、ポリシリコン層３中に燐を拡散させる。その後、窒素雰囲気中で、１０００℃、１分間の熱処理を行い、ポリシリコン層３／ｎ−型炭化珪素エピタキシャル層２の界面の構造を緻密にする。
【００１６】
次に、フォトリソグラフィとエッチングによりポリシリコン層３をパターニングし、図５（ｅ）に示すような、所定の間隔をおいて形成されたトレンチ６の内部にポリシリコン層３の一部が充填された構造を形成する。
【００１７】
次に、図５（ｆ）に示すように、露出したｎ−型炭化珪素エピタキシャル層２上とポリシリコン層３上に、ショットキー金属からなるアノード電極４としてチタン膜をスパッタ法により成膜する。
【００１８】
次に、図５（ｇ）に示すように、アノード電極４の周囲が、ポリシリコン層３で終端されるように、フォトリソグラフィとエッチングによりチタン膜をパターニングする。その後、ｎ＋型炭化珪素単結晶基板１の裏面に、スパッタ法により、チタン膜、アルミニウム膜の順に成膜してカソード電極５を形成し、炭化珪素ショットキーダイオードを完成させる。
【００１９】
すなわち、本実施の形態２におけるこの製造方法は、ｎ＋型炭化珪素単結晶基板１の上面にｎ−型炭化珪素エピタキシャル層２を形成する工程と、ｎ−型炭化珪素エピタキシャル層２の上面の、１箇所、あるいは複数箇所にトレンチ６を形成する工程と、トレンチ６の内部に不純物をドーピングしたポリシリコン層３を形成する工程と、露出されたｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面にわたってショットキー金属からなるアノード電極４を形成する工程と、ｎ＋型炭化珪素単結晶基板１に接するようにカソード電極５を形成する工程とを有する。
このようにして製造した炭化珪素ショットキーダイオードは、所定の間隔をおいてｎ−型炭化珪素エピタキシャル層２にトレンチ６を形成し、そのトレンチ６内部にポリシリコン層３を形成しているので、ｎ−型炭化珪素エピタキシャル層２に電界緩和層が埋め込まれた状態になり、逆方向電圧印加時のオフ性が向上し、漏れ電流をさらに低減することができる。
実施の形態３
以下、本発明の実施の形態３について図面を用いて説明する。
図６は、本実施の形態３の炭化珪素ショットキーダイオードの断面図である。
ｎ＋型炭化珪素基板１の上面に、基板１よりも不純物濃度が低いｎ−型炭化珪素エピタキシャル層２が積層されている。その上面に所定の間隔をおいてポリシリコン層３が形成されている。ポリシリコン層３の表面は酸化膜８で覆われている。ショットキー金属からなるアノード電極４が、露出したｎ−型炭化珪素エピタキシャル層２とは接するように、かつ、ポリシリコン層３とは酸化膜８を介して絶縁されるように形成されている。ｎ＋型炭化珪素基板１の裏面には、カソード電極５が形成されている。すなわち、ｎ−型炭化珪素エピタキシャル層２の上面に、１箇所、あるいは複数箇所設けられたポリシリコン層３の少なくとも１箇所以上が、絶縁膜である例えば酸化膜８を介してアノード電極４と絶縁されている。
【００２０】
図６に示した構造では、アノード電極４とポリシリコン層３は、全て酸化膜８によって絶縁されているが、図７に示すように一部のポリシリコン層３上に酸化膜８が形成され、この一部のポリシリコン層３とアノード電極４とが絶縁されていてもよい。
【００２１】
この構成では、所定の間隔をおいてポリシリコン層３が配置されているため、逆方向電圧印加時には、アノード電極４とｎ−型炭化珪素エピタキシャル層２とのショットキー接合界面の電界強度を緩和させ、漏れ電流を効果的に低減できることに加えて、アノード電極４とポリシリコン層３は酸化膜８等の絶縁膜を介して絶縁されているため、アノード電極４とポリシリコン層３との間で漏れ電流を防止することができ、逆方向電圧印加時の漏れ電流を、より低減することができる。すなわち、オフ性がより向上する。
【００２２】
また、逆方向電圧印加時には、ポリシリコン／炭化珪素ヘテロ接合界面のポリシリコン層３側に蓄積された伝導電子が電界をシールドするため、ポリシリコン層３側には電界がほとんど及ばない。すなわち、逆方向電圧のほとんどが、ポリシリコン／炭化珪素ヘテロ接合界面とカソード電極５との間にかかることになる。そのため、逆方向電圧印加時にも、酸化膜８等の絶縁膜の絶縁破壊が生じない。したがって、ポリシリコン層３とアノード電極４との間は絶縁が保持された状態になる。この状態において、ポリシリコン層３の電位はアノード電極４の電位とほぼ同電位に固定されているため、アノード電極４とポリシリコン層３を酸化膜８等の絶縁膜で絶縁した状態にしても、絶縁していない場合と同様の逆方向耐圧を得ることができる。
【００２３】
次に、本実施の形態３の図６に示した炭化珪素ショットキーダイオードの製造工程について、図８（ａ）〜(ｄ)および図９（ｅ）、（ｆ）を用いて説明する。
【００２４】
まず、図８（ａ）に示すように、ｎ＋型炭化珪素基板１の上面に、基板１よりも濃度が低い不純物濃度を有するｎ−型炭化珪素エピタキシャル層２を厚さ例えば１０μｍエピタキシャル成長させる。
【００２５】
次に、図８（ｂ）に示すように、ｎ−型エピタキシャル層２上に、ＬＰ―ＣＶＤ法によりポリシリコン層３を堆積した後に、ＰＯＣｌ３雰囲気中にて７００℃、２０分の熱処理を行い、ポリシリコン層３中に燐を拡散させる。その後、窒素雰囲気中で１０００℃、１分間の熱処理を行い、ポリシリコン層３／ｎ−型エピタキシャル層２界面の構造を緻密にする。
【００２６】
次に、フォトリソグラフィとエッチングを用いて、ポリシリコン層３をパターンニングし、図８(ｃ)に示すような、所定の間隔を有するポリシリコン層３を形成する。
【００２７】
次に、水蒸気分圧１．０の酸化雰囲気中にて熱酸化を行い、図８（ｄ）に示すように、ポリシリコン層３の表面に酸化膜８を形成する。この際、露出した炭化珪素エピタキシャル層２は酸化されずに、ポリシリコン層３のみが酸化されるため、自己整合的にポリシリコン層３の表面のみに酸化膜を形成することができる。
【００２８】
次に、図９（ｅ）に示すように、露出したｎ−型炭化珪素エピタキシャル層２とは接するように、且つポリシリコン層３とは酸化膜６を介して絶縁されるように、ショットキー金属としてスパッタ法によりチタン、アルミニウムの順に成膜して、アノード電極４を形成する。
【００２９】
次に、図９（ｆ）に示すように、アノード電極４の周囲がポリシリコン層３で終端されるように、フォトリソグラフィとエッチングにより、チタン、アルミニウムからなるアノード電極４をパターニングする。その後、ｎ＋型炭化珪素基板１の裏面にスパッタ法により、チタン、アルミニウムの順に成膜してカソード電極５を形成し、炭化珪素ショットキーダイオードを完成させる。
このように本実施の形態の製造方法は、不純物をドーピングしたポリシリコン層３を形成する工程と、アノード電極４を形成する工程との間に、エピタキシャル層２の上面に１箇所、あるいは複数箇所設けられたポリシリコン層３の少なくとも１箇所以上に、アノード電極４と絶縁する絶縁膜、例えば酸化膜８を形成する工程を有する。
【００３０】
このようにして製造した炭化珪素ショットキーダイオードは、逆方向耐圧印加時にアノード電極の外周部におけるショットキー接合界面のバリアハイト低下による漏れ電流を低減できる効果に加えて、ポリシリコン層３とアノード電極４が絶縁されているため、アノード電極４とポリシリコン層３との間で漏れ電流を防止することができ、逆方向電圧印加時のオフ性をより向上することができる。上記のような絶縁膜、例えば酸化膜８を形成する工程を有する製造方法によれば、上記のような効果を有する炭化珪素ショットキーダイオードを製造することができる。
【００３１】
また、アノード電極４とポリシリコン層３を絶縁する絶縁膜として、水蒸気分圧１．０の酸化雰囲気中でポリシリコン層３を熱酸化することにより形成した酸化膜８を用いると、露出したｎ−型炭化珪素エピタキシャル層２は酸化されずに、ポリシリコン層３のみが酸化されるため、自己整合的にポリシリコン層３の表面のみに酸化膜８を形成することができる。よって、プロセスを簡略化できる。
【００３２】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【図１】本発明の実施の形態１の炭化珪素ショットキーダイオードの断面図
【図２】図１の要部拡大断面図
【図３】本発明の実施の形態１の炭化珪素ショットキーダイオードの製造方法を示す工程断面図
【図４】本発明の実施の形態２の炭化珪素ショットキーダイオードの断面図
【図５】本発明の実施の形態２の炭化珪素ショットキーダイオードの製造方法を示す工程断面図
【図６】本発明の実施の形態３の炭化珪素ショットキーダイオードの断面図
【図７】本発明の実施の形態３の別の構成の炭化珪素ショットキーダイオードの断面図
【図８】本発明の実施の形態３の炭化珪素ショットキーダイオードの製造方法を示す工程断面図
【図９】本発明の実施の形態３の炭化珪素ショットキーダイオードの製造方法を示す工程断面図
【符号の説明】
１…ｎ＋型炭化珪素基板、２…ｎ−型炭化珪素エピタキシャル層、３…ポリシリコン層、４…ショットキー電極、５…カソード電極、６…トレンチ、７…酸化膜、８…酸化膜
【発明の属する技術分野】
本発明は、炭化珪素ショットキーダイオードおよびその製造方法に関する。
【０００２】
【従来の技術】
【特許文献】
特開平５―１３６０１５号公報
上記特許文献に記載された従来の炭化珪素（ＳｉＣ）ショットキーダイオードにおいては、ｎ−型炭化珪素エピタキシャル層とアノード電極とのショットキー接合界面の周囲に、ｐ＋型層を形成し、ｎ−型炭化珪素エピタキシャル層とｐ＋型層とによるｐｎ接合を設け、逆方向電圧印加時にショットキー接合界面に、ｐｎ接合部から空乏層を伸ばして、ショットキー接合界面の電界強度を緩和させ、逆方向電圧印加時の漏れ電流を低減するような構造になっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、前記のようなショットキーダイオードは、一応、逆方向電圧印加時のショットキー接合界面からの漏れ電流は低減させることができる。しかし、炭化珪素ショットキーダイオードの場合、ｐ＋型層を形成する方法は、イオン注入が唯一の手法である。
したがって、イオン注入により格子欠陥が発生し、特にｐｎ接合部に格子欠陥が集中するために、逆方向電圧印加時にｐｎ接合界面から漏れ電流が発生してしまう。
この格子欠陥を減少させるためには、高温（１５００℃〜）の熱処理が必要である。しかし、この熱処理によってｎ−型炭化珪素エピタキシャル層の表面が荒れる（凹凸が発生する）ので、良好なショットキー接合が形成できない。このため、逆方向電圧印加時にショットキー接合界面から漏れ電流が発生してしまう。
本発明は、上記の問題に鑑みたものであり、その目的は、イオン注入を用いることなく、逆方向電圧印加時の漏れ電流を低減することができる炭化珪素ショットキーダイオードおよびその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】
上記課題を解決するため、本発明は、炭化珪素基板上に設けた炭化珪素エピタキシャル層と、エピタキシャル層上に設けたショットキー金属アノード電極と、基板の裏面に設けたカソード電極とを有し、エピタキシャル層上の、１箇所、あるいは複数箇所にポリシリコン層を設け、露出されたエピタキシャル層とポリシリコン層上にわたってアノード電極を配置したことを特徴とする。
【０００５】
【発明の効果】
本発明によれば、逆方向電圧印加時にショットキー接合界面にポリシリコン／炭化珪素ヘテロ接合部から空乏層を伸ばして、ショットキー接合界面の電界強度を緩和させ、逆方向電圧印加時の漏れ電流を低減することができる。
【０００６】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
実施の形態１
以下、本発明の実施の形態１について図面を用いて説明する。
図１は、本実施の形態１の炭化珪素ショットキーダイオードの断面図である。
１はｎ＋型炭化珪素単結晶基板、２はｎ＋型炭化珪素単結晶基板１の上面に設けたｎ−型炭化珪素エピタキシャル層、３はｎ−型炭化珪素エピタキシャル層２の上面に所定の間隔をおいて設けたポリシリコン層、４は露出されたｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面にわたって設けたショットキー金属からなるアノード電極、５はｎ＋型炭化珪素単結晶基板の裏面に設けたカソード電極である。
本実施の形態１の炭化珪素ショットキーダイオードでは、ｎ＋型炭化珪素単結晶基板１の上面に、基板１よりも不純物濃度が低いｎ−型炭化珪素エピタキシャル層２が積層されている。その上面に、所定の間隔をおいてポリシリコン層３が形成されている。露出したｎ−型エピ層２とポリシリコン層３の上面にはショットキー電極４が形成されている。ｎ＋型炭化珪素単結晶基板１の裏面にはカソード電極５が形成されている。
【０００７】
すなわち、本実施の形態１は、ｎ＋型炭化珪素単結晶基板１の上面に設けたｎ−型炭化珪素エピタキシャル層２と、ｎ−型炭化珪素エピタキシャル層２の上面に設けたショットキー金属からなるアノード電極（ショットキー電極）４と、ｎ＋型炭化珪素単結晶基板１に接するように形成されたカソード電極５とを有する炭化珪素ショットキーダイオードにおいて、ｎ−型炭化珪素エピタキシャル層２の上面の、１箇所、あるいは複数箇所にポリシリコン層３を設け、露出されたｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面にわたってアノード電極４を配置したものである。
この構成により、ｎ−型炭化珪素エピタキシャル層２とアノード電極４とのショットキー接合界面の周囲に、ポリシリコン／炭化珪素ヘテロ接合（ポリシリコン層３からなる電界緩和層（電界シールド層））を設け、逆方向電圧印加時にショットキー接合界面にポリシリコン／炭化珪素ヘテロ接合部から空乏層を伸ばして、ショットキー接合界面の電界強度を緩和させ、逆方向電圧印加時の漏れ電流を低減することができる。従来の構造と異なり、イオン注入を用いずに作製可能なので、前記のイオン注入に起因する格子欠陥の発生および熱処理によるエピタキシャル層表面の荒れの問題は発生しない。
なお、ｎ−型炭化珪素エピタキシャル層２の上面の、１箇所、あるいは複数箇所にポリシリコン層３を設けるのは、逆方向電圧印加時に、ポリシリコン層３／ｎ−型炭化珪素エピタキシャル層２との接合部から空乏層を伸ばして、ｎ−型炭化珪素エピタキシャル層２とアノード電極４とのショットキー接合界面の電界強度を緩和させ、漏れ電流を効果的に低減するためである。
また、ポリシリコン層３の仕事関数が、アノード電極４を構成するショットキー金属の仕事関数に比べ大きい。
この構成により、固有の仕事関数を持つ従来の金属と異なり、ポリシリコン層の場合、不純物濃度を変えることで任意に仕事関数を変えることができる、すなわち、バリアハイトを制御できるという利点がある。よって、ポリシリコンの仕事関数をショットキー金属の仕事関数より大きくしておけば、ポリシリコン層から空乏層を伸ばして、ショットキー接合界面の電界強度を緩和させることができる。
図２は、図１の要部（１個のポリシリコン層３とその上に形成されたアノード電極４）の拡大図である。
【０００８】
図２に示すように、アノード電極４の最外周部は、ポリシリコン層３上で終端されている。
逆方向電圧印加時に最も電界が集中し易い箇所は、アノード電極の周辺部である。このため、この領域がショットキー金属の場合、バリアハイトが低下し、漏れ電流が発生する。この構成によれば、アノード電極の周辺をポリシリコン層上で終端することで、アノード電極周辺における電界集中を緩和することができる。
【０００９】
次に、この炭化珪素ショットキーダイオードの製造工程について、図３（ａ）〜（ｅ）を用いて説明する。
まず、図３（ａ）に示すように、ｎ＋型炭化珪素単結晶基板１の上面に、基板１よりも不純物濃度が低いｎ−型炭化珪素エピタキシャル層２を、例えば厚さ１０μｍエピタキシャル成長させる。
次に、図３（ｂ）に示すように、ｎ−型炭化珪素エピタキシャル層２上に、ＬＰ―ＣＶＤ法によりポリシリコン層３を堆積した後に、ＰＯＣｌ３雰囲気中にて７００℃、２０分の熱処理を行い、ポリシリコン層３中に燐を拡散させる。その後、窒素雰囲気中で１０００℃、１分間の熱処理を行い、ポリシリコン層３／ｎ−型炭化珪素エピタキシャル層２の界面の構造を緻密にする。
次に、フォトリソグラフィとエッチングによりポリシリコン層３をパターニングし、図３（ｃ）に示すような、所定の間隔を有するポリシリコン層３を形成する。
次に、図３（ｄ）に示すように、露出したｎ−型炭化珪素エピタキシャル層２上とポリシリコン層３上に、ショットキーからなるアノード電極４として、チタン膜をスパッタ法により成膜する。
次に、図３（ｅ）に示すように、アノード電極４の周囲がポリシリコン層３で終端されるように、フォトリソグラフィとエッチングによりチタン膜をパターニングする。その後、ｎ＋型炭化珪素単結晶基板１の裏面にスパッタ法により、チタン膜、アルミニウム膜の順に成膜してカソード電極５を形成し、炭化珪素ショットキーダイオードを完成させる。
【００１０】
すなわち、本実施の形態１におけるこの製造方法は、ｎ＋型炭化珪素単結晶基板１の上面にｎ−型炭化珪素エピタキシャル層２を形成する工程と、ｎ−型炭化珪素エピタキシャル層２の上面の、１箇所、あるいは複数箇所に不純物をドーピングしたポリシリコン層３を形成する工程と、露出されたｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面にわたってショットキー金属からなるアノード電極４を形成する工程と、ｎ＋型炭化珪素単結晶基板１に接するようにカソード電極５を形成する工程とを有する。
このようにして製造した炭化珪素ショットキーダイオードは、逆方向電圧印加時にショットキー接合界面に設けられたポリシリコン／炭化珪素ヘテロ接合部から空乏層を伸ばして、ショットキー接合界面の電界強度を緩和することができ、逆方向電圧印加時の漏れ電流を低減することができる。また、電界が最も集中し易いアノード電極４の周辺も、ポリシリコン層３で終端されているため、ショットキー電極のバリアハイト低下を抑制できる。
また、この製造方法は、不純物をドーピングしたポリシリコン層３を形成する工程が、ポリシリコン層３を堆積する工程を含んでなり、ポリシリコン層３を堆積する工程と、ショットキー金属からなるアノード電極４を形成する工程との間に、１３００℃以下の熱処理を行う工程（前記の窒素雰囲気中で１０００℃、１分間の熱処理）を有する。
このように、ポリシリコン層を堆積した後で、かつ、ショットキー電極の形成前に、１３００℃以下の温度で熱処理を行うと、ポリシリコン／炭化珪素エピタキシャル層界面構造が緻密になり、より良好なヘテロ接合を形成することができる。また、ショットキー電極形成前に熱処理を行うので、金属と炭化珪素の反応（シリサイド化、カーバイド化）が生じるのを防止できる。
【００１１】
実施の形態２
以下、本発明の実施の形態２について図面を用いて説明する。
【００１２】
図４は、本実施の形態２の炭化珪素ショットキーダイオードの断面図である。
ｎ＋型炭化珪素単結晶基板１の上面に、基板１よりも不純物濃度が低いｎ−型炭化珪素エピタキシャル層２が積層されている。その上面に、所定の間隔をおいてトレンチ６が形成されている。トレンチ６の内部には、ポリシリコン層３が形成されている。露出したｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面には、ショットキー金属からなるアノード電極４が形成されている。ｎ＋型炭化珪素単結晶基板１の裏面には、カソード電極５が形成されている。
【００１３】
すなわち、本実施の形態２は、ｎ＋型炭化珪素単結晶基板１の上面に設けたｎ−型炭化珪素エピタキシャル層２と、ｎ−型炭化珪素エピタキシャル層２の上面に設けたショットキー金属からなるアノード電極４と、ｎ＋型炭化珪素単結晶基板１に接するように形成されたカソード電極５とを有する炭化珪素ショットキーダイオードにおいて、ｎ−型炭化珪素エピタキシャル層２の上面の、１箇所、あるいは複数箇所にトレンチ６を設け、トレンチ６の内部にポリシリコン層３を設け、露出されたｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面にわたってアノード電極４を配置したものである。
このように、所定の間隔をおいてエピタキシャル層にトレンチ６を形成し、トレンチ６の内部にポリシリコン層３からなる電界緩和層を形成するため、ｎ−型炭化珪素エピタキシャル層に電界緩和層が埋め込まれた状態になる。したがって、オフ性が向上し、逆方向電圧印加時の漏れ電流をさらに低減することができる。
【００１４】
次に、この炭化珪素ショットキーダイオードの製造工程について、図５（ａ）〜（ｇ）を用いて説明する。
まず、図５（ａ）に示すように、ｎ＋型炭化珪素単結晶基板１の上面に、基板１よりも不純物濃度が低いｎ−型炭化珪素エピタキシャル層２を、例えば厚さ１０μｍエピタキシャル成長させる。
次に、図５（ｂ）に示すように、ｎ−型炭化珪素エピタキシャル層２上に、ＣＶＤ法により酸化膜７を堆積する。その後、酸化膜７をフォトレジストとエッチングによりパターニングし、マスク材を形成する。
次に、この酸化膜７をマスク材として、ｎ−型炭化珪素エピタキシャル層２をエッチングし、図５（ｃ）に示すように、所定の間隔をおいたトレンチ６を少なくとも２箇所に形成する。
【００１５】
次に、図５（ｄ）に示すように、ｎ−型炭化珪素エピタキシャル層２上、およびトレンチ６の領域全面に、ＬＰ―ＣＶＤ法によりポリシリコン層３を堆積する。その後、ＰＯＣｌ３雰囲気中にて、７００℃、２０分の熱処理を行い、ポリシリコン層３中に燐を拡散させる。その後、窒素雰囲気中で、１０００℃、１分間の熱処理を行い、ポリシリコン層３／ｎ−型炭化珪素エピタキシャル層２の界面の構造を緻密にする。
【００１６】
次に、フォトリソグラフィとエッチングによりポリシリコン層３をパターニングし、図５（ｅ）に示すような、所定の間隔をおいて形成されたトレンチ６の内部にポリシリコン層３の一部が充填された構造を形成する。
【００１７】
次に、図５（ｆ）に示すように、露出したｎ−型炭化珪素エピタキシャル層２上とポリシリコン層３上に、ショットキー金属からなるアノード電極４としてチタン膜をスパッタ法により成膜する。
【００１８】
次に、図５（ｇ）に示すように、アノード電極４の周囲が、ポリシリコン層３で終端されるように、フォトリソグラフィとエッチングによりチタン膜をパターニングする。その後、ｎ＋型炭化珪素単結晶基板１の裏面に、スパッタ法により、チタン膜、アルミニウム膜の順に成膜してカソード電極５を形成し、炭化珪素ショットキーダイオードを完成させる。
【００１９】
すなわち、本実施の形態２におけるこの製造方法は、ｎ＋型炭化珪素単結晶基板１の上面にｎ−型炭化珪素エピタキシャル層２を形成する工程と、ｎ−型炭化珪素エピタキシャル層２の上面の、１箇所、あるいは複数箇所にトレンチ６を形成する工程と、トレンチ６の内部に不純物をドーピングしたポリシリコン層３を形成する工程と、露出されたｎ−型炭化珪素エピタキシャル層２とポリシリコン層３の上面にわたってショットキー金属からなるアノード電極４を形成する工程と、ｎ＋型炭化珪素単結晶基板１に接するようにカソード電極５を形成する工程とを有する。
このようにして製造した炭化珪素ショットキーダイオードは、所定の間隔をおいてｎ−型炭化珪素エピタキシャル層２にトレンチ６を形成し、そのトレンチ６内部にポリシリコン層３を形成しているので、ｎ−型炭化珪素エピタキシャル層２に電界緩和層が埋め込まれた状態になり、逆方向電圧印加時のオフ性が向上し、漏れ電流をさらに低減することができる。
実施の形態３
以下、本発明の実施の形態３について図面を用いて説明する。
図６は、本実施の形態３の炭化珪素ショットキーダイオードの断面図である。
ｎ＋型炭化珪素基板１の上面に、基板１よりも不純物濃度が低いｎ−型炭化珪素エピタキシャル層２が積層されている。その上面に所定の間隔をおいてポリシリコン層３が形成されている。ポリシリコン層３の表面は酸化膜８で覆われている。ショットキー金属からなるアノード電極４が、露出したｎ−型炭化珪素エピタキシャル層２とは接するように、かつ、ポリシリコン層３とは酸化膜８を介して絶縁されるように形成されている。ｎ＋型炭化珪素基板１の裏面には、カソード電極５が形成されている。すなわち、ｎ−型炭化珪素エピタキシャル層２の上面に、１箇所、あるいは複数箇所設けられたポリシリコン層３の少なくとも１箇所以上が、絶縁膜である例えば酸化膜８を介してアノード電極４と絶縁されている。
【００２０】
図６に示した構造では、アノード電極４とポリシリコン層３は、全て酸化膜８によって絶縁されているが、図７に示すように一部のポリシリコン層３上に酸化膜８が形成され、この一部のポリシリコン層３とアノード電極４とが絶縁されていてもよい。
【００２１】
この構成では、所定の間隔をおいてポリシリコン層３が配置されているため、逆方向電圧印加時には、アノード電極４とｎ−型炭化珪素エピタキシャル層２とのショットキー接合界面の電界強度を緩和させ、漏れ電流を効果的に低減できることに加えて、アノード電極４とポリシリコン層３は酸化膜８等の絶縁膜を介して絶縁されているため、アノード電極４とポリシリコン層３との間で漏れ電流を防止することができ、逆方向電圧印加時の漏れ電流を、より低減することができる。すなわち、オフ性がより向上する。
【００２２】
また、逆方向電圧印加時には、ポリシリコン／炭化珪素ヘテロ接合界面のポリシリコン層３側に蓄積された伝導電子が電界をシールドするため、ポリシリコン層３側には電界がほとんど及ばない。すなわち、逆方向電圧のほとんどが、ポリシリコン／炭化珪素ヘテロ接合界面とカソード電極５との間にかかることになる。そのため、逆方向電圧印加時にも、酸化膜８等の絶縁膜の絶縁破壊が生じない。したがって、ポリシリコン層３とアノード電極４との間は絶縁が保持された状態になる。この状態において、ポリシリコン層３の電位はアノード電極４の電位とほぼ同電位に固定されているため、アノード電極４とポリシリコン層３を酸化膜８等の絶縁膜で絶縁した状態にしても、絶縁していない場合と同様の逆方向耐圧を得ることができる。
【００２３】
次に、本実施の形態３の図６に示した炭化珪素ショットキーダイオードの製造工程について、図８（ａ）〜(ｄ)および図９（ｅ）、（ｆ）を用いて説明する。
【００２４】
まず、図８（ａ）に示すように、ｎ＋型炭化珪素基板１の上面に、基板１よりも濃度が低い不純物濃度を有するｎ−型炭化珪素エピタキシャル層２を厚さ例えば１０μｍエピタキシャル成長させる。
【００２５】
次に、図８（ｂ）に示すように、ｎ−型エピタキシャル層２上に、ＬＰ―ＣＶＤ法によりポリシリコン層３を堆積した後に、ＰＯＣｌ３雰囲気中にて７００℃、２０分の熱処理を行い、ポリシリコン層３中に燐を拡散させる。その後、窒素雰囲気中で１０００℃、１分間の熱処理を行い、ポリシリコン層３／ｎ−型エピタキシャル層２界面の構造を緻密にする。
【００２６】
次に、フォトリソグラフィとエッチングを用いて、ポリシリコン層３をパターンニングし、図８(ｃ)に示すような、所定の間隔を有するポリシリコン層３を形成する。
【００２７】
次に、水蒸気分圧１．０の酸化雰囲気中にて熱酸化を行い、図８（ｄ）に示すように、ポリシリコン層３の表面に酸化膜８を形成する。この際、露出した炭化珪素エピタキシャル層２は酸化されずに、ポリシリコン層３のみが酸化されるため、自己整合的にポリシリコン層３の表面のみに酸化膜を形成することができる。
【００２８】
次に、図９（ｅ）に示すように、露出したｎ−型炭化珪素エピタキシャル層２とは接するように、且つポリシリコン層３とは酸化膜６を介して絶縁されるように、ショットキー金属としてスパッタ法によりチタン、アルミニウムの順に成膜して、アノード電極４を形成する。
【００２９】
次に、図９（ｆ）に示すように、アノード電極４の周囲がポリシリコン層３で終端されるように、フォトリソグラフィとエッチングにより、チタン、アルミニウムからなるアノード電極４をパターニングする。その後、ｎ＋型炭化珪素基板１の裏面にスパッタ法により、チタン、アルミニウムの順に成膜してカソード電極５を形成し、炭化珪素ショットキーダイオードを完成させる。
このように本実施の形態の製造方法は、不純物をドーピングしたポリシリコン層３を形成する工程と、アノード電極４を形成する工程との間に、エピタキシャル層２の上面に１箇所、あるいは複数箇所設けられたポリシリコン層３の少なくとも１箇所以上に、アノード電極４と絶縁する絶縁膜、例えば酸化膜８を形成する工程を有する。
【００３０】
このようにして製造した炭化珪素ショットキーダイオードは、逆方向耐圧印加時にアノード電極の外周部におけるショットキー接合界面のバリアハイト低下による漏れ電流を低減できる効果に加えて、ポリシリコン層３とアノード電極４が絶縁されているため、アノード電極４とポリシリコン層３との間で漏れ電流を防止することができ、逆方向電圧印加時のオフ性をより向上することができる。上記のような絶縁膜、例えば酸化膜８を形成する工程を有する製造方法によれば、上記のような効果を有する炭化珪素ショットキーダイオードを製造することができる。
【００３１】
また、アノード電極４とポリシリコン層３を絶縁する絶縁膜として、水蒸気分圧１．０の酸化雰囲気中でポリシリコン層３を熱酸化することにより形成した酸化膜８を用いると、露出したｎ−型炭化珪素エピタキシャル層２は酸化されずに、ポリシリコン層３のみが酸化されるため、自己整合的にポリシリコン層３の表面のみに酸化膜８を形成することができる。よって、プロセスを簡略化できる。
【００３２】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【図１】本発明の実施の形態１の炭化珪素ショットキーダイオードの断面図
【図２】図１の要部拡大断面図
【図３】本発明の実施の形態１の炭化珪素ショットキーダイオードの製造方法を示す工程断面図
【図４】本発明の実施の形態２の炭化珪素ショットキーダイオードの断面図
【図５】本発明の実施の形態２の炭化珪素ショットキーダイオードの製造方法を示す工程断面図
【図６】本発明の実施の形態３の炭化珪素ショットキーダイオードの断面図
【図７】本発明の実施の形態３の別の構成の炭化珪素ショットキーダイオードの断面図
【図８】本発明の実施の形態３の炭化珪素ショットキーダイオードの製造方法を示す工程断面図
【図９】本発明の実施の形態３の炭化珪素ショットキーダイオードの製造方法を示す工程断面図
【符号の説明】
１…ｎ＋型炭化珪素基板、２…ｎ−型炭化珪素エピタキシャル層、３…ポリシリコン層、４…ショットキー電極、５…カソード電極、６…トレンチ、７…酸化膜、８…酸化膜
Claims (10)
- 炭化珪素単結晶基板の上面に設けた炭化珪素エピタキシャル層と、前記エピタキシャル層の上面に設けたショットキー金属からなるアノード電極と、前記基板に接するように形成されたカソード電極とを有する炭化珪素ショットキーダイオードにおいて、
前記エピタキシャル層の上面の、１箇所、あるいは複数箇所にポリシリコン層を設け、露出された前記エピタキシャル層と前記ポリシリコン層の上面にわたって前記アノード電極を配置したことを特徴とする炭化珪素ショットキーダイオード。 - 炭化珪素単結晶基板の上面に設けた炭化珪素エピタキシャル層と、前記エピタキシャル層の上面に設けたショットキー金属からなるアノード電極と、前記基板に接するように形成されたカソード電極とを有する炭化珪素ショットキーダイオードにおいて、
前記エピタキシャル層の上面の、１箇所、あるいは複数箇所にトレンチを設け、前記トレンチの内部にポリシリコン層を設け、露出された前記エピタキシャル層と前記ポリシリコン層の上面にわたって前記アノード電極を配置したことを特徴とする炭化珪素ショットキーダイオード。 - 前記ポリシリコン層の仕事関数が、前記ショットキー金属の仕事関数に比べ大きいことを特徴とする請求項１または２記載の炭化珪素ショットキーダイオード。
- 前記アノード電極の最外周部が、前記ポリシリコン層上で終端されていることを特徴とする請求項１または２記載の炭化珪素ショットキーダイオード。
- 炭化珪素単結晶基板の上面に炭化珪素エピタキシャル層を形成する工程と、前記エピタキシャル層の上面の、１箇所、あるいは複数箇所に不純物をドーピングしたポリシリコン層を形成する工程と、露出された前記エピタキシャル層と前記ポリシリコン層の上面にわたってショットキー金属からなるアノード電極を形成する工程と、前記基板に接するようにカソード電極を形成する工程とを有することを特徴とする炭化珪素ショットキーダイオードの製造方法。
- 炭化珪素単結晶基板の上面に炭化珪素エピタキシャル層を形成する工程と、前記エピタキシャル層の上面の、１箇所、あるいは複数箇所にトレンチを形成する工程と、前記トレンチ内部に不純物をドーピングしたポリシリコン層を形成する工程と、露出された前記エピタキシャル層と前記ポリシリコン層の上面にわたってショットキー金属からなるアノード電極を形成する工程と、前記基板に接するようにカソード電極を形成する工程とを有することを特徴とする炭化珪素ショットキーダイオードの製造方法。
- 前記不純物をドーピングしたポリシリコン層を形成する工程が、前記ポリシリコン層を堆積する工程を含んでなり、
前記ポリシリコン層を堆積する工程と、前記ショットキー金属からなるアノード電極を形成する工程との間に、１３００℃以下の熱処理を行う工程を有することを特徴とする請求項５または６記載の炭化珪素ショットキーダイオードの製造方法。 - 前記エピタキシャル層の上面に、１箇所、あるいは複数箇所設けられた前記ポリシリコン層の少なくとも１箇所以上が、絶縁膜を介してアノード電極と絶縁されていることを特徴とする請求項１乃至４のいずれかに記載の炭化珪素ショットキーダイオード。
- 前記不純物をドーピングしたポリシリコン層を形成する工程と、前記アノード電極を形成する工程との間に、前記エピタキシャル層の上面に１箇所、あるいは複数箇所設けられた前記ポリシリコン層の少なくとも１箇所以上に、前記アノード電極と絶縁する絶縁膜を形成する工程を有することを特徴とする請求項５乃至７のいずれかに記載の炭化珪素ショットキーダイオードの製造方法。
- 前記絶縁膜として、水蒸気分圧１．０の酸化雰囲気中で前記ポリシリコン層を熱酸化することにより形成した酸化膜を用いることを特徴とする請求項９記載の炭化珪素ショットキーダイオードの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002288500A JP3778153B2 (ja) | 2002-02-19 | 2002-10-01 | 炭化珪素ショットキーダイオードおよびその製造方法 |
| US10/368,016 US7183575B2 (en) | 2002-02-19 | 2003-02-19 | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002041667 | 2002-02-19 | ||
| JP2002-41667 | 2002-02-19 | ||
| JP2002288500A JP3778153B2 (ja) | 2002-02-19 | 2002-10-01 | 炭化珪素ショットキーダイオードおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318389A JP2003318389A (ja) | 2003-11-07 |
| JP3778153B2 true JP3778153B2 (ja) | 2006-05-24 |
Family
ID=29551691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002288500A Expired - Lifetime JP3778153B2 (ja) | 2002-02-19 | 2002-10-01 | 炭化珪素ショットキーダイオードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3778153B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5011681B2 (ja) | 2004-12-02 | 2012-08-29 | 日産自動車株式会社 | 半導体装置 |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| JP5810522B2 (ja) * | 2010-12-14 | 2015-11-11 | 日産自動車株式会社 | 異種材料接合型ダイオード及びその製造方法 |
| JP6072799B2 (ja) * | 2011-09-09 | 2017-02-01 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 非注入障壁領域を含む半導体デバイス及びその製造方法 |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US20150179826A1 (en) * | 2013-12-23 | 2015-06-25 | Samsung Electro-Mechanics Co., Ltd. | Diode device and method of manufacturing the same |
| JP7279587B2 (ja) * | 2018-09-25 | 2023-05-23 | 豊田合成株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-10-01 JP JP2002288500A patent/JP3778153B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003318389A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4761942B2 (ja) | 半導体装置 | |
| JP5810522B2 (ja) | 異種材料接合型ダイオード及びその製造方法 | |
| US20110298044A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20110012132A1 (en) | Semiconductor Device | |
| JP5995347B2 (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| JP2005532698A (ja) | トレンチ型ショットキ・バリア・ダイオード | |
| JPH07249769A (ja) | トレンチ構造を有する半導体装置およびその製造方法 | |
| CN109755322B (zh) | 碳化硅mosfet器件及其制备方法 | |
| US20090230393A1 (en) | Diode | |
| JP2012009502A (ja) | 半導体装置 | |
| JP4164892B2 (ja) | 半導体装置及びその製造方法 | |
| JP2018116986A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2018082050A (ja) | 炭化珪素半導体素子およびその製造方法 | |
| JP3966249B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3778153B2 (ja) | 炭化珪素ショットキーダイオードおよびその製造方法 | |
| WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
| JP2011040431A (ja) | 半導体装置およびその製造方法 | |
| JP3551251B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JP5272323B2 (ja) | 半導体装置とその製造方法 | |
| JP4211480B2 (ja) | 半導体装置及びその製造方法 | |
| JP2016086002A (ja) | 半導体装置及びその製造方法 | |
| JP3750311B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10125904A (ja) | 炭化珪素半導体装置 | |
| JP2006179662A (ja) | 半導体装置の製造方法 | |
| CN209766429U (zh) | 碳化硅mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3778153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |