JP6056292B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6056292B2
JP6056292B2 JP2012200180A JP2012200180A JP6056292B2 JP 6056292 B2 JP6056292 B2 JP 6056292B2 JP 2012200180 A JP2012200180 A JP 2012200180A JP 2012200180 A JP2012200180 A JP 2012200180A JP 6056292 B2 JP6056292 B2 JP 6056292B2
Authority
JP
Japan
Prior art keywords
insulating film
layer
silicon carbide
silicon
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012200180A
Other languages
English (en)
Other versions
JP2014056914A (ja
Inventor
雄 斎藤
雄 斎藤
増田　健良
健良 増田
林　秀樹
秀樹 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012200180A priority Critical patent/JP6056292B2/ja
Priority to CN201380040551.4A priority patent/CN104508828A/zh
Priority to PCT/JP2013/070575 priority patent/WO2014041910A1/ja
Priority to EP13836826.1A priority patent/EP2897176A4/en
Priority to US13/958,151 priority patent/US8927368B2/en
Publication of JP2014056914A publication Critical patent/JP2014056914A/ja
Application granted granted Critical
Publication of JP6056292B2 publication Critical patent/JP6056292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

この発明は、炭化珪素半導体装置の製造方法に関するものであり、特に、トレンチを有する炭化珪素半導体装置の製造方法に関するものである。
特開平７−３２６７５５号公報（特許文献１）はトレンチを有する炭化珪素半導体装置を開示している。この公報によれば、ゲート熱酸化膜においてトレンチの側面での膜厚に比べトレンチの底面での膜厚の方が厚くなっているので、しきい電圧が低くかつゲート・ドレイン間の耐圧が高くなる、と記載されている。また、酸化速度が速い六方晶系単結晶炭化珪素のカーボン面をトレンチの底面とし、このカーボン面に垂直で酸化速度が遅い面をトレンチの側面としたので一度の熱酸化工程によりトレンチの側面と底面で厚さが大きく異なる熱酸化膜を形成できる、と記載されている。
特開平７−３２６７５５号公報
上記公報に記載の技術のように熱酸化速度の結晶方位依存性を利用する方法では、トレンチの底部上でのゲート絶縁膜の厚さをトレンチの側壁上での厚さに比して大きくすることができる程度に限界がある。また通常よりも低い熱酸化温度を用いない限り、熱酸化速度の結晶方位依存性は小さくなってしまう。このためこの方法では、低いしきい電圧と大きな耐圧とを十分に両立させにくかった。
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、低いしきい電圧と大きな耐圧と高い信頼性とを有する炭化珪素半導体装置の製造方法を提供することである。
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。第１の導電型を有する第１の層と、第１の層上に設けられ第２の導電型を有する第２の層と、第２の層上に設けられ第２の層によって第１の層と分離され第１の導電型を有する第３の層とを含む炭化珪素基板が準備される。炭化珪素基板に、第３の層および第２の層を貫通して第１の層に至る側壁と、第１の層からなる底部とを有するトレンチが形成される。底部および側壁の各々を覆うトレンチ絶縁膜が形成される。トレンチ絶縁膜を介してトレンチを埋めるシリコン膜が形成される。トレンチ絶縁膜のうち側壁上において第２の層を覆う部分が露出されるように、かつ、シリコン膜のうちトレンチ絶縁膜を介して底部上に位置する部分が残存するように、シリコン膜が部分的にエッチングされる。シリコン膜が部分的にエッチングされた後に、トレンチ絶縁膜のうち側壁上において第２の層を覆う部分を除去することによって、側壁上において第２の層が露出される。第２の層が露出された後に、シリコン膜を酸化することによって底絶縁膜が形成される。第２の層が露出された後に、側壁上において第２の層を覆う側壁絶縁膜が形成される。側壁絶縁膜を介して側壁上にゲート電極が形成される。
この製造方法によれば、ゲート電極とトレンチの底部との間の電気的絶縁が底絶縁膜によって強化される。これにより炭化珪素半導体装置は、しきい値電圧を増大させることなく、大きい耐圧を有する。またこの製造方法によれば、側壁上において第２の層を覆う側壁絶縁膜、すなわちゲート絶縁膜のうちチャネル面を覆う部分は、シリコン膜のエッチング後に形成される。よってゲート絶縁膜のうちチャネル面を覆う部分に対して、エッチングに起因したダメージが加わらない。これにより炭化珪素半導体装置の信頼性が高められる。以上のように、低いしきい電圧と大きな耐圧と高い信頼性とを有する炭化珪素半導体装置が得られる。
好ましくは、側壁絶縁膜は熱酸化によって形成される。これにより、薄くかつ平滑性の高い側壁絶縁膜が得られる。よって炭化珪素半導体装置の信頼性がより高められる。
好ましくは、トレンチ絶縁膜は熱酸化によって形成される。これによりトレンチ絶縁膜を容易に形成することができる。
好ましくは、シリコン膜が部分的にエッチングされる際に、物理的エッチング作用を有するエッチングが行われる。物理的エッチングに起因したダメージは、このエッチングの後に形成される側壁絶縁膜には加わらない。よって炭化珪素半導体装置の信頼性が大きく高められる。
好ましくは、シリコン膜が部分的にエッチングされる前にシリコン膜が平坦化される。これにより、シリコン膜を部分的にエッチングする際に、トレンチ絶縁膜のうち側壁上において第２の層を覆う部分を露出し、かつ、シリコン膜のうちトレンチ絶縁膜を介して底部上に位置する部分を残存させることが容易となる。
好ましくは、底絶縁膜が形成される際に、シリコンの９００℃以上１１００℃以下での熱酸化によってシリコン膜が完全に酸化される。９００℃以上の温度を用いることによって実用的な速度で熱酸化を行うことができる。１１００℃以下の温度を用いることによって、シリコン膜中のＳｉとトレンチ絶縁膜中のＳｉＯ2との反応によるＳｉＯガスの発生を抑制することができる。これにより、ＳｉＯガスが酸化されることで生じるＳｉＯ2パーティクルによる汚染を抑制することができる。
好ましくは、側壁絶縁膜が形成される際に、炭化珪素基板を熱酸化するために炭化珪素基板が加熱される。炭化珪素基板が加熱される際に、炭化珪素基板の温度の上昇中に炭化珪素基板へ酸素が供給される。これにより、シリコン膜中のＳｉとトレンチ絶縁膜中のＳｉＯ2との反応によるＳｉＯガスの発生を抑制することができる。これにより、ＳｉＯガスが酸化されることで生じるＳｉＯ2パーティクルによる汚染を抑制することができる。
好ましくは、シリコン膜が部分的にエッチングされる際に、六フッ化硫黄を含有するガスを用いたドライエッチングが行われる。これにより、トレンチ絶縁膜のエッチングを抑制しつつシリコン膜をエッチングすることができる。
好ましくは、シリコン膜は、シリコン膜の厚さが３００ｎｍよりも小さくなるように、部分的にエッチングされる。これにより、底絶縁膜が形成される際に、シリコン膜の全体を容易に酸化することができる。
上記のように本発明によれば低いしきい電圧と大きな耐圧と高い信頼性とが得られる。
本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 図１の炭化珪素半導体装置が有する炭化珪素基板の形状を概略的に示す斜視図である。 図２の構成をより詳しく示した図であり、図を見やすくするために第２の導電型の領域にハッチングを付した図である。 図１の拡大図である。 図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第８工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第９工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１０工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１１工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１２工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１３工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１４工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１５工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１６工程を概略的に示す部分断面図である。 図１の炭化珪素半導体装置の製造方法の第１７工程を概略的に示す部分断面図である。 本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す部分断面図である。 炭化珪素半導体装置が有する炭化珪素基板の表面の微細構造を概略的に示す部分断面図である。 ポリタイプ４Ｈの六方晶における（０００−１）面の結晶構造を示す図である。 図２４の線ＸＸＶ−ＸＸＶに沿う（１１−２０）面の結晶構造を示す図である。 図２３の複合面の表面近傍における結晶構造を（１１−２０）面内において示す図である。 図２３の複合面を（０１−１０）面から見た図である。 巨視的に見たチャネル面および（０００−１）面の間の角度と、チャネル移動度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフ図である。 チャネル方向および＜０−１１−２＞方向の間の角度と、チャネル移動度との関係の一例を示すグラフ図である。 図２３の変形例を示す図である。
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
（実施の形態１）
図１に示すように、本実施の形態の縦型ＭＯＳＦＥＴ５００（炭化珪素半導体装置）は、エピタキシャル基板１００（炭化珪素基板）と、ゲート絶縁膜２０１と、ゲート電極２０２と、層間絶縁膜２０３と、ソース電極２２１と、ドレイン電極２１１と、ソース配線２２２と、保護電極２１２とを有する。
エピタキシャル基板１００は、炭化珪素から作られており、単結晶基板１１０およびその上に設けられたエピタキシャル層を有する。エピタキシャル層は、ｎ-層１２１（第１の層）と、ｐ型ボディ層１２２（第２の層）と、ｎ領域１２３（第３の層）と、コンタクト領域１２４とを有する。エピタキシャル基板１００の炭化珪素は、好ましくは六方晶の結晶構造を有し、より好ましくはポリタイプ４Ｈを有する。
単結晶基板１１０はｎ型（第１の導電型）を有する。単結晶基板１１０の一方主面（図１における上面）の面方位（ｈｋｌｍ）は、好ましくは負のｍを有し、より好ましくはおおよそ（０００−１）面である。
ｎ-層１２１は、ドナーが添加されていることでｎ型を有する。ｎ-層１２１へのドナーの添加は好ましくは、イオン注入によってではなく、ｎ-層１２１のエピタキシャル成長時の不純物添加によって行われている。ｎ-層１２１のドナー濃度は、単結晶基板１１０のドナー濃度よりも低いことが好ましい。ｎ-層１２１のドナー濃度は、好ましくは１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であり、たとえば８×１０15ｃｍ-3である。
ｐ型ボディ層１２２は、ｎ-層１２１上に設けられており、アクセプタが添加されていることでｐ型（第２の導電型）を有する。ｐ型ボディ層１２２のアクセプタ濃度は、たとえば１×１０18ｃｍ-3である。
ｎ領域１２３はｎ型を有する。ｎ領域１２３は、ｐ型ボディ層１２２上に設けられており、ｐ型ボディ層１２２によってｎ-層１２１と分離されている。コンタクト領域１２４はｐ型を有する。コンタクト領域１２４は、ｐ型ボディ層１２２につながるようにｐ型ボディ層１２２の一部の上に形成されている。
さらに図２および図３を参照して、エピタキシャル基板１００にはトレンチＴＲが設けられている。トレンチＴＲは、ｎ領域１２３およびｐ型ボディ層１２２を貫通してｎ-層１２１に至る側壁ＳＷと、ｎ-層１２１からなる底部ＢＴとを有する。側壁ＳＷはｐ型ボディ層１２２上においてチャネル面ＣＨ（図３）を含む。底部ＢＴは、エピタキシャル基板１００の主面とほぼ平行な平坦面である。好ましくは側壁ＳＷは、特にｐ型ボディ層１２２上において、所定の結晶面（特殊面とも称する）を有する。特殊面の詳細については後述する。
エピタキシャル基板１００がトレンチＴＲを有するということは、単結晶基板１１０の上面上においてエピタキシャル層が部分的に除去されていることに対応している。本実施の形態においては、単結晶基板１１０の上面上において多数のメサ構造が形成されている。具体的には、メサ構造は上面および底部が六角形状となっており、その側壁は単結晶基板１１０の上面に対して傾斜している。これによりトレンチＴＲは開口側に向かってテーパ状に拡がっている。
ゲート絶縁膜２０１はトレンチＴＲ上に設けられている。ゲート絶縁膜２０１はトレンチＴＲ内においてエピタキシャル基板１００とゲート電極２０２とを隔てている。ゲート絶縁膜２０１はトレンチ絶縁膜２０１Ａ、底絶縁膜２０１Ｂおよび側壁絶縁膜２０１Ｃを有する。トレンチ絶縁膜２０１Ａは、側壁ＳＷのうち底部ＢＴにつながる部分と、底部ＢＴとの各々を覆っている。底絶縁膜２０１Ｂは、トレンチ絶縁膜２０１Ａを介して底部ＢＴ上に設けられている。底絶縁膜２０１Ｂは、底部ＢＴと側壁ＳＷとがなす角部に位置する部分を有する。側壁絶縁膜２０１Ｃは、前記トレンチＴＲの開口部と前記トレンチ絶縁膜２０１Ａとの間において側壁ＳＷを覆っている。側壁ＳＷ上においてｐ型ボディ層１２２は側壁絶縁膜２０１Ｃに覆われている。
トレンチ絶縁膜２０１Ａおよび側壁絶縁膜２０１Ｃは炭化珪素の熱酸化膜である。トレンチ絶縁膜２０１Ａおよび側壁絶縁膜２０１Ｃは、不純物として炭素原子を含有する酸化珪素から作られている。底絶縁膜２０１Ｂは、シリコン膜の熱酸化膜であって、酸化珪素から作られている。したがって、底絶縁膜２０１Ｂはトレンチ絶縁膜２０１Ａおよび側壁絶縁膜２０１Ｃの各々の炭素原子濃度に比して低い炭素原子濃度を有する。
図４に示すように、側壁絶縁膜２０１Ｃは側壁ＳＷ上において厚さｔ１を有する。トレンチ絶縁膜２０１Ａは底部ＢＴ上において厚さｔ２を有する。底絶縁膜２０１Ｂは底部ＢＴ上において厚さｔ３を有する。厚さｔ２およびｔ３の合計は厚さｔ１よりも大きいことが好ましい。厚さｔ３は厚さｔ２よりも大きいことが好ましい。厚さｔ２は厚さｔ１よりも小さいことが好ましい。厚さｔ３は１００ｎｍよりも大きいことが好ましい。
トレンチ絶縁膜２０１Ａおよび側壁絶縁膜２０１Ｃの各々の炭素原子濃度は１×１０15ｃｍ-3より大きくてもよい。底絶縁膜２０１Ｂの炭素原子濃度は１×１０15ｃｍ-3より小さいことが好ましい。なお炭素原子濃度が不均一な場合は平均的な値を算出すればよい。底部ＢＴ上でのトレンチ絶縁膜２０１Ａの炭素原子濃度は、典型的には１×１０17ｃｍ-3程度より大きく１×１０20ｃｍ-3程度より小さく、たとえば１×１０18ｃｍ-3程度である。
ゲート電極２０２はトレンチＴＲ内に設けられている。具体的にはゲート電極２０２はゲート絶縁膜２０１を介してトレンチＴＲに埋め込まれている。ゲート電極２０２は側壁絶縁膜２０１Ｃに接している。より具体的には側壁ＳＷ上においてゲート電極２０２は側壁絶縁膜２０１Ｃのみを介してｐ型ボディ層１２２の表面に対向している。すなわち、側壁絶縁膜２０１Ｃとゲート電極２０２との間には、底絶縁膜２０１Ｂが設けられていない。ゲート電極２０２の上面は、ゲート絶縁膜２０１のうちｎ領域１２３の上面上に位置する部分の上面とほぼ同じ高さになっている。層間絶縁膜２０３は、ゲート絶縁膜２０１のうちｎ領域１２３の上面上にまで延在する部分とゲート電極２０２とを覆うように設けられている。
ソース電極２２１は、層間絶縁膜２０３を貫通してｎ領域１２３およびコンタクト領域１２４の各々に接している。ソース配線２２２はソース電極２２１に接するようにソース電極２２１および層間絶縁膜２０３上に設けられている。ドレイン電極２１１は、エピタキシャル基板１００の、トレンチＴＲが設けられた面と反対の面の上に設けられている。保護電極２１２はドレイン電極２１１を被覆している。
次にＭＯＳＦＥＴ５００（図１）の製造方法について説明する。
図５に示すように、単結晶基板１１０上にｎ-層１２１がエピタキシャル成長により形成される。このエピタキシャル成長は、たとえば原料ガスとしてシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い、キャリアガスとしてたとえば水素ガス（Ｈ2）を用いたＣＶＤ（Chemical Vapor Deposition）法により行うことができる。また、このときドナーとしてたとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。
図６に示すように、ｎ-層１２１上のｐ型ボディ層１２２と、ｐ型ボディ層１２２上のｎ領域１２３とが形成される。具体的には、ｎ-層１２１の上面にイオン注入が行われる。ｐ型ボディ層１２２を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などのアクセプタがイオン注入される。またｎ領域１２３を形成するためのイオン注入においては、たとえばリン（Ｐ）などのドナーがイオン注入される。これにより、ｎ-層１２１と、ｎ-層１２１上に設けられたｐ型ボディ層１２２と、ｐ型ボディ層１２２上に設けられｐ型ボディ層１２２によってｎ-層１２１と分離されたｎ領域１２３とを含むエピタキシャル基板１００が準備される。なおイオン注入に代わり、不純物の添加をともなうエピタキシャル成長が用いられてもよい。
図７に示すように、イオン注入によってコンタクト領域１２４が形成される。次に、イオン注入により添加された不純物を活性化するための活性化熱処理が行われる。この熱処理の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
次に、エピタキシャル基板１００上に、ｎ領域１２３を部分的に露出する開口部を有するマスク２４７（図８）が形成される。開口部はトレンチＴＲ（図１）の位置に対応して形成される。マスク２４７としては、たとえば、熱酸化によって形成されたシリコン酸化膜を用いることができる。
図９に示すように、マスク２４７の開口部において、ｎ領域１２３と、ｐ型ボディ層１２２と、ｎ-層１２１の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング（ＲＩＥ）、特に誘導結合プラズマ（ＩＣＰ）ＲＩＥを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ−ＲＩＥを用いることができる。このようなエッチングにより、トレンチＴＲ（図１）が形成されるべき領域に、側壁が単結晶基板１１０の主表面に対してほぼ垂直な内面ＳＶを有する凹部ＴＱを形成することができる。
次に、マスク２４７を用いてエピタキシャル基板１００がエッチングされる。具体的には、エピタキシャル基板１００に対して、凹部ＴＱの内面ＳＶにおいて熱エッチングが行われる。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中で、エピタキシャル基板１００を加熱することによって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ2、ＢＣＬ3、ＳＦ6、またはＣＦ4である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。
図１０に示すように、エピタキシャル基板１００に熱エッチングによりトレンチＴＲが形成される。トレンチＴＲの形成の際、エピタキシャル基板１００は、矢印ＳＥで示すようにマスク２４７の開口部からサイドエッチングされるようにエッチングされる。またこの熱エッチングの際、トレンチＴＲの側壁ＳＷ上、特にそのｐ型ボディ層１２２からなる部分の上に、特殊面が自己形成される。
なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えてキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素（Ｎ2）ガス、アルゴンガス、ヘリウムガスなどを用いることができる。そして、上述のように熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば約７０μｍ／時になる。また、この場合に、酸化珪素から作られたマスク２４７は、ＳｉＣに対する選択比が極めて大きいので、ＳｉＣのエッチング中に実質的にエッチングされない。
次にマスク２４７が除去される（図１１）。この除去は、たとえばウエットエッチングによって行い得る。
図１２に示すように、トレンチＴＲの底部ＢＴおよび側壁ＳＷの各々を覆うトレンチ絶縁膜２０１Ａが、エピタキシャル基板１００の熱酸化によって形成される。具体的には、酸化雰囲気中でエピタキシャル基板１００が、たとえば１３００℃程度以上１４００℃程度以下の温度まで加熱される。
図１３に示すように、トレンチ絶縁膜２０１Ａを介してトレンチＴＲを埋めるシリコン膜２０１Ｓが形成される。この形成は、たとえば常圧ＣＶＤ法により行われ得る。
図１４に示すように、シリコン膜２０１Ｓが平坦化される。平坦化は、好ましくはＣＭＰ（Chemical Mechanical Polishing）により行われる。
図１５に示すように、トレンチ絶縁膜２０１Ａのうち側壁ＳＷ上においてｐ型ボディ層１２２を覆う部分が露出されるように、かつ、シリコン膜２０１Ｓのうちトレンチ絶縁膜２０１Ａを介して底部ＢＴ上に位置する部分が残存するように、シリコン膜２０１Ｓが部分的にエッチングされる。言い換えれば、ｐ型ボディ層１２２よりも深い位置までシリコン膜２０１Ｓのエッチバックが行われる。シリコン膜２０１Ｓは、その厚さが３００ｎｍよりも小さくなるように部分的にエッチングされることが好ましい。
シリコン膜２０１Ｓが部分的にエッチングされる際に、物理的エッチング作用を有するエッチングが行われる。物理的エッチング作用を有するエッチングとしては、たとえば、化学的エッチング作用に加えて物理的作用も有するドライエッチングとしてのＲＩＥ、または物理的エッチング作用を有するＩＢＥ（Ion Beam Etching）がある。ドライエッチングのガスとしては、たとえば六フッ化硫黄（ＳＦ6）を含有するガスを用い得る。
次に、トレンチ絶縁膜２０１Ａのうち露出されている部分がエッチングによって除去される（図１６）。これにより、トレンチ絶縁膜２０１Ａのうち側壁ＳＷ上においてｐ型ボディ層１２２を覆う部分が除去される。その結果、側壁ＳＷ上においてｐ型ボディ層１２２が露出される。このエッチングは、ウエットエッチングが好ましく、たとえばＨＦを用いて行われる。エッチング後は、いわゆるＲＣＡ洗浄が行われることが好ましい。
次に、シリコン膜２０１Ｓを酸化することによって底絶縁膜２０１Ｂが形成される（図１７）。好ましくは、底絶縁膜２０１Ｂが形成される際に、シリコンの９００℃以上１１００℃以下での熱酸化によってシリコン膜２０１Ｓが完全に酸化される。
図１８に示すように、側壁ＳＷ上においてｐ型ボディ層１２２を覆う側壁絶縁膜２０１Ｃが熱酸化によって形成される。すなわち、エピタキシャル基板１００を熱酸化するためにエピタキシャル基板１００が酸化雰囲気中で、たとえば１３００℃程度以上１４００℃程度以下の温度まで加熱される。好ましくは、エピタキシャル基板１００が加熱される際に、エピタキシャル基板１００の温度の上昇中にエピタキシャル基板１００へ酸素が供給される。
図１９に示すように、側壁絶縁膜２０１Ｃを介して側壁ＳＷ上にゲート電極２０２が形成される。ゲート電極２０２は、ゲート電極２０２がｐ型ボディ層１２２上の側壁絶縁膜２０１Ｃに直接接するように形成される。ゲート電極２０２の形成方法は、たとえば、導体またはドープトポリシリコンの成膜とＣＭＰとによって行い得る。
図２０に示すように、ゲート電極２０２の露出面を覆うようにゲート電極２０２およびゲート絶縁膜２０１上に層間絶縁膜２０３が形成される。図２１を参照して、層間絶縁膜２０３およびゲート絶縁膜２０１に開口部が形成されるようにエッチングが行われる。この開口部により、メサ構造の上面においてｎ領域１２３およびコンタクト領域１２４の各々が露出される。次に、メサ構造の上面においてｎ領域１２３およびコンタクト領域１２４の各々に接するソース電極２２１が形成される。再び図１を参照して、ソース配線２２２、ドレイン電極２１１および保護電極２１２が形成される。これにより、ＭＯＳＦＥＴ５００が得られる。
本実施の形態によれば、図４に示すように、ゲート電極２０２とトレンチＴＲの底部ＢＴとの間の電気的絶縁が底絶縁膜２０１Ｂによって強化される。これによりＭＯＳＦＥＴ５００は、しきい値電圧を増大させることなく、大きい耐圧を有する。また、側壁ＳＷ上においてｐ型ボディ層１２２を覆う側壁絶縁膜２０１Ｃ、すなわちゲート絶縁膜２０１のうちチャネル面ＣＨ（図３）を覆う部分は、シリコン膜２０１Ｓのエッチング後（図１５）に形成される。よってゲート絶縁膜２０１のうちチャネル面ＣＨを覆う部分に対して、エッチングに起因したダメージが加わらない。これによりＭＯＳＦＥＴ５００の信頼性が高められる。
また側壁絶縁膜２０１Ｃは熱酸化によって形成される（図１８）。これにより、薄くかつ平滑性の高い側壁絶縁膜２０１Ｃが得られる。よってＭＯＳＦＥＴ５００の信頼性がより高められる。またトレンチ絶縁膜２０１Ａは熱酸化によって形成される（図１２）。これによりトレンチ絶縁膜２０１Ａを容易に形成することができる。
またシリコン膜２０１Ｓが部分的にエッチングされる際に（図１５）、物理的エッチング作用を有するエッチングが行われる。物理的エッチングに起因したダメージは、このエッチングの後に形成される側壁絶縁膜（図１８）には直接的には加わらない。よってＭＯＳＦＥＴ５００の信頼性がより高められる。
またこのエッチング時に、側壁ＳＷはトレンチ絶縁膜２０１Ａによって被覆されている（図１５）。これにより、物理的作用を有するエッチングの際に、エピタキシャル基板１００の側壁ＳＷが保護される。よってこの後に側壁ＳＷを熱酸化することによって形成される側壁絶縁膜２０１Ｃの品質を高めることができる。
またこのエッチング時にダメージを受けた、側壁ＳＷ上のトレンチ絶縁膜２０１Ａ（トレンチ絶縁膜２０１Ａのうち図１５において露出されている部分）は、ゲート電極２０２が形成される前に除去される（図１６）。これにより、ゲート絶縁膜２０１（図１）から、ダメージを受けた膜を除くことができる。これによりゲート絶縁膜２０１の全体としての品質を高めることができる。
またシリコン膜２０１Ｓが部分的にエッチングされる前に（すなわち図１５の工程の前に）、シリコン膜２０１Ｓが平坦化される（図１４）。これにより、シリコン膜２０１Ｓを部分的にエッチングする際に、トレンチ絶縁膜２０１Ａのうち側壁ＳＷ上においてｐ型ボディ層１２２を覆う部分を露出し、かつ、シリコン膜２０１Ｓのうちトレンチ絶縁膜２０１Ａを介して底部ＢＴ上に位置する部分を残存させることが容易となる。
またシリコン膜２０１Ｓが部分的にエッチングされる際に（図１５）、ＳＦ6を含有するガスを用いたドライエッチングが行われる。これにより、酸化珪素に対するシリコンのエッチング選択比を十分に高めることができる。よってトレンチ絶縁膜２０１Ａのエッチングを抑制しつつシリコン膜２０１Ｓを速やかにエッチングすることができる。なお仮にこの選択比が過度に高いと、わずかな酸化珪素の残渣でも大きなマスキング効果を有するので、エッチング時に表面荒れが生じやすい。ＳＦ6が用いられる場合、この選択比は過度には高くないので、エッチング時の表面荒れを抑制することができる。
またシリコン膜２０１Ｓは、シリコン膜２０１Ｓの厚さが３００ｎｍよりも小さくなるように、部分的にエッチングされることが好ましい（図１５）。これにより、底絶縁膜２０１Ｂ（図１７）が形成される際に、シリコン膜２０１Ｓの全体を容易に酸化することができる。
また底絶縁膜２０１Ｂ（図１７）が形成される際に、シリコンの９００℃以上１１００℃以下での熱酸化によってシリコン膜２０１Ｓ（図１６）が完全に酸化されてもよい。９００℃以上の温度を用いることによって実用的な速度で熱酸化を行うことができる。１１００℃以下の温度を用いることによって、シリコン膜２０１Ｓ中のＳｉとトレンチ絶縁膜２０１Ａ中のＳｉＯ2との反応によるＳｉＯガスの発生を抑制することができる。これにより、ＳｉＯガスが酸化されることで生じるＳｉＯ2パーティクルによる汚染を抑制することができる。
また側壁絶縁膜２０１Ｃ（図１８）の形成のための熱酸化のためにエピタキシャル基板１００が加熱される際に、エピタキシャル基板１００の温度の上昇中にエピタキシャル基板１００へ酸素が供給されてもよい。これにより供給された酸素はシリコン膜２０１Ｓ中のＳｉと反応してＳｉＯ2を形成することができる。よってシリコン膜２０１Ｓ中のＳｉがトレンチ絶縁膜２０１Ａ中のＳｉＯ2と反応してしまうことに起因したＳｉＯガスの発生を抑制することができる。これにより、ＳｉＯガスが酸化されることで生じるＳｉＯ2パーティクルによる汚染を抑制することができる。このように温度上昇中に酸素供給が行われる場合は、シリコン膜２０１Ｓ（図１６）の全体が熱酸化される前にエピタキシャル基板１００の温度を１１００℃よりも大きくしても、ＳｉＯガスの発生が抑制される。これにより、パーティクル汚染を抑制しつつ、温度の上昇を高速で行うことができる。よって短い時間で底絶縁膜２０１Ｂおよび側壁絶縁膜２０１Ｃを同時形成することができる。
なお本実施の形態においては「第１の導電型」がｎ型であり「第２の導電型」がｐ型であるが、これらの導電型が入れ替えられもよい。この場合、上記説明におけるドナーおよびアクセプタも入れ替えられる。なお、より高いチャネル移動度を得るためには、「第１の導電型」がｎ型であることが好ましい。また炭化珪素半導体装置は、ＭＯＳＦＥＴに限定されるものではなく、たとえばトレンチ型ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
（実施の形態２）
図２２に示すように、本実施の形態のＭＯＳＦＥＴ５００ｖ（炭化珪素半導体装置）は、トレンチＴＲ（図４）の代わりに、Ｖ字状のトレンチＴＲｖを有する。トレンチＴＲｖは、底部ＢＴ（図４）の代わりに底部ＢＴｖを有する。底部ＢＴｖは断面視（図２２）において、互いに対向する側壁ＳＷがＶ字形状をなすように接する部分である。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
（特殊面を有する表面）
上述したように、トレンチＴＲの側壁ＳＷ（図１）は好ましくは、特にｐ型ボディ層１２２上において、所定の結晶面（特殊面とも称する）を有する。このような側壁ＳＷは、図２３に示すように、面方位｛０−３３−８｝を有する面Ｓ１（第１の面）を含む。面Ｓ１は好ましくは面方位（０−３３−８）を有する。
より好ましくは、側壁ＳＷは面Ｓ１を微視的に含み、側壁ＳＷはさらに、面方位｛０−１１−１｝を有する面Ｓ２（第２の面）を微視的に含む。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission Electron Microscope）を用いることができる。面Ｓ２は好ましくは面方位（０−１１−１）を有する。
好ましくは、側壁ＳＷの面Ｓ１および面Ｓ２は、面方位｛０−１１−２｝を有する複合面ＳＲを構成している。すなわち複合面ＳＲは、面Ｓ１およびＳ２が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic Force Microscopy）により観察し得る。この場合、複合面ＳＲは｛０００−１｝面に対して巨視的に６２°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。好ましくは複合面ＳＲは面方位（０−１１−２）を有する。この場合、複合面ＳＲは（０００−１）面に対して巨視的に６２°のオフ角を有する。
好ましくは、チャネル面上においてキャリアが流れる方向であるチャネル方向ＣＤは、上述した周期的繰り返しが行われる方向に沿っている。
次に、複合面ＳＲの詳細な構造について説明する。
一般に、ポリタイプ４Ｈの炭化珪素単結晶を（０００−１）面から見ると、図２４に示すように、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。
図２５に示すように、（１１−２０）面（図２４の線ＸＸＶ−ＸＸＶの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０−１１−２）面に完全に沿うようには配列されていない。図２５においてはＢ層の原子の位置を通るように（０−１１−２）面が示されており、この場合、Ａ層およびＣ層の各々の原子は（０−１１−２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０−１１−２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
図２６に示すように、複合面ＳＲは、面方位（０−３３−８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。面Ｓ１および面Ｓ２の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお面Ｓ１および面Ｓ２が平均化された面は、（０−１１−２）面（図２５）に対応する。
図２７に示すように、複合面ＳＲを（０１−１０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を周期的に含んでいる。具体的には複合面ＳＲは、上述した立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位（００１）を有する面（図２７においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図２７においては面Ｓ２）とによって表面を構成することは４Ｈ以外のポリタイプにおいても可能である。ポリタイプは、たとえば６Ｈまたは１５Ｒであってもよい。
次に図２８を参照して、側壁ＳＷの結晶面と、チャネル面の移動度ＭＢとの関係について説明する。図２８のグラフにおいて、横軸は、チャネル面を有する側壁ＳＷの巨視的な面方位と（０００−１）面とのなす角度Ｄ１を示し、縦軸は移動度ＭＢを示す。プロット群ＣＭは側壁ＳＷが熱エッチングによる特殊面として仕上げられた場合に対応し、プロット群ＭＣはそのような熱エッチングがなされない場合に対応する。
プロット群ＭＣにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−３３−８）のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が（０−３３−８）とされることによって、微視的な面方位（０−３３−８）、つまり原子レベルまで考慮した場合の面方位（０−３３−８）が形成される割合が確率的に高くなったためと考えられる。
一方、プロット群ＣＭにおける移動度ＭＢは、チャネル面の表面の巨視的な面方位が（０−１１−２）のとき（矢印ＥＸ）に最大となった。この理由は、図２６および図２７に示すように、面方位（０−３３−８）を有する多数の面Ｓ１が面Ｓ２を介して規則正しく稠密に配置されることで、チャネル面の表面において微視的な面方位（０−３３−８）が占める割合が高くなったためと考えられる。
なお移動度ＭＢは複合面ＳＲ上において方位依存性を有する。図２９に示すグラフにおいて、横軸はチャネル方向と＜０−１１−２＞方向との間の角度Ｄ２を示し、縦軸はチャネル面の移動度ＭＢ（任意単位）を示す。破線はグラフを見やすくするために補助的に付してある。このグラフから、チャネル移動度ＭＢを大きくするには、チャネル方向ＣＤ（図２３）が有する角度Ｄ２は、０°以上６０°以下であることが好ましく、ほぼ０°であることがより好ましいことがわかった。
図３０に示すように、側壁ＳＷは複合面ＳＲに加えてさらに面Ｓ３（第３の面）を含んでもよい。より具体的には、面Ｓ３および複合面ＳＲが周期的に繰り返されることによって構成された複合面ＳＱを側壁ＳＷが含んでもよい。この場合、側壁ＳＷの｛０００−１｝面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{０−３３−８}面となる表面がある。より好ましくは、側壁ＳＷの（０００−１）面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２°からずれる。このずれは小さいことが好ましく、±１０°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が（０−３３−８）面となる表面がある。
このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭにより観察し得る。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１００ エピタキシャル基板（炭化珪素基板）、１１０ 単結晶基板、１２１ ｎ-層（第１の層）、１２２ ｐ型ボディ層（第２の層）、１２３ ｎ領域（第３の層）、１２４ コンタクト領域、２０１ ゲート絶縁膜、２０１Ａ トレンチ絶縁膜、２０１Ｂ 底絶縁膜、２０１Ｃ 側壁絶縁膜、２０１Ｓ シリコン膜、２０２ ゲート電極、２０３ 層間絶縁膜、２１１ ドレイン電極、２１２ 保護電極、２２１ ソース電極、２２２ ソース配線、２４７ マスク、５００，５００ｖ ＭＯＳＦＥＴ（炭化珪素半導体装置）、ＢＴ，ＢＴｖ 底部、ＳＷ 側壁、ＴＲ，ＴＲｖ トレンチ。

Claims (9)

  1. 第１の導電型を有する第１の層と、前記第１の層上に設けられ第２の導電型を有する第２の層と、前記第２の層上に設けられ前記第２の層によって前記第１の層と分離され前記第１の導電型を有する第３の層とを含む炭化珪素基板を準備する工程と、
    前記炭化珪素基板に、前記第３の層および前記第２の層を貫通して前記第１の層に至る側壁と、前記第１の層からなる底部とを有するトレンチを形成する工程と、
    前記底部および前記側壁の各々を覆うトレンチ絶縁膜を形成する工程と、
    前記トレンチ絶縁膜を介して前記トレンチを埋めるシリコン膜を形成する工程と、
    前記トレンチ絶縁膜のうち前記側壁上において前記第２の層を覆う部分が露出されるように、かつ、前記シリコン膜のうち前記トレンチ絶縁膜を介して前記底部上に位置する部分が残存するように、前記シリコン膜を部分的にエッチングする工程と、
    前記シリコン膜を部分的にエッチングする工程の後に、前記トレンチ絶縁膜のうち前記側壁上において前記第２の層を覆う部分を除去することによって、前記側壁上において前記第２の層を露出する工程と、
    前記第２の層を露出する工程の後に、前記シリコン膜を酸化することによって前記トレンチの側壁上の前記トレンチ絶縁膜の厚さよりも大きい厚さの底絶縁膜を形成する工程と、
    前記第２の層を露出する工程の後に、前記側壁上において前記第２の層を覆う側壁絶縁膜を形成する工程と、
    前記側壁絶縁膜を介して前記側壁上にゲート電極を形成する工程とを備える、炭化珪素半導体装置の製造方法。
  2. 前記側壁絶縁膜を形成する工程は熱酸化によって行われる、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記トレンチ絶縁膜を形成する工程は熱酸化によって行われる、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記シリコン膜を部分的にエッチングする工程は、物理的エッチング作用を有するエッチングを行う工程を含む、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記シリコン膜を部分的にエッチングする工程の前に、前記シリコン膜を平坦化する工程をさらに備える、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 前記底絶縁膜を形成する工程は、シリコンの９００℃以上１１００℃以下での熱酸化によって前記シリコン膜を完全に酸化する工程を含む、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  7. 前記側壁絶縁膜を形成する工程は、前記炭化珪素基板を熱酸化するために前記炭化珪素基板を加熱する工程を含み、前記炭化珪素基板を加熱する工程は、前記炭化珪素基板の温度の上昇中に前記炭化珪素基板へ酸素を供給する工程を含む、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  8. 前記シリコン膜を部分的にエッチングする工程は、六フッ化硫黄を含有するガスを用いたドライエッチングを行う工程を含む、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  9. 前記シリコン膜を部分的にエッチングする工程は、前記シリコン膜の厚さが３００ｎｍよりも小さくなるように行われる、請求項１〜請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
JP2012200180A 2012-09-12 2012-09-12 炭化珪素半導体装置の製造方法 Active JP6056292B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012200180A JP6056292B2 (ja) 2012-09-12 2012-09-12 炭化珪素半導体装置の製造方法
CN201380040551.4A CN104508828A (zh) 2012-09-12 2013-07-30 用于制造碳化硅半导体器件的方法
PCT/JP2013/070575 WO2014041910A1 (ja) 2012-09-12 2013-07-30 炭化珪素半導体装置の製造方法
EP13836826.1A EP2897176A4 (en) 2012-09-12 2013-07-30 METHOD FOR PRODUCING A SILICON CARBIDE SEMICONDUCTOR COMPONENT
US13/958,151 US8927368B2 (en) 2012-09-12 2013-08-02 Method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012200180A JP6056292B2 (ja) 2012-09-12 2012-09-12 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014056914A JP2014056914A (ja) 2014-03-27
JP6056292B2 true JP6056292B2 (ja) 2017-01-11

Family

ID=50233667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012200180A Active JP6056292B2 (ja) 2012-09-12 2012-09-12 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8927368B2 (ja)
EP (1) EP2897176A4 (ja)
JP (1) JP6056292B2 (ja)
CN (1) CN104508828A (ja)
WO (1) WO2014041910A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577073B2 (en) * 2014-12-11 2017-02-21 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
CN108649013A (zh) * 2018-04-25 2018-10-12 睿力集成电路有限公司 有源区的形成方法
CN111489963B (zh) * 2020-04-17 2023-04-18 重庆伟特森电子科技有限公司 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法
CN111489962B (zh) * 2020-04-17 2023-09-26 重庆伟特森电子科技有限公司 一种厚底沟槽的制备方法
CN114242768B (zh) * 2021-11-18 2022-08-30 深圳真茂佳半导体有限公司 栅底电荷平衡改善的碳化硅mosfet器件及制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471473B2 (ja) * 1994-04-06 2003-12-02 株式会社デンソー 半導体装置及びその製造方法
EP0676814B1 (en) 1994-04-06 2006-03-22 Denso Corporation Process of producing trench semiconductor device
FR2738394B1 (fr) * 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
JP3664158B2 (ja) * 2002-02-19 2005-06-22 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US6861701B2 (en) 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
US6809005B2 (en) 2003-03-12 2004-10-26 Infineon Technologies Ag Method to fill deep trench structures with void-free polysilicon or silicon
JP4867171B2 (ja) 2005-01-21 2012-02-01 富士電機株式会社 半導体装置の製造方法
US7648877B2 (en) * 2005-06-24 2010-01-19 Fairchild Semiconductor Corporation Structure and method for forming laterally extending dielectric layer in a trench-gate FET
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
JPWO2008062729A1 (ja) 2006-11-21 2010-03-04 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
KR100824205B1 (ko) * 2006-12-26 2008-04-21 매그나칩 반도체 유한회사 Dmos 트랜지스터 및 그 제조방법
US8017404B2 (en) * 2007-09-12 2011-09-13 Kao Corporation Steroid hormone assay method
US8384152B2 (en) 2007-09-20 2013-02-26 Rohm Co., Ltd. Semiconductor device having trench gate VDMOSFET and method of manufacturing the same
JP5452876B2 (ja) * 2008-03-13 2014-03-26 ローム株式会社 半導体装置およびその製造方法
KR101535222B1 (ko) * 2008-04-17 2015-07-08 삼성전자주식회사 반도체 소자 및 그의 제조 방법
EP2293336B1 (en) 2008-05-20 2019-11-27 Rohm Co., Ltd. Semiconductor device
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US7872305B2 (en) * 2008-06-26 2011-01-18 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein
US8188538B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN102396070A (zh) * 2009-04-13 2012-03-28 罗姆股份有限公司 半导体装置及半导体装置的制造方法
JP2010263104A (ja) * 2009-05-08 2010-11-18 Elpida Memory Inc 半導体装置及びその製造方法
US8021947B2 (en) * 2009-12-09 2011-09-20 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8247296B2 (en) * 2009-12-09 2012-08-21 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
US8487370B2 (en) * 2010-07-30 2013-07-16 Infineon Technologies Austria Ag Trench semiconductor device and method of manufacturing
JP5707770B2 (ja) 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
WO2012098861A1 (ja) * 2011-01-17 2012-07-26 パナソニック株式会社 半導体装置およびその製造方法
WO2012105170A1 (ja) * 2011-02-02 2012-08-09 パナソニック株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8927368B2 (en) 2015-01-06
JP2014056914A (ja) 2014-03-27
US20140073101A1 (en) 2014-03-13
CN104508828A (zh) 2015-04-08
EP2897176A4 (en) 2016-05-18
WO2014041910A1 (ja) 2014-03-20
EP2897176A1 (en) 2015-07-22

Similar Documents

Publication Publication Date Title
JP6131689B2 (ja) 炭化珪素半導体装置の製造方法
WO2013046924A1 (ja) 炭化珪素半導体装置
JP6443531B2 (ja) 炭化珪素半導体装置
WO2014199748A1 (ja) 炭化珪素半導体装置
JP6056292B2 (ja) 炭化珪素半導体装置の製造方法
JP2013062397A (ja) 炭化珪素半導体装置の製造方法
US9543412B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6135383B2 (ja) 炭化珪素半導体装置
JP6098417B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5900243B2 (ja) 炭化珪素半導体装置の製造方法
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
WO2014002589A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2014027520A1 (ja) 炭化珪素半導体装置
WO2013172124A1 (ja) 炭化珪素半導体装置
JP6098474B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2014041879A1 (ja) 炭化珪素半導体装置
US9793365B2 (en) Method for manufacturing silicon carbide semiconductor device having trench
JP2013243180A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161121

R150 Certificate of patent or registration of utility model

Ref document number: 6056292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250