JP5452876B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、トレンチ構造を有する半導体装置およびその製造方法に関する。

図５は、従来のトレンチ構造を有する縦型の絶縁ゲート型半導体装置の断面の一例を示している。この半導体装置９Ａは、第１ｎ型半導体層９１１、第２ｎ型半導体層９１２、ｐ型半導体層９１３、ｎ型半導体領域９１４、トレンチ９３、ゲート電極９４およびゲート絶縁層９５を備えている。

第１ｎ型半導体層９１１は、半導体装置９Ａの土台となっている。第２ｎ型半導体層９１２は、第１ｎ型半導体層９１１の上に形成されている。ｐ型半導体層９１３は、第２ｎ型半導体層９１２の上に形成されている。ｎ型半導体領域９１４は、ｐ型半導体層９１３の上に形成されている。

トレンチ９３は、ｐ型半導体層９１３およびｎ型半導体領域９１４を貫通して、第２ｎ型半導体層９１２に達するように形成されている。トレンチ９３の内部には、ゲート電極９４およびゲート絶縁層９５が形成されている。ゲート絶縁層９５は、ゲート電極９４を、第２ｎ型半導体層９１２、ｐ型半導体層９１３およびｎ型半導体領域９１４から絶縁している。ゲート絶縁層９５は、トレンチ９３の内面に沿って形成されている。

半導体装置９Ａは、図６に示した半導体基板９Ａ’を用いて作成される。半導体基板９Ａ’は、第１ｎ型半導体層９１１、第２ｎ型半導体層９１２、ｐ型半導体層９１３、ｎ型半導体領域９１４および予備トレンチ９３’を備えている。

まず、予備トレンチ９３’の側部および底部を熱酸化する。これにより、図５に示したトレンチ９３の表面に、ゲート絶縁層９５が形成される。そして、ゲート絶縁層９５により形成された凹部にゲート電極９４を形成するなどして、半導体装置９Ａが完成する。

半導体装置９Ａの絶縁耐圧を向上させるためには、ゲート絶縁層９５の底部９５ａを厚くすることが知られている（特許文献１参照）。熱酸化によりゲート絶縁層９５を形成する場合、ゲート絶縁層９５の底部９５ａを厚くすれば、同時にゲート絶縁層９５の側部９５ｂも厚くなる。ゲート絶縁層９５の側部９ｂが厚くなると、ゲート電極９４にかかる電圧に対する半導体装置９Ａのレスポンスが悪化する。そのため、半導体装置９Ａの絶縁耐圧向上を図るためにゲート絶縁層９５の底部９５ａを厚くすることは、制限される。以上より、熱酸化のみによりゲート絶縁層９５を形成した場合、トレンチ構造を有する半導体装置９Ａの絶縁耐圧向上を図ることが困難となっていた。

特開平０１−１９２１７４号公報

本発明は、上記した事情のもとで考え出されたものであって、絶縁耐圧の向上を図ることが可能なトレンチ構造を有する半導体装置およびその製造方法を提供することをその課題とする。

本発明の第１の側面によって提供される半導体装置の製造方法は、第１の導電型をもつ第１半導体層と、この第１半導体層上に設けられ、上記第１の導電型と反対の第２の導電型を持つ第２半導体層と、この第２半導体層を貫通して上記第１半導体層に達するトレンチと、上記トレンチの表面に沿って、上記トレンチの底部および側部に形成された絶縁層と、この絶縁層により上記第１半導体層および上記第２半導体層と絶縁されており、少なくとも一部が上記トレンチ内部に形成されたゲート電極と、上記第２半導体層上に、かつ、上記トレンチの周囲に形成された上記第１の導電型をもつ半導体領域と、を備えた半導体装置の製造方法であって、上記トレンチに、スパッタリングにより、上記絶縁層の少なくとも一部を形成する工程を有することを特徴としている。

このような構成によれば、上記トレンチの所望の位置に、所望の厚さの上記絶縁層を形成することが可能となる。特に、上記第１半導体層や上記第２半導体層や上記半導体領域を構成する物質や、その面方位に関係なく、上記トレンチの底部や側部に所望の上記絶縁層を形成する事ができる。これにより、上記トレンチの底部に上記絶縁層を厚く形成し、上記半導体装置の絶縁耐圧を向上させることが可能となる。

本発明の好ましい実施の形態においては、上記絶縁層を形成する工程の前に、底部が上記第１半導体層に達する予備トレンチを、形成する工程を有し、上記絶縁層を形成する工程は、この予備トレンチの底部および側部を熱酸化することで、上記トレンチと、上記トレンチの表面に沿った第１の絶縁部と、を形成する工程と、上記第１の絶縁部の底部を覆うように、スパッタリングにより第２の絶縁部を形成する工程と、を備え、上記絶縁層を形成する工程の後に、上記第１の絶縁部および上記第２の絶縁部により形成された凹部に、上記ゲート電極の少なくとも一部を形成する工程をさらに有する。このような構成によれば、上記第２の絶縁部を形成するときには、上記第１の絶縁部が上記トレンチの側部および底部を覆った状態となっている。そのため、上記トレンチの側部や底部に損傷を与えることなく、上記第２の絶縁部をスパッタリングにより形成することが可能となる。

本発明の第２の側面によって提供される半導体装置は、第１の導電型をもつ第１半導体層と、この第１半導体層上に設けられ、上記第１の導電型と反対の第２の導電型を持つ第２半導体層と、この第２半導体層を貫通して上記第１半導体層に達するトレンチと、上記トレンチの表面に沿って、上記トレンチの底部および側部に形成された絶縁層と、この絶縁層により上記第１半導体層および上記第２半導体層と絶縁されており、少なくとも一部が上記トレンチ内部に形成されたゲート電極と、上記第２半導体層上に、かつ、上記トレンチの周囲に形成された上記第１の導電型をもつ半導体領域と、を備えた半導体装置であって、上記トレンチの底部における上記絶縁層の厚さが、上記トレンチの側部における絶縁層の厚さよりも大きいものであり、上記絶縁層は、上記トレンチの内表面に沿って形成された第１の絶縁部と、この第１の絶縁部および上記ゲート電極に囲まれた第２の絶縁部と、からなることを特徴としている。

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。

図１は、本発明にかかる半導体装置の実施形態の一例を示している。本実施形態の半導体装置Ａは、第１ｎ型半導体層１１、第２ｎ型半導体層１２、ｐ型半導体層１３、高濃度ｐ型半導体領域１３ａ、ｎ型半導体領域１４、トレンチ３、ゲート電極４１、ゲート絶縁層５、ソース電極４２、ドレイン電極４３および層間絶縁膜６を備えている。

第１ｎ型半導体層１１は、炭化珪素に高濃度の不純物が添加された材質からなる基板であり、半導体装置Ａの土台となっている。第２ｎ型半導体層１２は、第１ｎ型半導体層１１の上に形成されている。第２ｎ型半導体層１２は、炭化珪素に低濃度の不純物が添加された材質からなる。第２ｎ型半導体層１２の深さ方向ｘにおける大きさは、約１０μｍである。ｐ型半導体層１３は、第２ｎ型半導体層１２の上に形成されている。ｐ型半導体層１３の深さ方向ｘの大きさは、約０．７μｍである。ｎ型半導体領域１４は、ｐ型半導体層１３の上に形成されている。ｎ型半導体領域１４の深さ方向ｘの大きさは、約０．３μｍである。高濃度ｐ型半導体領域１３ａは、ｐ型半導体層１３の上に形成されている。

トレンチ３は、ｐ型半導体層１３およびｎ型半導体領域１４を貫通して、第２ｎ型半導体層１２に達するように形成されている。トレンチ３の深さ方向ｘの大きさは、ｐ型半導体層１３の深さ方向ｘの大きさ以上である。本実施形態では、トレンチ３の底部３ａは、深さ方向ｘにおける第２ｎ型半導体層１２の中間部分に位置している。

トレンチ３の内部には、ゲート電極４１およびゲート絶縁層５が形成されている。ゲート絶縁層５は、ゲート電極４１を、第２ｎ型半導体層１２、ｐ型半導体層１３およびｎ型半導体領域１４から絶縁している。ゲート絶縁層５は、第１の絶縁部５１および第２の絶縁部５２からなる。第１の絶縁部５１は、トレンチ３の内面に沿って、トレンチ３の底部３ａおよび側部３ｂに形成されている。第１の絶縁部５１は、本実施形態においては、二酸化珪素より構成されている。第２の絶縁部５２は、第１の絶縁部５１およびゲート電極４１に囲まれている。第２の絶縁部５２は、たとえば、二酸化珪素やアルミナにより構成されている。

ゲート絶縁層５の側部の幅方向ｙにおける大きさＬ１は、たとえば０．１μｍである。一方、ゲート絶縁層５の底部の大きさＬ２は、たとえば４μｍである。ここで、大きさＬ１は、大きさＬ２より小さいものとなっている。また、第１の絶縁部５１の底部の大きさＬ３は、たとえば０．０５μｍである。第２の絶縁部５２の底部の大きさＬ４は、たとえば３．９５μｍである。

ソース電極４２は、たとえばＡｌからなり、ｎ型半導体領域１４および高濃度ｐ型半導体領域１３ａと接している。ドレイン電極４３も、たとえばＡｌからなり、第１ｎ型半導体層１１と接している。ドレイン電極４３は、第２ｎ型半導体層１２が形成された側と、第１ｎ型半導体層１１を挟んで反対側に形成されている。層間絶縁膜６は、ゲート電極４１を覆うように形成されている。

次に、半導体装置Ａの製造方法の一例について、図２〜図４を参照しつつ以下に説明する。

まず、図２に示すように、第１ｎ型半導体層１１となる半導体基板を準備する。次に、この基板の表面側に、エピタキシャル結晶成長法により、ｎ型の半導体層を形成する。次に、このｎ型の半導体層の上面に所定形状のマスクを施し、不純物イオン（ｐ型）を注入する。次に、同様に不純物イオン（ｎ型またはｐ型）を注入するなどして、第２ｎ型半導体層１２、ｐ型半導体層１３、ｎ型半導体領域１４および高濃度ｐ型半導体領域１３ａを形成する。

次に、予備トレンチ３’を、ｎ型半導体領域１４およびｐ型半導体層１３を貫通するように形成する。このとき、予備トレンチ３’の底部３’ａは、第２ｎ型半導体層１２に達している。予備トレンチ３’の、深さ方向の大きさＬ５は、たとえば２．０μｍである。

次に、予備トレンチ３’の、側部３’ｂおよび底部３’ａを熱酸化する。予備トレンチ３’の表面や、予備トレンチ３’表面近傍の第２ｎ型半導体層１２、ｐ型半導体層１３およびｎ型半導体領域１４の内部に、酸化膜が成長してゆく。そして、図３に示すように、トレンチ３および第１の絶縁部５１が形成される。第１の絶縁部５１は、トレンチ３の底部３ａおよび側部３ｂに形成されている。

次に、図４に示すように、第１の絶縁部５１の底部の図中上方に、スパッタリングにより、第２の絶縁部５２を形成する。図中上方より、トレンチ３に向けて絶縁体がスパッタリングされる。そのため、トレンチ３の開口部近傍にも絶縁層が形成される。その後、この絶縁層を除去する。なお、この絶縁層を除去することは、必ずしも必要ない。

次に、第１の絶縁部５１および第２の絶縁部５２により形成された凹部に、ゲート電極４１を形成する。次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、ゲート電極４１を覆うように、二酸化珪素などからなる層間絶縁膜６を形成する。最後に、ソース電極４２およびドレイン電極４３を形成する。以上の工程により、図１に示す半導体装置Ａの製造が完成する。

次に、本発明にかかる半導体装置およびその製造方法の作用について説明する。

スパッタリングにより第２の絶縁部５２を形成することで、トレンチ３の所望の位置に、所望の厚さのゲート絶縁層５を形成することが可能となる。そのため、第２ｎ型半導体層１２などを構成する炭化珪素基板の面方位に関係なく、上記トレンチの底部３ａに所望のゲート絶縁層５を形成する事ができる。特に、第２ｎ型半導体層１２などの表面がＳｉ面であっても、面方位にかかわらず、トレンチ５の底部３ａに所望の厚さのゲート絶縁層５を形成する事が可能となる。その結果、半導体装置Ａの絶縁耐圧を向上させることが可能となる。

第２の絶縁部５２を形成するときには、第１の絶縁部５１がトレンチの側部３ｂおよび底部３ａを覆った状態となっている。そのため、トレンチの側部３ｂや底部３ａに損傷を与えずに、第２の絶縁部５２をスパッタリングにより形成することができる。

本発明に係る半導体装置およびその製造方法は、上述した実施形態に限定されるものではない。本発明に係る半導体装置およびその製造方法の各部の具体的な構成は、種々に設計変更自在である。

本発明にかかる半導体装置の第１半導体層などを構成する物質は、炭化珪素に限られない。たとえば、ＧａＮ、ダイヤモンド、Ｓｉなどでもよい。また、本発明にかかる半導体装置の第１の絶縁部を、必ずしも熱酸化によって形成する必要はない。たとえば、第１の絶縁部を形成するのに、ＣＶＤを用いても良い。また、本発明にかかる半導体装置における絶縁層を、スパッタリングのみを用いて形成してもよい。

なお、本発明でいう第１半導体層、第２半導体層および半導体領域は、上記実施形態で示したような平板状に形成されている必要はない。これらは、本発明でいうトレンチに沿って形成されていてもよい。

本発明にかかる半導体装置の一例を示す要部断面図である。 本発明にかかる製造方法における一部の工程を示す要部断面図である。 図２の後に続く工程を示す要部断面図である。 図３の後に続く工程を示す要部断面図である。 従来の半導体装置の一例を示す要部断面図である。 従来の半導体装置の製造方法における一部の工程を示す要部断面図である。

符号の説明

Ａ 半導体装置
１１ 第１ｎ型半導体層
１２ 第２ｎ型半導体層
１３ ｐ型半導体層
１３ａ 高濃度ｐ型半導体領域
１４ ｎ型半導体領域
３ トレンチ
３’ 予備トレンチ
３ａ、３’ａ 底部
３ｂ、３’ｂ 側部
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極
５ ゲート絶縁層
５１ 第１の絶縁部
５２ 第２の絶縁部
６ 層間絶縁膜
ｘ 深さ方向
ｙ 幅方向

Claims (6)

1. 第１の導電型をもつ第１半導体層と、
   この第１半導体層上に設けられ、上記第１の導電型と反対の第２の導電型を持つ第２半導体層と、
   この第２半導体層を貫通して上記第１半導体層に達するトレンチと、
   上記トレンチの表面に沿って、上記トレンチの底部および側部に形成された絶縁層と、
   この絶縁層により上記第１半導体層および上記第２半導体層と絶縁されており、少なくとも一部が上記トレンチ内部に形成されたゲート電極と、
   上記第２半導体層上に、かつ、上記トレンチの周囲に形成された上記第１の導電型をもつ半導体領域と、
   を備えた半導体装置の製造方法であって、
   上記トレンチに、スパッタリングにより、上記絶縁層の少なくとも一部を形成する工程を有し、
   上記絶縁層の少なくとも一部を形成する工程は、上記トレンチの内表面に沿った第１の絶縁部を形成する工程と、上記第１の絶縁部上に第２の絶縁部を形成する工程と、を含み、
   上記第１の絶縁部は、上記トレンチにおける上記側部に形成された第１部位と、上記トレンチにおける上記底部に形成された第２部位と、を含み、上記第１部位は、上記第２部位よりも厚いことを特徴とする、半導体装置の製造方法。
2. 上記第２の絶縁部は、上記ゲート電極に接する絶縁部表面を有し、
   上記絶縁部表面は、上記トレンチの底部に向かって凹む凹状を呈している、請求項１に記載の半導体装置の製造方法。
3. 上記絶縁層を形成する工程の前に、底部が上記第１半導体層に達する予備トレンチを、形成する工程を有し、
   上記絶縁層を形成する工程においては、この予備トレンチの底部および側部を熱酸化することで、上記トレンチと、上記トレンチの表面に沿った上記第１の絶縁部と、を形成し、且つ、
   上記第１の絶縁部の底部を覆うように、スパッタリングにより上記第２の絶縁部を形成し、
   上記絶縁層を形成する工程の後に、上記第１の絶縁部および上記第２の絶縁部により形成された凹部に、上記ゲート電極の少なくとも一部を形成する工程をさらに有する、
   請求項１に記載の半導体装置の製造方法。
4. 第１の導電型をもつ第１半導体層と、
   この第１半導体層上に設けられ、上記第１の導電型と反対の第２の導電型を持つ第２半導体層と、
   この第２半導体層を貫通して上記第１半導体層に達するトレンチと、
   上記トレンチの表面に沿って、上記トレンチの底部および側部に形成された絶縁層と、
   この絶縁層により上記第１半導体層および上記第２半導体層と絶縁されており、少なくとも一部が上記トレンチ内部に形成されたゲート電極と、
   上記第２半導体層上に、かつ、上記トレンチの周囲に形成された上記第１の導電型をもつ半導体領域と、
   を備えた半導体装置であって、
   上記トレンチの底部における上記絶縁層の厚さが、上記トレンチの側部における絶縁層の厚さよりも大きいものであり、
   上記絶縁層は、上記トレンチの内表面に沿って形成された第１の絶縁部と、この第１の絶縁部および上記ゲート電極に囲まれた第２の絶縁部と、からなり、
   上記第１の絶縁部は、上記トレンチにおける上記側部に形成された第１部位と、上記トレンチにおける上記底部に形成された第２部位と、を含み、上記第１部位は、上記第２部位よりも厚いことを特徴とする半導体装置。
5. 上記第２の絶縁部は、上記ゲート電極に接する絶縁部表面を有し、
   上記絶縁部表面は、上記トレンチの底部に向かって凹む凹状を呈している、請求項４に記載の半導体装置。
6. 上記第２の絶縁部は、上記第１の絶縁部における上記第２部位と、上記ゲート電極と、の間に位置しており、且つ、平面視において上記第１の絶縁部における上記第１部位に囲まれており、
   上記第２の絶縁部は、二酸化珪素あるいはアルミナよりなる、請求項４または５に記載の半導体装置。

Images